CN101197289A - 包含光吸收层的器件及其制造方法 - Google Patents
包含光吸收层的器件及其制造方法 Download PDFInfo
- Publication number
- CN101197289A CN101197289A CNA200610119168XA CN200610119168A CN101197289A CN 101197289 A CN101197289 A CN 101197289A CN A200610119168X A CNA200610119168X A CN A200610119168XA CN 200610119168 A CN200610119168 A CN 200610119168A CN 101197289 A CN101197289 A CN 101197289A
- Authority
- CN
- China
- Prior art keywords
- light absorbing
- absorbing zone
- barrier layer
- adhesive linkage
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
一种包含光吸收层的器件的制造方法，包括：在半导体衬底上形成栅极结构；沉积阻挡层以覆盖所述半导体衬底及所述栅极结构；在所述阻挡层上沉积光吸收层。通过在沉积阻挡层后沉积一光吸收层，可最大限度地保持栅氧化层性能稳定并消除后续工艺中等离子体辉光放电现象对器件性能造成的影响。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种包含光吸收层的器件及其制造方法。
背景技术
栅氧化层作为器件电容(Metal-Oxide-Semiconductor，MOS)结构中的重要组成部分，提高其结构及性能的稳定性历来是业界研发的重点。
由于具有更低的工艺温度(250-450摄氏度)、良好的淀积膜对硅片的粘附能力、更高的反应速率以及更少的反应缺陷等优点，当前的集成电路制造技术中广泛采用等离子体沉积或刻蚀工艺进行生产。但是，采用等离子体工艺所无法避免的辉光放电现象，易在已形成的膜层中产生电子的积累，而器件在制造过程中需经历数次沉积或刻蚀步骤，此涉及的数次等离子体沉积或刻蚀步骤所积聚的等离子体辉光放电产生的能量在已形成的膜层中所累积的电子数是非常可观的，必将影响器件中膜层的电性能，尤其对栅氧化层而言，此电子的积累将降低栅氧化层的击穿电压，极易造成器件漏电流的增大。由此，如何消除等离子体辉光放电现象对器件造成的影响成为保持栅氧化层性能稳定并进而减少器件漏电流的一个指导方向。
研究表明，现有等离子体工艺产生的对保持栅氧化层性能稳定有危害的辉光的波长范围在250～388纳米之间，由此，如何减少波长范围在250～388纳米之间的光波对器件造成的影响成为本领域技术人员亟待解决的问题。
申请号为200510081361.4的中国专利申请中提供了一种包含光吸收层的图像传感器集成电路器件及其制造方法，该专利申请所包含的集成电路器件包括一半导体衬底和一传感器阵列区，所述传感器阵列区包括位于半导体衬底上的阵列内的多个光电转换元件。在传感器阵列区上具有多个层间介电层，并且有多个光透射区从相应的光电转换元件穿过多个层间介电层延伸。在多个层间介电层中的一些层间介电层之间具有多个光反射元件，其位于光透射区之外和光透射区之间。在多个金属元件中部分上表面上形成光吸收层，所述光吸收层将抑制光线从光透射区中的一个光电转换元件反射至光透射区的另一个光电转换元件，从而限制在多个光电转换元件之间产生的串扰。
但是，此专利申请中提供的光吸收层仅为钨、钛、氮化钨、氮化钛和/或氮化硅等膜层中的一种或其组合，涉及的膜层对波长范围在250～388纳米之间的光波的吸收/消光能力极其有限，由此，如何提供一种对波长范围在250～388纳米之间的光波具有高吸收/消光能力的光吸收层成为本发明解决的主要问题。
发明内容
本发明提供了一种包含光吸收层的器件的制造方法，可保持栅氧化层性能稳定并消除后续工艺中等离子体辉光放电现象对器件性能造成的影响；本发明提供了一种包含光吸收层的器件结构，其内部具有光吸收层。
本发明提供的一种包含光吸收层的器件的制造方法，包括：
在半导体衬底上形成栅极结构；
沉积阻挡层以覆盖所述半导体衬底及所述栅极结构；
在所述阻挡层上沉积光吸收层。
所述光吸收层材料为硅；所述光吸收层材料为包括非晶硅及/或多晶硅；所述沉积非晶硅的工艺为PECVD；所述光吸收层的厚度为5～20纳米。
一种包含光吸收层的器件的制造方法，包括：
在半导体衬底上形成栅极结构；
在所述栅极结构上沉积第一粘接层；
在所述第一粘接层上沉积阻挡层；
在所述阻挡层上沉积光吸收层。
所述光吸收层材料为硅；所述光吸收层材料为包括非晶硅及/或多晶硅；所述沉积非晶硅的工艺为PECVD；所述光吸收层的厚度为5～20纳米；所述第一粘接层材料为氮氧化硅。
一种包含光吸收层的器件的制造方法，包括：
在半导体衬底上形成栅极结构；
在所述栅极结构上沉积第一粘接层；
在所述第一粘接层上沉积阻挡层；
在所述阻挡层上沉积第二粘接层；
在所述第二粘接层上沉积光吸收层。
所述光吸收层材料为硅；所述光吸收层材料为包括非晶硅及/或多晶硅；所述沉积非晶硅的工艺为PECVD；所述光吸收层的厚度为5～20纳米；所述第二粘接层材料为氮氧化硅。
一种包含光吸收层的器件，包含栅极、围绕栅极的侧墙以及覆盖所述栅极及侧墙的阻挡层，所述器件还包含覆盖所述阻挡层的光吸收层。所述光吸收层材料为硅；所述光吸收层材料包括非晶硅及/或多晶硅；所述光吸收层的厚度为5～20纳米；在所述阻挡层与半导体衬底及所述栅极结构间具有一第一粘接层；所述第一粘接层材料为氮氧化硅；在所述阻挡层与所述光吸收层间具有一第二粘接层；所述第二粘接层材料为氮氧化硅。
与现有技术相比，本发明具有以下优点：
1.通过在沉积阻挡层后沉积一光吸收层，可最大限度地保持栅氧化层性能稳定并消除后续工艺中等离子体辉光放电现象对器件性能造成的影响；
2.通过沉积一硅层作为光吸收层，利用其具有的对波长范围在250～388纳米之间的光波的高吸收/消光能力，以消除后续工艺中等离子体辉光放电现象对器件性能造成的影响；
3.通过利用PECVD工艺沉积光吸收层，可控制沉积反应温度在400～450摄氏度，使得沉积光吸收层的工艺不对已形成的器件的性能造成影响；
4.控制所述光吸收层的厚度为5～20纳米，可在消除后续工艺中等离子体辉光放电现象对器件性能造成的影响的同时，忽略所述光吸收层对器件尺寸的影响。
附图说明
图1为说明本发明方法第一实施例的器件结构剖视示意图；
图2为说明本发明方法第二实施例的器件结构剖视示意图；
图3为说明本发明方法第三实施例的器件结构剖视示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
应用本发明提供的方法制造包含光吸收层的器件的步骤包括：在半导体衬底上形成栅极结构；沉积阻挡层以覆盖所述半导体衬底及所述栅极结构；在所述阻挡层上沉积光吸收层。
图1为说明本发明方法第一实施例的器件结构剖视示意图，如图1所示，应用本发明提供的方法制造包含光吸收层的器件的具体步骤包括：
首先，在半导体衬底10上形成栅极结构。
所述栅极结构包含栅极12、环绕栅极的侧墙13及栅氧化层11，所述栅极优选地由多晶硅构成，或由多晶硅与金属硅化物等材料组合而成；所述金属硅化物包含硅化钨(WSi)或硅化钛(TiSi2)等材料中的一种；所述侧墙材料优选地包含二氧化硅(SiO2)或二氧化硅与氮化硅及二氧化硅、氮化硅与二氧化硅构成的层叠结构中的一种；所述侧墙利用沉积-反刻工艺形成；所述沉积工艺选用化学气相淀积；所述刻蚀工艺选为等离子体刻蚀。所述栅氧化层材料为二氧化硅(SiO2)或掺杂铪(Hf)的二氧化硅。
随后，沉积阻挡层20以覆盖所述半导体衬底10及所述栅极结构。
所述阻挡层材料优选地由氮化硅(Si3N4)构成；所述阻挡层利用LPCVD、PECVD等工艺形成。
再后，在所述阻挡层20上沉积光吸收层30。
所述光吸收层用以保持栅氧化层性能稳定并消除后续工艺中等离子体辉光放电现象对器件性能造成的影响，即所述光吸收层用以吸收后续工艺中等离子体辉光放电产生的辉光释放的能量。
通过在沉积阻挡层后沉积一光吸收层，可最大限度地保持栅氧化层性能稳定并消除后续工艺中等离子体辉光放电现象对器件性能造成的影响。
所述光吸收层材料选为硅，包括非晶硅及/或多晶硅。
通过沉积一硅层作为光吸收层，利用其具有的对波长范围在250～388纳米之间的光波的高吸收/消光能力，以消除后续工艺中等离子体辉光放电现象对器件性能造成的影响。
所述沉积非晶硅的工艺可选用PECVD工艺，利用辉光放电分解硅烷法获得。所述反应气体为硅烷(SiH4)，所述硅烷的流量范围为100-400sccm(立方厘米/分钟)，优选为200sccm；所述反应气体中还可包括缓冲气体，所述缓冲气体为氦气，所述氦气的流量范围为5-20slm(升/分钟)，优选为10slm；所述沉积反应温度范围为350-450摄氏度，优选为400摄氏度；所述沉积反应压力范围为1-10torr(托，毫米汞柱)，优选为5.5torr；所述射频功率范围为100-300W(瓦)，优选为200W。
通过利用PECVD工艺沉积光吸收层，可控制反应温度在350～450摄氏度，使得沉积光吸收层的工艺不对已形成的器件的性能造成影响。
所述光吸收层的厚度为5～20纳米，优选为10纳米。
通过控制所述光吸收层的厚度为5～20纳米，可在消除后续工艺中等离子体辉光放电现象对器件性能造成的影响的同时，使得所述光吸收层对器件尺寸的影响可忽略。
所述沉积多晶硅的工艺可为现行沉积多晶硅栅极的工艺及/或任何传统的方法，涉及的技术方案在任何情况下均未被视作本发明的组成部分，在此不再赘述。
显然，利用LPCVD等工艺，仍可实现所述光吸收层的沉积，只是反应温度略高于利用PECVD工艺沉积光吸收层时的反应温度。即利用PECVD工艺沉积光吸收层只是实现本发明方法的较佳实施方式，应用其它CVD工艺沉积光吸收层并不影响本发明方法的实施。
最后，在所述光吸收层上沉积第一介质层，并按现有工艺顺序进行后续工艺。
所述沉积第一介质层及完成其后的器件制造过程的工艺可采用任何传统的方法，涉及的技术方案在任何情况下均未被视作本发明的组成部分，在此不再赘述。
图2为说明本发明方法第二实施例的器件结构剖视示意图，显然，由于所述阻挡层材料选为氮化硅，为保证所述阻挡层与半导体衬底及所述栅极结构间具有良好的粘接性，所述沉积阻挡层的步骤可包括首先沉积第一粘接层21覆盖所述半导体衬底及所述栅极结构，继而在所述第一粘接层21上沉积阻挡层的步骤。
所述第一粘接层材料为氮氧化硅，所述第一粘接层厚度根据产品要求及工艺条件确定。
图3为说明本发明方法第三实施例的器件结构剖视示意图，同理，由于所述阻挡层材料选为氮化硅，所述光吸收层材料为硅，为保证所述阻挡层与所述光吸收层间具有良好的粘接性，在所述阻挡层上沉积所述光吸收层的步骤可包括首先在所述阻挡层上沉积第二粘接层32，继而在所述第二粘接层32上沉积所述光吸收层的步骤。
所述第二粘接层材料为氮氧化硅，所述第二粘接层厚度根据产品要求及工艺条件确定。
本发明提供的包含光吸收层的器件包含栅极12、围绕栅极的侧墙13、覆盖所述栅极及侧墙的阻挡层20以及覆盖所述阻挡层的光吸收层30。
所述光吸收层材料选为硅，包括非晶硅及/或多晶硅。所述光吸收层的厚度为5～20纳米，优选为10纳米。
通过在器件制造过程中沉积一硅层作为光吸收层，并将所述光吸收层的厚度控制为5～20纳米，可在消除后续工艺中等离子体辉光放电现象对器件性能造成的影响的同时，使得所述光吸收层对器件尺寸的影响可忽略。
需强调的是，上述实施例中的包含光吸收层的器件结构仅用于举例的目的，所述包含光吸收层的器件结构仍可包括其它公知的附加层；如为保证所述阻挡层与半导体衬底及所述栅极结构间具有良好的粘接性，在所述阻挡层与半导体衬底及所述栅极结构间具有一第一粘接层，及/或为保证所述阻挡层与所述光吸收层间具有良好的粘接性，在所述阻挡层与所述光吸收层间具有一第二粘接层；所述第一粘接层及第二粘接层材料为氮氧化硅。即在上述包含光吸收层的器件结构中增加或去除部分膜层，不影响本发明方法的实施。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (17)
1.一种包含光吸收层的器件的制造方法，包括：
在半导体衬底上形成栅极结构；
沉积阻挡层以覆盖所述半导体衬底及所述栅极结构；
在所述阻挡层上沉积光吸收层。
2.根据权利要求1所述的包含光吸收层的器件的制造方法，其特征在于：所述光吸收层材料为硅。
3.根据权利要求2所述的包含光吸收层的器件的制造方法，其特征在于：所述光吸收层材料为包括非晶硅及/或多晶硅。
4.根据权利要求3所述的包含光吸收层的器件的制造方法，其特征在于：所述沉积非晶硅的工艺为PECVD。
5.根据权利要求4所述的包含光吸收层的器件的制造方法，其特征在于：所述光吸收层的厚度为5～20纳米。
6.根据权利要求1所述的一种包含光吸收层的器件的制造方法，包括：
在半导体衬底上形成栅极结构；
在所述栅极结构上沉积第一粘接层；
在所述第一粘接层上沉积阻挡层；
在所述阻挡层上沉积光吸收层。
7.根据权利要求6所述的包含光吸收层的器件的制造方法，其特征在于：所述第一粘接层材料为氮氧化硅。
8.根据权利要求1所述的一种包含光吸收层的器件的制造方法，包括：
在半导体衬底上形成栅极结构；
在所述栅极结构上沉积第一粘接层；
在所述第一粘接层上沉积阻挡层；
在所述阻挡层上沉积第二粘接层；
在所述第二粘接层上沉积光吸收层。
9.根据权利要求8所述的包含光吸收层的器件的制造方法，其特征在于：所述第二粘接层材料为氮氧化硅。
10.一种包含光吸收层的器件，包含栅极、围绕栅极的侧墙以及覆盖所述栅极及侧墙的阻挡层，其特征在于：所述器件还包含覆盖所述阻挡层的光吸收层。
11.根据权利要求10所述的包含光吸收层的器件，其特征在于：所述光吸收层材料为硅。
12.根据权利要求11所述的包含光吸收层的器件，其特征在于：所述光吸收层材料包括非晶硅及/或多晶硅。
13.根据权利要求12所述的包含光吸收层的器件，其特征在于：所述光吸收层的厚度为5～20纳米。
14.根据权利要求10所述的包含光吸收层的器件，其特征在于：在所述阻挡层与半导体衬底及所述栅极结构间具有一第一粘接层。
15.根据权利要求14所述的包含光吸收层的器件，其特征在于：所述第一粘接层材料为氮氧化硅。
16.根据权利要求10至15中任一项所述的包含光吸收层的器件，其特征在于：在所述阻挡层与所述光吸收层间具有一第二粘接层。
17.根据权利要求16所述的包含光吸收层的器件，其特征在于：所述第二粘接层材料为氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200610119168XA CN101197289A (zh) | 2006-12-05 | 2006-12-05 | 包含光吸收层的器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200610119168XA CN101197289A (zh) | 2006-12-05 | 2006-12-05 | 包含光吸收层的器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101197289A true CN101197289A (zh) | 2008-06-11 |
Family
ID=39547587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200610119168XA Pending CN101197289A (zh) | 2006-12-05 | 2006-12-05 | 包含光吸收层的器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101197289A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102693990A (zh) * | 2011-03-25 | 2012-09-26 | 索尼公司 | 固态成像设备、其制造方法以及电子装置 |
| CN111430461A (zh) * | 2019-01-10 | 2020-07-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2006
- 2006-12-05 CN CNA200610119168XA patent/CN101197289A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102693990A (zh) * | 2011-03-25 | 2012-09-26 | 索尼公司 | 固态成像设备、其制造方法以及电子装置 |
| CN102693990B (zh) * | 2011-03-25 | 2016-06-08 | 索尼公司 | 固态成像设备、其制造方法以及电子装置 |
| CN111430461A (zh) * | 2019-01-10 | 2020-07-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111430461B (zh) * | 2019-01-10 | 2023-09-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9111994B2 (en) | Semiconductor device and method of fabricating the same | |
| KR102052936B1 (ko) | 반도체 소자 제조 방법 | |
| US8610195B2 (en) | Non-volatile memory devices and methods of manufacturing the same | |
| US20070072424A1 (en) | Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO | |
| CN110120343B (zh) | 氮化硅膜和半导体器件的制造方法 | |
| CN101290879B (zh) | 栅极的制造方法 | |
| US7598562B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104517904A (zh) | 存储器件及其制造方法 | |
| US20080020582A1 (en) | Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same | |
| CN103227101B (zh) | 半导体器件及其制造方法 | |
| CN110310952B (zh) | 半导体器件和制造其的方法 | |
| US7851324B2 (en) | Method of forming metal-insulator-metal structure | |
| KR100522427B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| CN101197289A (zh) | 包含光吸收层的器件及其制造方法 | |
| CN101154632A (zh) | 快闪存储器件的制造方法 | |
| US20110189846A1 (en) | Methods of manufacturing non-volatile memory devices | |
| CN1329975C (zh) | 半导体器件的电容器的制造方法 | |
| CN102299135B (zh) | 半导体结构 | |
| CN102487016B (zh) | 晶体管制作方法 | |
| US6962861B2 (en) | Method of forming a polysilicon layer comprising microcrystalline grains | |
| US20070039923A1 (en) | Method for preventing charge-up in plasma process and semiconductor wafer manufactured using same | |
| CN102376627A (zh) | 接触孔的形成方法 | |
| CN114144895A (zh) | 半导体装置 | |
| US7592222B2 (en) | Method of fabricating flash memory device | |
| CN100576454C (zh) | 栅极结构及非挥发性半导体存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080611 |