CN111430461B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111430461B
CN111430461B CN201910023455.8A CN201910023455A CN111430461B CN 111430461 B CN111430461 B CN 111430461B CN 201910023455 A CN201910023455 A CN 201910023455A CN 111430461 B CN111430461 B CN 111430461B
Authority
CN
China
Prior art keywords
layer
absorbing layer
forming
dielectric layer
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910023455.8A
Other languages
English (en)
Other versions
CN111430461A (zh
Inventor
伏广才
赖海长
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910023455.8A priority Critical patent/CN111430461B/zh
Publication of CN111430461A publication Critical patent/CN111430461A/zh
Application granted granted Critical
Publication of CN111430461B publication Critical patent/CN111430461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，半导体结构包括：基底，基底内形成有相邻的阱区和漂移区；栅极结构，位于阱区和漂移区交界处的基底上；源区，位于栅极结构一侧的阱区内；漏区，位于栅极结构另一侧的漂移区内；硅化物阻挡层，位于栅极结构和漏区之间的基底上，硅化物阻挡层还延伸至栅极结构中靠近漏区的侧壁和部分顶壁上；光吸收层，位于硅化物阻挡层上；介电层，位于栅极结构露出的基底上，且介电层覆盖栅极结构以及光吸收层；导电结构，位于介电层内，且导电结构的底端位于光吸收层中或者位于光吸收层上。光吸收层能够吸收光子中的能量，导电结构底部的第一类型电荷吸收能量降低的光子后，不易进入漂移区内，优化了半导体结构的电学性能。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在功率集成电路的发展中，为了将功率开关以及控制电路整合在一起而开发的单芯片制程，尤其是目前用于制作单片集成电路的横向二次扩散金属氧化物半导体(lateraldouble diffusion MOS，LDMOS)制程，为一主流趋势。LDMOS制程是于半导体基板的表面进行平面扩散(planar diffusion)以便形成横向的主要电流路径，由于LDMOS是以典型的IC制程所制造，因此控制电路与LDMOS可以整合在一个单片电源IC上，LDMOS制程采用表面电场缩减(reduced surface electric field，RESURE)技术与低厚度外延(BPI)或N型阱区(N-well)，可以达到高电压与低导通阻抗的目标。
LDMOS器件为近似于传统FET器件的一种场效应晶体管器件(FET)，皆包括在半导体衬底中形成一对被沟道区域所分隔开来的源/漏极区域，并且依次于沟道区域上方形成栅电极，然而，LDMOS器件与传统FET器件不同的是传统的FET器件中的一对源/漏极区域制成与栅电极相对称，而LDMOS器件中的漏极区域比源极区域更远离栅电极形成，并且漏极区域同时形成于用以分隔开沟道区域与漏极区域的掺杂阱(具有与漏极区域相同极性)中。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，所述基底内形成有相邻的阱区和漂移区；栅极结构，位于所述阱区和漂移区交界处的基底上；源区，位于所述栅极结构一侧的阱区内；漏区，位于所述栅极结构另一侧的漂移区内；硅化物阻挡层，位于所述栅极结构和所述漏区之间的基底上，所述硅化物阻挡层还延伸至所述栅极结构靠近所述漏区的侧壁和部分顶壁上；光吸收层，位于所述硅化物阻挡层上；介电层，位于所述栅极结构露出的基底上，且所述介电层还覆盖所述栅极结构以及光吸收层；导电结构，位于所述介电层内，且所述导电结构的底端位于所述光吸收层中或者位于所述光吸收层上。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有相邻接的阱区和漂移区；在所述阱区和漂移区交界处的基底上形成栅极结构；在所述栅极结构一侧的阱区内形成源区；在所述栅极结构另一侧的漂移区内形成漏区；在所述栅极结构和所述漏区之间的基底上形成硅化物阻挡层，所述硅化物阻挡层延伸至所述栅极结构中靠近所述漏区的侧壁和部分顶部上；在所述硅化物阻挡层上形成光吸收层；在所述栅极结构露出的基底上形成介电层，所述介电层还覆盖所述光吸收层以及栅极结构；在所述介电层中形成导电结构，且所述导电结构底端形成在所述光吸收层中或者所述光吸收层上。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例中的半导体结构包括：硅化物阻挡层，位于所述栅极结构和所述漏区之间的基底上，光吸收层位于所述硅化物阻挡层上；介电层，位于所述栅极结构露出的基底上，且所述介电层还覆盖所述栅极结构以及所述光吸收层；导电结构，位于所述介电层内，且所述导电结构的底端，位于所述光吸收层中或者位于所述光吸收层上。在器件工作时，在漏区和栅极结构之间电场的作用下，所述导电结构底部会产生第一类型电荷，而所述导电结构下方漂移区内会产生第二类型电荷，且所述第一类型电荷和第二类型电荷的类型不同(例如在NLDMOS中，所述第一类型电荷为负电荷，所述第二类型电荷为正电荷，负电荷流向高电势的位置，即所述负电荷从导电结构下方流向所述漂移区中。)，所述光吸收层能够吸收光子中的能量，使得穿过所述光吸收层的光子能量降低，使得第一类型电荷吸收能量降低的光子后，第一类型电荷不易拥有足够的能量穿过硅化物阻挡层进入漂移区内，从而不易使得第一类型电荷对所述第二类型电荷在漂移区内的聚集产生抑制作用，不易使得第一类型电荷对所述漂移区内的耗尽区形成产生不良影响，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压(Breakdown Voltage，BV)等。
可选方案中，所述光吸收层还包括高K介质层，位于所述第一能量吸收层与硅化物阻挡层之间，所述高K介质层的致密度较高，可以阻挡第一类型电荷，也可以俘获第一类型电荷，因此所述第一类型电荷很难穿过所述高K介质层和硅化物阻挡层进入漂移区中，进而难以对第二类型电荷在漂移区内的聚集产生影响，LDOMS的电源击穿电压得以提高，优化了半导体结构的电学性能。
附图说明
图1是一种半导体结构的结构示意图；
图2是本发明半导体结构实施例一的结构示意图；
图3是本发明半导体结构实施例二的结构示意图；
图4是本发明半导体结构实施例三的结构示意图；
图5是本发明半导体结构实施例四的结构示意图；
图6至图10是本发明半导体结构实施例一的形成方法中各步骤对应的结构示意图；
图11是本发明半导体结构实施例二的形成方法中形成光吸收层的步骤对应的结构示意图；
图12是本发明半导体结构实施例三的形成方法中形成光吸收层的步骤对应的结构示意图；
图13是本发明半导体结构实施例四的形成方法中形成光吸收层的步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有电学性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1，示出了一种半导体结构的结构示意图。
所述半导体结构示出了一种高压LDMOS的设计，所述半导体结构包括：衬底10，所述衬底10内形成有相邻接的阱区11和漂移区12；栅极结构20，位于所述阱区11和漂移区12交界处的衬底10上，所述栅极结构20包括栅氧化层21以及位于所述栅氧化层21上的栅极层22；源区31，位于所述栅极结构20一侧的阱区11内；漏区32，位于所述栅极结构20另一侧的漂移区12内，且所述漏区32不处于栅极结构20的正下方；硅化物阻挡层33，位于所述栅极结构20和所述漏区32之间的衬底10上，所述硅化物阻挡层33还延伸至所述栅极结构20靠近所述漏区32一侧的侧壁和部分顶部，所述硅化物阻挡层33包括下氧化硅层34、位于所述下氧化硅层34上的氮化硅层35以及位于所述氮化硅层35上的上氧化硅层36；介电层(图未示)，位于所述栅极结构20露出的衬底10上，所述介电层还覆盖所述栅极结构20；位于所述介电层内的第一接触孔插塞(contact，CT)40，所述第一接触孔插塞40与所述栅极层22、漏区32或源区31电连接；位于所述介电层内的第二接触孔插塞41，所述第二接触孔插塞41还延伸至所述硅化物阻挡层33顶部。
以N型横向双扩散金属氧化物半导体场效应晶体管(NLDMOS)为例，当器件工作时，电流从所述漏区32流向所述栅极结构20下方的沟道内，正电荷会聚集在所述第二接触孔插塞41下方的漂移区12内，且在所述漏区32和栅极结构20之间电场的作用下，所述第二接触孔插塞41底部会产生负电荷。
针对上述NLDMOS的半导体结构，第一次电源击穿电压测试时，所述下氧化硅层34的厚度为35纳米，所述氮化硅层35的厚度为20纳米，所述上氧化硅层36为35纳米。所述硅化物阻挡层33的总厚度合计为90纳米，上氧化硅层36暴露在等离子体刻蚀条件下刻蚀的时间为65秒。
第二次电源击穿电压测试时，所述氮化硅层35致密度较高，可以阻挡负电荷，也可以俘获负电荷(trap)。下氧化硅层34和上氧化硅层36的厚度不变，所述氮化硅层35的厚度为30纳米，所述硅化物阻挡层33的总厚度提高到100纳米，上氧化硅层26暴露在等离子刻蚀条件下刻蚀的时间25秒。
一般情况下，等离子体刻蚀的时间越短，积累在第二接触孔插塞41下方的负电荷越少；氮化硅层35的厚度越高，负电荷越难进入漂移区12内，电源击穿电压会越高。两次测试对比发现，当提高氮化硅层35的厚度，减少等离子体刻蚀的时间时，NLDMOS的电源击穿电压提高不明显。
为了解决所述技术问题，本发明实施例提供一种半导体结构，包括：基底，所述基底内形成有相邻的阱区和漂移区；栅极结构，位于所述阱区和漂移区交界处的基底上；源区，位于所述栅极结构一侧的阱区内；漏区，位于所述栅极结构另一侧的漂移区内；硅化物阻挡层，位于所述栅极结构和所述漏区之间的基底上，所述硅化物阻挡层还延伸至所述栅极结构靠近所述漏区的侧壁和部分顶壁上；光吸收层，位于所述硅化物阻挡层上；介电层，位于所述栅极结构露出的基底上，且所述介电层还覆盖所述栅极结构以及光吸收层；导电结构，位于所述介电层内，且所述导电结构的底端，位于所述光吸收层中或者位于所述光吸收层上。
本发明实施例中，硅化物阻挡层，位于所述栅极结构和所述漏区之间的基底上，光吸收层位于所述硅化物阻挡层上；介电层，位于所述栅极结构露出的基底上，且所述介电层覆盖所述栅极结构以及所述光吸收层；导电结构，位于所述介电层内，且所述导电结构的底端，位于所述光吸收层中或者位于所述光吸收层上。在器件工作时，在漏区和栅极结构之间电场的作用下，所述导电结构底部会产生第一类型电荷，而所述导电结构下方漂移区内会产生第二类型电荷，且所述第一类型电荷和第二类型电荷的类型不同(例如在NLDMOS中，所述第一类型电荷为负电荷，所述第二类型电荷为正电荷，负电荷流向高电势的位置，即所述负电荷从导电结构下方流向所述漂移区中。)，所述光吸收层能够吸收光子中的能量，使得穿过所述光吸收层的光子能量降低，使得第一类型电荷吸收能量降低的光子后，第一类型电荷不易拥有足够的能量穿过硅化物阻挡层进入漂移区内，从而不易使得第一类型电荷对所述第二类型电荷在漂移区内的聚集产生抑制作用，不易使得第一类型电荷对所述漂移区内的耗尽区形成产生不良影响，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图2是本发明实施例半导体结构一实施例的结构示意图。以下将结合附图2对本发明实施例提供的半导体结构进行详细说明。
参考图2，本实施例半导体结构包括：基底100，所述基底100内形成有相邻的阱区101和漂移区102；栅极结构103，位于所述阱区101和漂移区102交界处的基底100上；源区104，位于所述栅极结构103一侧的阱区101内；漏区105，位于所述栅极结构103另一侧的漂移区102内；硅化物阻挡层109，位于所述栅极结构103和所述漏区105之间的基底100上，所述硅化物阻挡层109还延伸至所述栅极结构103靠近所述漏区105的侧壁和部分顶壁上；光吸收层106，位于所述硅化物阻挡层109上；介电层112，位于所述栅极结构103露出的基底100上，且所述介电层112还覆盖所述栅极结构103以及光吸收层106；导电结构107，位于所述介电层112内，且所述导电结构107的底端位于所述光吸收层106中或者位于所述光吸收层106上。
本实施例中，以所述LDMOS为平面晶体管为例，所述基底100相应为平面衬底。在其他实施例中，当所述LDMOS为鳍式场效应晶体管时，所述基底相应包括衬底以及位于所述衬底上分立的鳍部。
本实施例中，所述基底100为硅衬底。在其他实施例中，所述基底还可以为锗衬底、锗化硅衬底、碳化硅衬底、砷化镓衬底或镓化铟衬底等其他材料的衬底，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述阱区101和漂移区102位于所述基底100内，且所述阱区101和漂移区102相接触，所述阱区101作为横向扩散区以形成具有浓度梯度的沟道，所述漂移区102用于承受较大的分压。
所述漂移区102内的掺杂离子类型与所述阱区101内的掺杂离子类型不同。具体地，所述LDMOS为N型晶体管时，所述阱区101内的掺杂离子为P型离子，例如B离子、Ga离子或In离子，所述漂移区102内的掺杂离子为N型离子，例如P离子、As离子或Sb离子；所述LDMOS为P型晶体管时，所述阱区101内的掺杂离子为N型离子，所述漂移区102内的掺杂离子为P型离子。
本实施例中，所述栅极结构103用于控制LDMOS沟道的开启和关断。由于LDMOS为高压器件，因此所述栅极结构103包括位于所述阱区101和漂移区102交界处基底100表面的栅介质层1031以及位于所述栅介质层1031上的栅极层1032。
本实施例中，所述栅极结构103为多晶硅栅(poly gate)结构，因此所述栅介质层1031为栅氧化层，所述栅介质层1031的材料为氧化硅，所述栅极层1032的材料为多晶硅。在另一些实施例中，所述栅氧化层的材料还可以为氮氧化硅，所述栅极层的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳等其他材料。
在其他实施例中，所述栅极结构还可以为金属栅(metal gate)结构，相应的，所述栅介质层为高k栅介质层，所述栅极层为金属栅电极。
本实施例中，所述半导体结构还包括：侧墙113，位于所述栅极结构103的侧壁上。所述侧墙113用于定义所述源区104的形成区域，还用于在所述半导体结构的形成工艺过程中对所述栅极结构103侧壁起到保护作用。
所述源区104位于所述栅极结构103一侧的阱区101内，所述漏区105位于所述栅极结构103另一侧的漂移区102内，所述源区104和漏区105内的掺杂离子类型与所述漂移区102内的掺杂离子类型相同。
本实施例中，所述源区104和漏区105内的掺杂离子相应为N型离子。在其他实施例中，当所述半导体结构为PLDMOS时，所述源区和漏区内的掺杂离子相应为P型离子。
硅化物阻挡层109，位于所述栅极结构103和所述漏区105之间的基底100上，所述硅化物阻挡层109还延伸至所述栅极结构103中靠近所述漏区105的侧壁和部分顶壁上。
所述硅化物阻挡层109覆盖所述栅极结构103和所述漏区105之间的基底100以及部分栅极层1032。所述硅化物阻挡层109，用于防止后续金属硅化物(Salicide)层的生长，从而防止金属硅化物层对所述栅极层1032和漏区105之间漂移区102内耗尽区的形成产生不良影响，进而保证LDMOS的耐压性能。
光吸收层106，位于所述硅化物阻挡层109上。在刻蚀介电层112，以形成用于容纳导电结构107和第二接触孔插塞111空间的过程中会产生大量光子，所述光吸收层106用于吸收光子的能量，使光子的能量降低。这样，光吸收层106与硅化物阻挡层109之间的负电荷吸收能量降低的光子后，负电荷不易穿过硅化物阻挡层109进入漂移区102内，从而不易使得负电荷对所述正电荷在漂移区102内的聚集产生抑制作用，从而降低了负电荷对所述漂移区102内耗尽区的形成产生不良影响的概率，进而可以提高LDMOS的击穿电压。
本实施例中，光吸收层106为单层结构，包括第一能量吸收层1061。所述第一能量吸收层1061吸收光子的能量，使穿过第一能量吸收层1061的光子的能量降低。
本实施例中，所述第一能量吸收层1061的材料为硅。所述第一能量吸收层1061的材料为硅，硅为半导体材料，能够导电，因此当负电荷不均匀的分布在所述介电层112与基底100之间时，第一能量吸收层1061能够传输负电荷，使得负电荷均匀的分布在介电层112与基底100之间，提高LDMOS的击穿电压。
需要说明的是，所述第一能量吸收层1061不宜过厚，也不宜过薄。若所述第一能量吸收层1061过厚，则形成所述第一能量吸收层1061会花费过多的工艺时间，且容易造成材料的浪费；若所述第一能量吸收层1061过薄，在所述半导体结构的形成过程中，在形成第一能量吸收层1061后，在形成金属硅化物层108前，所述第一能量吸收层1061易被氧化成氧化硅；光子穿过被氧化的所述第一能量吸收层1061后，光子的能量仍很高，光吸收层106与硅化物阻挡层109之间的负电荷吸收光子的能量后，容易获得足够的能量易穿过硅化物阻挡层109进入漂移区102中，不利于正电荷在漂移区102中的聚集，使得LDMOS的电源击穿电压降低。本实施例中，所述第一能量吸收层1061的厚度为3纳米至7纳米。
本实施例中，所述半导体结构还包括：金属硅化物层108，位于所述光吸收层106上。
所述金属硅化物层108用于减小所述导电结构107与硅化物阻挡层109的接触电阻，从而改善器件的电学性能。
本实施例中，所述金属硅化物层108还位于所述源区104、漏区105和栅极结构103上。
本实施例中，所述金属硅化物层108的材料相应为镍硅化合物。在其他实施例中，所述金属硅化物层的材料还可以为钴硅化合物或钛硅化合物。
本实施例中，所述半导体结构还包括：介电层112，位于所述栅极结构103露出的基底100上，且所述介电层112还覆盖所述栅极结构103以及光吸收层106。
所述介电层112用于实现相邻器件之间的电隔离，所述介电层112的材料为绝缘材料。本实施例中，所述介电层112的材料为氧化硅。在其他实施例中，所述介电层的材料还可以为氮化硅或氮氧化硅等其他绝缘材料。
导电结构107，位于所述介电层112内，且所述导电结构107的底端位于所述光吸收层106上。具体地，导电结构107位于所述第一能量吸收层1061上。其他实施例中，所述导电结构的底端还可以位于所述光吸收中。具体的，所述导电结构的底端位于所述第一能量吸收层中。
在LDMOS工作时，在漏区105和栅极结构103之间电场的作用下，所述导电结构107底部会产生第一类型电荷，所述导电结构107下方漂移区102内会产生第二类型电荷，且所述第一类型电荷和第二类型电荷的类型不同。
本实施例中，所述半导体结构为NLDMOS，器件工作时，在漏区105和栅极结构103之间电场的作用下，所述导电结构107底部产生的第一类型电荷为负电荷，而所述导电结构107下方漂移区102内产生的第二类型电荷为正电荷，负电荷流向高电势的位置，即所述负电荷从导电结构107下方流向所述漂移区102中。光子穿过光吸收层106时，光吸收层106能够吸收光子的能量，使光子的能量降低。当光吸收层106与硅化物阻挡层109之间的负电荷吸收能量降低的光子后，不易拥有足够的能量穿过硅化物阻挡层109进入漂移区102内，从而不易使得负电荷对所述正电荷在漂移区102内的聚集产生抑制作用，从而降低了负电荷对所述漂移区102内耗尽区的形成产生不良影响的概率，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
在其他实施例中，当所述半导体结构为PLDMOS时，所述第一类型电荷相应为正电荷，所述第二类型电荷相应为负电荷，电子从漂移区流向所述导电结构的下方。所述光吸收层也能改善PLDMOS的电学性能。
此外，所述导电结构107与所述基底100之间通过硅化物阻挡层109实现隔离，从而使所述导电结构107呈浮置(floating)状态，使LDMOS工作后耗尽区在施加的内建电场作用下变宽，增加了位降的距离，从而提高了LDMOS的击穿电压。
本实施例中，所述导电结构107的材料为W。其他实施例中，所述导电结构的材料还可以是Al、Cu、Ag或Au等导电材料。
本实施例中，所述导电结构107作为第一接触孔插塞。
所述半导体结构还包括：第二接触孔插塞111，所述第二接触孔插塞111位于所述介电层112内且与所述源区104、漏区105或所述栅极结构103电连接。
所述第二接触孔插塞111用于实现器件内的电连接，还用于实现器件与器件之间的电连接。本实施例中，所述第二接触孔插塞111与所述导电结构107的材料相同，所述第二接触孔插塞111的材料为W。在其他实施例中，所述第二接触孔插塞的材料还可以是Al、Cu、Ag或Au等导电材料。
需要说明的是，为了减小接触电阻，所述导电结构107与位于所述光吸收层106上的金属硅化物层108连接。为了减小所述第二接触孔插塞111与所述源区104、漏区105以及栅极结构103的接触电阻，所述第二接触孔插塞111与位于所述源区104、漏区105以及栅极层1032顶部表面的金属硅化物层108连接。
本实施例中，所述半导体结构还包括：接触孔刻蚀停止层(Contact Etch StopLayer，CESL)110，所述接触孔刻蚀停止层110覆盖所述源区104和漏区105所对应的基底100，还覆盖所述栅极结构103和光吸收层106的顶部。
所述接触孔刻蚀停止层110用于在形成所述导电结构107和第二接触孔插塞111的工艺过程中定义刻蚀工艺的刻蚀停止位置，从而在保障刻蚀后所形成的接触孔均能够露出所述源区104、漏区105、栅极层1032顶部和光吸收层106顶部的同时，降低所述刻蚀工艺对源区104、漏区105、栅极层1032和光吸收层106造成过刻蚀的概率，有利于改善器件的电学性能。
所述接触孔刻蚀停止层110的材料可以为氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，所述接触孔刻蚀停止层110的材料为氮化硅。
具体地，所述接触孔刻蚀停止层110保形覆盖所述导电结构107露出的基底100、侧墙113、栅极层1032、源区104、漏区105和光吸收层106。相应的，所述介电层112位于所述接触孔刻蚀停止层110上。
为此，本实施例中，所述导电结构107贯穿所述介电层112、接触孔刻蚀停止层110、金属硅化物层108与光吸收层106顶部相接触；所述第二接触孔插塞111贯穿所述介电层112和接触孔刻蚀停止层110，与所述源区104和漏区105表面以及所述栅极层1032顶部表面的金属硅化物层108实现电连接。
参考图3，是本发明半导体结构实施例二的结构示意图。
本实施例与半导体结构实施例一的相同之处在此不再赘述。本实施例与实施例一的不同之处在于光吸收层206的结构，所述光吸收层206包括：高K介质层2062和位于所述高K介质层2062上的第一能量吸收层2061。
本实施例中，所述导电结构207的底端位于所述光吸收层206上。具体地，所述导电结构207位于所述第一能量吸收层2061上。其他实施例中，所述导电结构的底端还可以位于所述光吸收层中。具体的，所述导电结构的底端位于所述第一能量吸收层中。
本实施例中，所述第一能量吸收层2061用于吸收光子的能量，使穿过第一能量吸收层2061的光子的能量降低。
本实施例中，所述第一能量吸收层2061的材料为硅。硅为半导体材料，能够导电，因此当负电荷不均匀的分布在所述介电层212与基底200之间时，第一能量吸收层2061能够传输负电荷，使得负电荷均匀的分布在介电层212与基底200之间，提高LDMOS的击穿电压。
需要说明的是，所述第一能量吸收层2061不宜过厚，也不宜过薄。若所述第一能量吸收层2061过厚，形成所述第一能量吸收层2061会花费过多的工艺时间，且容易造成材料的浪费；若所述第一能量吸收层2061过薄，在半导体结构的形成过程中，在形成第一能量吸收层2061后，在形成金属硅化物层208前，所述第一能量吸收层2061易被氧化成氧化硅，光子穿过被氧化的所述第一能量吸收层2061后，所述光子的能量仍很高，第一能量吸收层2061与高K介质层2062之间的负电荷吸收光子的能量后，易穿过高K介质层2062和硅化物阻挡层209进入漂移区202中；高K介质层2062与硅化物阻挡层209之间的负电荷吸收光子的能量后穿过硅化物阻挡层209进入漂移区202中，不利于正电荷在漂移区202中的聚集，使得LDMOS的电源击穿电压降低。本实施例中，所述第一能量吸收层2061的厚度为3纳米至7纳米。
所述高K介质层2062的致密度较高，可以阻挡负电荷，也可以俘获(trap)负电荷。所述负电荷不易穿过所述高K介质层2062，进入漂移区202影响正电荷在漂移区202内的聚集，进而提高LDOMS的电源击穿电压，优化了半导体结构的电学性能。
高K介质层2062是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述高K介质层2062的材料为氮化硅，通过选取氮化硅，有利于提高所述高K介质层2062的工艺兼容性，也有利于降低形成所述硅化物阻挡层209的工艺难度。其他实施例中，所述高K介质层还可以为氮氧化硅。
需要说明的是，所述高K介质层2062的不宜过厚也不宜过薄。若所述高K介质层2062过厚，形成工艺时间过长，造成资源浪费。若所述高K介质层2062过薄，将不易起到阻挡负电荷或俘获负电荷的作用，会使得负电荷易穿过高K介质层2062。本实施例中，所述高K介质层2062的厚度为350埃米至450埃米。
本实施例中，所述半导体结构为NLDMOS，所述导电结构207底部会产生的第一类型电荷为负电荷，而所述导电结构207下方漂移区202内会产生的第二类型电荷为正电荷，负电荷流向高电势的位置，即所述负电荷从导电结构207下方流向所述漂移区202中，所述第一能量吸收层2061能够吸收光子的能量，当光子穿过第一能量吸收层2061之后，光子的能量下降；所述高K介质层2062致密度较高，使得高K介质层之上的负电荷吸收能量降低的光子后，不易拥有足够的能量穿过高K介质层2062和硅化物阻挡层209进入漂移区202中，从而不易使得负电荷对正电荷在漂移区202内的聚集产生抑制作用，从而降低了负电荷对所述漂移区202内耗尽区的形成产生不良影响的概率，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
其他实施例中，当所述半导体结构为PLDMOS时，所述第一类型电荷相应为正电荷，所述第二类型电荷相应为负电荷。所述漏区的电势低于所述导电结构的电势，电子从漂移区流向所述导电结构的下方，所述光吸收层也能改善PLDMOS的电学性能。
参考图4，是本发明半导体结构实施例三的结构示意图。
本实施例与半导体结构实施例一的相同之处在此不再赘述。本实施例与实施例一的不同之处在于所述光吸收层306的结构，所述光吸收层306包括：第二能量吸收层3063、位于所述第二能量吸收层3063上的高K介质层3062以及位于所述高K介质层3062上的第一能量吸收层3061。
本实施例中，所述导电结构307的底端位于所述光吸收层306上。具体地，所述导电结构307的底端位于所述第一能量吸收层3061上。
其他实施例中，所述导电结构的底端还可以位于所述光吸收层中。具体的，所述导电结构的底端位于所述高K介质层中。
本实施例中，所述第一能量吸收层3061用于吸收光子的能量，使穿过第一能量吸收层3061的光子的能量降低。
本实施例中，所述第一能量吸收层3061的材料为硅。硅为半导体材料，能够导电，因此当负电荷不均匀的分布在所述介电层312与基底300之间时，第一能量吸收层3061能够传输负电荷，使得负电荷均匀的分布在介电层312与基底100之间，提高LDMOS的击穿电压。
需要说明的是，所述第一能量吸收层3061不宜过厚，也不宜过薄。若所述第一能量吸收层3061过厚，形成所述第一能量吸收层3061会花费过多的工艺时间，且容易造成材料的浪费；若所述第一能量吸收层3061过薄，在所述半导体结构的形成过程中，在形成第一能量吸收层3061后，在形成金属硅化物层308前，所述第一能量吸收层3061易被氧化成氧化硅，光子穿过被氧化的所述第一能量吸收层3061后，光子的能量仍很高，第一能量吸收层3061与高K介质层3062之间的负电荷以及高K介质层3062与硅化物阻挡层309间的负电荷易进入漂移区302中，不利于正电荷在漂移区302中的聚集，从而降低了LDMOS的电源击穿电压。本实施例中，所述第一能量吸收层3061的厚度为3纳米至7纳米。
所述高K介质层3062的致密度较高，可以阻挡负电荷，也可以俘获负电荷。所述负电荷很难穿过所述高K介质层3062进入漂移区302影响正电荷在漂移区302内的聚集，从而提高LDOMS的电源击穿电压，优化了半导体结构的电学性能。
高K介质层3062的材料在实施例二中已表述，在此不再赘述。
需要说明的是，所述高K介质层3062的不宜过厚也不宜过薄。若所述高K介质层3062过厚，会花费过多的工艺时间形成所述高K介质层3062，且容易造成资源的浪费。若所述高K介质层3062过薄，将不易起到阻挡负电荷或俘获负电荷的作用。本实施例中，所述高K介质层3062的厚度为350埃米至450埃米。
第二能量吸收层3063，能够吸收光子的能量，使穿过第二能量吸收层3063的光子的能量降低，使第二能量吸收层3063与硅化物阻挡层309之间的负电荷难以获得足够的能量穿过硅化物阻挡层309进入漂移区302中。
本实施例中，所述第二能量吸收层3063的材料为硅。硅为半导体材料，能够导电，因此当负电荷不均匀的分布在所述介电层312与基底300之间时，第二能量吸收层3063能够传输负电荷，使得负电荷均匀的分布在介电层312与基底300之间，提高LDMOS的击穿电压。
需要说明的是，所述第二能量吸收层3063不宜过厚，也不宜过薄。若所述第二能量吸收层3063过厚，会花费过多的工艺时间，且造成材料的浪费；若所述第二能量吸收层3063过薄，所述第二能量吸收层3063易存在薄弱区域，所述薄弱区域指代的是没有形成Si的区域，光子穿过所述第二能量吸收层3063中的薄弱区域后，所述光子的能量仍很高，第二能量吸收层3063与硅化物阻挡层309间的负电荷吸收光子的能量后获得足够的能量穿过硅化物阻挡层309进入漂移区302中，不利于正电荷在漂移区302中的聚集，从而容易导致LDMOS的电源击穿电压降低。本实施例中，所述第二能量吸收层3063的厚度为3纳米至7纳米。
本实施例中，所述半导体结构为NLDMOS，所述导电结构307底部会产生的第一类型电荷为负电荷，而所述导电结构307下方漂移区302内会产生的第二类型电荷为正电荷，负电荷流向高电势的位置，即所述负电荷从导电结构307下方流向所述漂移区302中。所述第二能量吸收层3063，能够吸收穿过第二能量吸收层3063的光子的能量，使光子的能量降低，所述第二能量吸收层3063与硅化物阻挡层309之间的负电荷吸收降低能量的光子后，负电荷不易拥有足够的能量穿过硅化物阻挡层309进入漂移区302中，从而不易使得负电荷对正电荷在漂移区302内的聚集产生抑制作用，降低了所述负电荷对所述漂移区302内耗尽区的形成产生不良影响的概率，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
其他实施例中，当所述半导体结构为PLDMOS时，所述第一类型电荷相应为正电荷，所述第二类型电荷相应为负电荷。所述漏区的电势低于所述导电结构的电势，电子从漂移区流向所述导电结构的下方，所述光吸收层也能改善PLDMOS的电学性能。
参考图5，是本发明半导体结构实施例四的结构示意图。
本实施例与半导体结构实施例一的相同之处在此不再赘述。本实施例与实施例一的不同之处在于所述光吸收层406的结构，所述光吸收层406包括：第一能量吸收层4061以及位于所述第一能量吸收层4061上的高K介质层4062。
本实施例中，所述高K介质层4062位于所述第一能量吸收层4061上，金属硅化物408采用自对准工艺形成，高K介质层4062的材料为氮化硅，氮化硅相比于Si更不易与金属反应形成金属硅化物408，因此，与实施例一相比，更易能够保证第一能量吸收层4061的厚度，使得穿过第一能量吸收层4061的光子的能量降低。
本实施例中，关于高K介质层4062和第一能量吸收层4061的相关表述参照实施例二中的相关表述，在此不再赘述。
需要说明的是，所述第一能量吸收层4061不宜过厚，也不宜过薄。若所述第一能量吸收层4061过厚，形成所述第一能量吸收层4061会花费过多的工艺时间，且容易造成材料的浪费；若所述第一能量吸收层4061过薄，所述第二能量吸收层3063易存在薄弱区域，所述薄弱区域指代的是没有形成Si的区域，光子穿过所述第一能量吸收层4061中的薄弱区域后，所述光子的能量仍很高，第一能量吸收层4061与硅化物阻挡层409之间的负电荷吸收光子的能量后，易获得足够的能量穿过硅化物阻挡层409进入漂移区402中，不利于正电荷在漂移区402中的聚集，从而导致LDMOS的电源击穿电压降低。本实施例中，所述第一能量吸收层4061的厚度为3纳米至7纳米。
本实施例中，所述半导体结构为NLDMOS，所述导电结构407底部会产生的第一类型电荷为负电荷，而所述导电结构407下方漂移区402内会产生的第二类型电荷为正电荷，负电荷流向高电势的位置，即所述负电荷从导电结构407下方流向所述漂移区402中，所述高K介质层4062致密度较高，能够吸收或俘获负电荷，因此负电荷难以穿过高K介质层4062。且光子穿过第一能量吸收层4061之后，光子的能量下降，第一能量吸收层4061硅化物阻挡层409之间的负电荷吸收降低能量的光子后，负电荷不易拥有足够的能量穿过硅化物阻挡层409进入漂移区402内，从而有利于防止负电荷对正电荷在漂移区402内的聚集产生抑制作用，从而降低了所述负电荷对所述漂移区402内耗尽区的形成产生不良影响的概率，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
其他实施例中，当所述半导体结构为PLDMOS时，所述第一类型电荷相应为正电荷，所述第二类型电荷相应为负电荷。所述漏区的电势低于所述导电结构的电势，电子从漂移区流向所述导电结构的下方，所述光吸收层也能改善PLDMOS的电学性能。
相应的，本发明实施例还提供一种半导体结构的形成方法。参考图6至图10，示出了本发明半导体结构的形成方法实施例一中各步骤对应的结构示意图。
参考图6，提供基底100，所述基底100内形成有相邻接的阱区101和漂移区102，在所述阱区101和漂移区102交界处的所述基底100上形成栅极结构103，在所述栅极结构103一侧的所述阱区101内形成源区104，在所述栅极结构103另一侧的所述漂移区102内形成漏区105。
所述基底100用于为后续形成LDMOS提供工艺平台。本实施例中，以所形成的LDMOS为平面晶体管为例，所述基底100为硅衬底。对所述基底100的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
所述阱区101和漂移区102形成于所述基底100内，且所述阱区101和漂移区102相接触，所述阱区101作为横向扩散区以形成具有浓度梯度的沟道，所述漂移区102用于承受较大的分压。
所述漂移区102内的掺杂离子类型与所述阱区101内的掺杂离子类型不同。所述LDMOS为N型晶体管时，所述阱区101内的掺杂离子为P型离子，所述漂移区102内的掺杂离子为N型离子；所述LDMOS为P型晶体管时，所述阱区101内的掺杂离子为N型离子，所述漂移区102内的掺杂离子为P型离子。
本实施例中，在形成所述阱区101和漂移区102之后，形成栅极结构103。
所述栅极结构103包括位于所述阱区101和漂移区102交界处基底100表面的栅介质层1031(如图12所示)以及位于所述栅介质层1031上的栅极层1032。
本实施例中，所述栅极结构103为多晶硅栅结构，因此所述栅介质层1031为栅氧化层，所述栅介质层1031的材料为氧化硅，所述栅极层1032的材料为多晶硅。在其他实施例中，所述栅极结构还可以为金属栅结构，相应的，所述栅介质层为高K栅介质层，所述栅极层为栅电极。
对所述栅极结构103的具体描述，在此不再赘述。
所述源区104形成于所述栅极结构103一侧的阱区101内，所述漏区105形成于所述栅极结构103另一侧的漂移区102内，所述源区104和漏区105内具有掺杂离子，且所述源区104和漏区105内的掺杂离子类型与所述漂移区102内的掺杂离子类型相同。
本实施例中，通过掩膜在预设区域的阱区101内形成所述源区104，在预设区域的漂移区102内形成所述漏区105，从而避免向其他区域的基底100内掺杂离子。
需要说明的是，形成所述栅极结构103之后，形成所述源区104和漏区105之前，还包括：在所述栅极结构103的侧壁上形成侧墙113。所述侧墙113用于定义所述源区104的形成区域，还用于在后续工艺过程中对所述栅极结构103的侧壁起到保护作用。
本实施例中，所述侧墙113为单层结构，所述侧墙113的材料为氮化硅。对所述侧墙113的具体描述，在此不再赘述。
参考图7，在所述栅极结构103和所述漏区105之间的基底100上形成硅化物阻挡层109，所述硅化物阻挡层109延伸至所述栅极结构103中靠近所述漏区105的侧壁和部分顶部上。
所述硅化物阻挡层109覆盖所述栅极结构103和所述漏区105之间的基底100以及部分栅极层1032，所述硅化物阻挡层109用于防止后续金属硅化物层的生长，从而防止对所述栅极结构103和漏区105之间的漂移区102内耗尽区的形成产生不良影响，进而保证LDMOS的耐压性能。
所述硅化物阻挡层109的材料可以为氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，所述硅化物阻挡层109的材料为氧化硅。
参考图8，在所述硅化物阻挡层109上形成光吸收层106。
后续制程还包括：在所述栅极结构103露出的基底100上形成介电层，所述介电层还覆盖所述光吸收层106以及栅极结构103；刻蚀所述介电层，为形成导电结构和第二接触孔插塞提供空间，在刻蚀介电层的过程中通常会产生大量光子，所述光吸收层106用于吸收光子的能量，使光子的能量降低。这样，光吸收层106与硅化物阻挡层109之间的负电荷吸收能量降低的光子后，负电荷难以穿过硅化物阻挡层109进入漂移区102内，从而不易使得负电荷对所述正电荷在漂移区102内的聚集产生抑制作用，降低了所述负电荷对所述漂移区102内耗尽区的形成产生不良影响的概率，进而提高LDMOS的击穿电压。
本实施例中，光吸收层106为单层结构，包括第一能量吸收层1061。所述第一能量吸收层1061吸收光子的能量，使穿过第一能量吸收层1061的光子的能量降低。
后续在所述光吸收层106中或者所述光吸收层106上形成导电结构。在LDMOS工作时，在漏区105和栅极结构103之间电场的作用下，所述导电结构底部会产生第一类型电荷，所述导电结构下方漂移区102内会产生第二类型电荷，且所述第一类型电荷和第二类型电荷的类型不同。
所述半导体结构为NLDMOS，器件工作时，在漏区105和栅极结构103之间电场的作用下，所述导电结构底部产生的第一类型电荷为负电荷，而所述导电结构下方漂移区102内产生的第二类型电荷为正电荷，负电荷流向高电势的位置，即所述负电荷从导电结构下方流向所述漂移区102中，光吸收层106吸收光子的能量，使光子的能量降低，光吸收层106与硅化物阻挡层109之间的负电荷吸收能量降低的光子后，不易拥有足够的能量穿过硅化物阻挡层109进入漂移区102内，从而不易使得负电荷对所述正电荷在漂移区102内的聚集产生抑制作用，降低了所述负电荷对所述漂移区102内耗尽区的形成产生不良影响的概率，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
在其他实施例中，当所述半导体结构为PLDMOS时，所述第一类型电荷相应为正电荷，所述第二类型电荷相应为负电荷，电子从漂移区流向所述导电结构的下方。所述光吸收层也能改善PLDMOS的电学性能。
形成光吸收层106的步骤包括：形成保形覆盖所述硅化物阻挡层109的第一能量吸收层1061。第一能量吸收层1061吸收光子的能量，使光子的能量降低。
本实施例中，所述第一能量吸收层1061的材料为硅。硅为半导体材料，能够导电，因此当负电荷不均匀的分布在后续形成的介电层与基底100之间时，第一能量吸收层1061能够传输负电荷，使得负电荷均匀的分布在所述介电层与基底100之间，提高LDMOS的击穿电压。
硅化物阻挡层109表面容易存在杂质，因此通常利用SiF4清除硅化物阻挡层109表面的杂质，在所述清除硅化物阻挡层109表面的杂质的过程中，SiF4分解形成第一能量吸收层1061。其他实施例中，采用原子层沉积(Atomic layer deposition，ALD)或者化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述第一能量吸收层。
需要说明的是，所述第一能量吸收层1061不宜过厚，也不宜过薄。若所述第一能量吸收层1061过厚，形成所述第一能量吸收层1061会花费过多的工艺时间，且容易造成材料的浪费；若所述第一能量吸收层1061过薄，在形成第一能量吸收层1061后，形成金属硅化物层108前，所述第一能量吸收层1061易被氧化成氧化硅，光子穿过被氧化的所述第一能量吸收层1061后，光子的能量仍很高，光吸收层106与硅化物阻挡层109之间的负电荷吸收光子的能量后，获得足够的能量易穿过硅化物阻挡层109进入漂移区102中，不利于正电荷在漂移区102中的聚集，从而导致LDMOS的电源击穿电压降低。本实施例中，所述第一能量吸收层1061的厚度为3纳米至7纳米。
参考图9，在所述栅极结构103露出的基底100上形成介电层112，所述介电层112还覆盖所述光吸收层106以及栅极结构103。
所述介电层112用于为后续形成导电结构的形成提供工艺平台，而且，通过所述介电层112，使得所述导电结构与其他电连接结构实现电隔离。因此，所述介电层112的材料为绝缘材料。
本实施例中，所述介电层112的材料为氧化硅。其他实施例中，所述介电层的材料还可以为氮化硅或氮氧化硅等其他介质材料。
形成介电层112的步骤包括：在所述栅极结构103、光吸收层106以及所述栅极结构103和所述光吸收层106露出的基底100上形成介电材料层(图未示)；形成所述介电材料层后，对所述介电材料层进行平坦化处理，形成介电层112。
所述半导体结构的形成方法还包括：在形成所述光吸收层106后，形成介电层112前，形成覆盖所述光吸收层106的金属硅化物层108。
所述金属硅化物层108用于减小后续导电结构与硅化物阻挡层109的接触电阻，从而改善器件的电学性能。
本实施例中，采用自对准硅化物工艺形成所述金属硅化物层108。自对准硅化物工艺所采用的金属材料仅与硅发生反应，但不会与氧化物材料或氮化物材料发生反应，因此所述金属材料与所述光吸收层106、源区104、漏区105、和栅极层1032发生反应，从而使所形成的金属硅化物层108与所述光吸收层106、源区104、漏区105、和栅极层1032实现对准。
本实施例中，所述金属材料为镍，所述金属硅化物层108的材料相应为镍硅化合物。在其他实施例中，所述金属硅化物层的材料还可以为钴硅化合物或钛硅化合物。
所述半导体结构的形成方法还包括：在形成金属硅化物层108后，形成介电层112前，在所述漏区105以及源区104所对应的基底100上、所述栅极层1032顶部、以及所述硅化物阻挡层109上形成接触孔刻蚀停止层110。
所述接触孔刻蚀停止层110用于在形成所述导电结构的工艺过程中定义刻蚀工艺的刻蚀停止位置，从而在保障刻蚀后所形成的接触孔均能够露出所述源区104、漏区105、栅极层1032顶部和光吸收层106顶部的同时，降低所述刻蚀工艺对源区104、漏区105、栅极层1032和光吸收层106造成过刻蚀的概率，有利于改善器件的电学性能。
所述接触孔刻蚀停止层110的材料可以为氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。本实施例中，所述接触孔刻蚀停止层110的材料为氮化硅。
参考图10，在所述介电层112中形成导电结构107，且所述导电结构107底端形成在所述光吸收层106上。具体的，所述导电结构107底端形成在所述第一能量吸收层1061上。其他实施例中，所述导电结构底端还可以形成在光吸收层中。具体的，所述导电结构的底端在形成所述第一能量吸收层1061中。
所述导电结构107与所述基底100之间通过所述硅化物阻挡层109与基底100实现隔离，从而使所述导电结构107呈浮置状态，使LDMOS工作后耗尽区在施加的内建电场作用下变宽，增加了位降的距离，从而提高了LDMOS的耐压性能。
形成导电结构107的步骤包括：刻蚀所述介电层112，在所述介电层112内形成露出所述光吸收层106或者伸入所述光吸收层106的第一通孔(图未示)；向所述第一通孔内填充导电材料，所述第一通孔内的导电材料作为所述导电结构107。
具体的，形成所述第一通孔的步骤包括：刻蚀所述介电层112，在所述介电层112内形成露出所述接触孔刻蚀停止层110顶部的初始通孔(图未示)；沿所述初始通孔刻蚀所述接触孔刻蚀停止层110和金属硅化物层108，从而形成露出所述光吸收层106或者伸入所述光吸收层106的第一通孔。
本实施例中，所述导电结构107在接触孔插塞制程中形成，将所述导电结构107作为呈浮置状态的第一接触孔插塞。
本实施例中，所述导电结构107的材料为W。在其他实施例中，所述导电结构的材料还可以是Al、Cu、Ag或Au等导电材料。
需要说明的是，在形成导电结构107的步骤中，还刻蚀所述介电层112，在所述介电层112内形成第二通孔(图未示)，所述第二通孔露出所述源区104、漏区105和栅极结构103顶部；向所述第二通孔内填充导电材料，所述第二通孔内的导电材料用于作为第二接触孔插塞111。
所述第二接触孔插塞111实现器件内的电连接，还用于实现器件与器件之间的电连接。
具体地，形成第二通孔的步骤包括：刻蚀所述介电层112，在所述介电层112内形成露出所述接触孔刻蚀停止层110顶部的初始通孔；沿所述初始通孔刻蚀所述接触孔刻蚀停止层110，从而形成露出所述金属硅化物层108的所述第二通孔，从而使得所述第二接触孔插塞111与所述金属硅化物层108实现电连接。
本实施例中，所述第二接触孔插塞111与所述导电结构107的材料相同，所述第二接触孔插塞111的材料为W。在其他实施例中，所述第二接触孔插塞的材料还可以是Al、Cu、Ag或Au等导电材料。
还需要说明的是，在刻蚀所述介电层112形成所述第一通孔和第二通孔的过程中会产生大量的光子。
图11是本发明半导体结构的形成方法实施例二中形成光吸收层对应的结构示意图。
本实施例与半导体结构的形成方法实施例一的相同之处，在此不再赘述。本实施例与实施例一的不同之处在于形成光吸收层206的步骤，具体的，形成光吸收层206的步骤包括：在形成所述硅化物阻挡层209后，形成保形覆盖所述硅化物阻挡层209的高K介质层2062；形成高K介质层2062后，形成覆盖高K介质层2062的第一能量吸收层2061。
形成导电结构(图未示)的步骤中，所述导电结构底端形成在所述光吸收层206中。具体地，所述导电结构贯穿所述第一能量吸收层2061且与所述高K介质层2062相接触。
本实施例中，采用原子层沉积或者化学气相沉积工艺形成所述高K介质层2062。
所述高K介质层2062的致密度较高，可以阻挡负电荷，也可以俘获负电荷(trap)。所述负电荷很难穿过所述高K介质层2062进入漂移区202影响正电荷在漂移区202内的聚集，进而提高LDOMS的电源击穿电压，优化了半导体结构的电学性能。
高K介质层2062是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述高K介质层2062的材料为氮化硅，通过选取氮化硅，有利于提高所述高K介质层2062的工艺兼容性，也有利于降低形成所述硅化物阻挡层209的工艺难度。其他实施例中，所述高K介质层还可以为氮氧化硅。
需要说明的是，所述高K介质层2062的不宜过厚也不宜过薄。若所述高K介质层2062过厚，会花费过多的工艺时间，且会造成资源浪费。若所述高K介质层2062过薄，将不易起到俘获负电荷或吸收负电荷的作用。本实施例中，所述高K介质层2062的厚度为350埃米至450埃米。
本实施例中，高K介质层2062表面通常会存在杂质，在利用SiF4清除高K介质层2062表面的杂质的过程中，SiF4分解形成第一能量吸收层2061。其他实施例中，还采用原子层气相沉积或者化学气相沉积工艺形成所述第一能量吸收层。
本实施例中，所述第一能量吸收层2061的材料为硅。硅为半导体材料，能够导电，因此当负电荷不均匀的分布在后续形成的介电层与基底200之间时，第一能量吸收层2061能够传输负电荷，使得负电荷均匀的分布在所述介电层与基底200之间，提高LDMOS的击穿电压。
需要说明的是，所述第一能量吸收层2061不宜过厚，也不宜过薄。若所述第一能量吸收层2061过厚，形成所述第一能量吸收层2061会花费过多的工艺时间，且造成材料的浪费；若所述第一能量吸收层2061过薄，在后续形成金属硅化物层前，所述第一能量吸收层2061易被氧化成氧化硅，光子穿过被氧化的所述第一能量吸收层2061后，所述光子的能量仍很高，第一能量吸收层2061与高K介质层2062之间的负电荷吸收光子的能量后获得足够的能量，穿过高K介质层2062和硅化物阻挡层209进入漂移区202中，高K介质层2062与硅化物阻挡层209间的负电荷吸收光子的能量后易获得足够的能量穿过硅化物阻挡层209进入漂移区202中，正电荷不易在漂移区202中的聚集，从而导致LDMOS的电源击穿电压降低。本实施例中，所述第一能量吸收层2061的厚度为3纳米至7纳米。
所述半导体结构为NLDMOS，后续在所述光吸收层206中或者所述光吸收层206上形成导电结构，所述导电结构底部产生的第一类型电荷为负电荷，而所述导电结构下方漂移区202内产生的第二类型电荷为正电荷。所述第一能量吸收层2061能够吸收光子的能量，当光子穿过第一能量吸收层2061之后，光子的能量下降，第一能量吸收层2061与高K介质层2062之间的负电荷吸收能量降低的光子后，不易拥有足够的能量穿过高K介质层2062和硅化物阻挡层209进入漂移区202内；高K介质层2062与硅化物阻挡层209之间的负电荷吸收降低能量的光子后，负电荷不易拥有足够的能量穿过硅化物阻挡层209进入漂移区202内，从而不易使得负电荷对正电荷在漂移区202内的聚集产生抑制作用，降低了负电荷对所述漂移区202内耗尽区的形成产生不良影响的概率，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
其他实施例中，当所述半导体结构为PLDMOS时，所述第一类型电荷相应为正电荷，所述第二类型电荷相应为负电荷。所述漏区的电势低于所述导电结构的电势，电子从漂移区流向所述导电结构的下方，所述光吸收层也能改善PLDMOS的电学性能。
图12是本发明半导体结构的形成方法实施例三中形成光吸收层对应的结构示意图。
本实施例与半导体结构的形成方法实施例一的相同之处，在此不再赘述。本实施例与实施例一的不同之处在于形成光吸收层306的步骤，具体的，形成光吸收层306的步骤包括：在形成所述硅化物阻挡层309后，形成保形覆盖所述硅化物阻挡层309的第二能量吸收层3063；形成保形覆盖第二能量吸收层3063的高K介质层3062；形成保形覆盖高K介质层3062的第一能量吸收层3061。
本实施例中，通常硅化物阻挡层309表面会存在杂质，在利用SiF4清除硅化物阻挡层309表面的杂质的过程中，SiF4分解形成第一能量吸收层3061。其他实施例中，采用原子层气相沉积或者化学气相沉积工艺所述第二能量吸收层。
第二能量吸收层3063，吸收穿过第二能量吸收层3063的光子的能量，使光子的能量降低，使第二能量吸收层3063与硅化物阻挡层309之间的负电荷难以获得足够的能量穿过硅化物阻挡层309进入漂移区302中。
本实施例中，所述第二能量吸收层3063的材料为硅。硅为半导体材料，能够导电，因此当负电荷不均匀的分布在后续形成的介电层与基底300之间时，第二能量吸收层3063能够传输负电荷，使得负电荷均匀的分布在介电层与基底300之间，提高LDMOS的击穿电压。
需要说明的是，所述第二能量吸收层3063不宜过厚，也不宜过薄。若所述第二能量吸收层3063过厚，会花费过多的工艺时间形成第二能量吸收层3063，且造成材料的浪费；若所述第二能量吸收层3063过薄，所述第二能量吸收层3063易存在薄弱区域，所述薄弱区域指代的是没有形成Si的区域，光子穿过所述第二能量吸收层3063中的薄弱区域后，所述光子的能量仍很高，第二能量吸收层3063与硅化物阻挡层309间的负电荷吸收光子的能量后容易获得足够的能量穿过硅化物阻挡层309进入漂移区302中，不利于正电荷在漂移区302中的聚集，使得LDMOS的电源击穿电压降低。本实施例中，所述第二能量吸收层3063的厚度为3纳米至7纳米。
本实施例中，采用原子层沉积或者化学气相沉积工艺形成所述高K介质层3062。
所述高K介质层3062的致密度较高，可以阻挡负电荷，也可以俘获负电荷(trap)。所述负电荷很难穿过所述高K介质层3062进入漂移区302影响正电荷在漂移区302内的聚集，进而提高LDOMS的电源击穿电压，优化了半导体结构的电学性能。
高K介质层3062是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述高K介质层3062的材料为氮化硅，通过选取氮化硅，有利于提高所述高K介质层3062的工艺兼容性，也有利于降低形成所述硅化物阻挡层309的工艺难度。其他实施例中，所述高K介质层还可以为氮氧化硅。
需要说明的是，所述高K介质层3062的不宜过厚也不宜过薄。若所述高K介质层3062过厚，会花费过多的工艺时间，且造成资源浪费，若所述高K介质层3062过薄，将不易起到阻挡负电荷或俘获负电荷的作用。本实施例中，所述高K介质层3062的厚度为350埃米至450埃米。
本实施例中，通常高K介质层3062表面会存在杂质，在利用SiF4清除高K介质层3062表面的杂质的过程中，SiF4分解形成第二能量吸收层3063。其他实施例中，还可以采用原子层气相沉积或者化学气相沉积工艺形成所述第一能量吸收层。
所述第一能量吸收层3061用于吸收光子的能量。
本实施例中，所述第一能量吸收层3061的材料为硅。硅为半导体材料，能够导电，因此当负电荷不均匀的分布在后续形成的介电层与基底300之间时，第一能量吸收层3061能够传输负电荷，使得负电荷均匀的分布在所述介电层与基底100之间，提高LDMOS的击穿电压。
需要说明的是，所述第一能量吸收层3061不宜过厚，也不宜过薄。若所述第一能量吸收层3061过厚，会花费过多的工艺时间，且造成材料的浪费；若所述第一能量吸收层3061过薄，在后续形成金属硅化物层前，所述第一能量吸收层3061易被氧化成氧化硅，光子穿过被氧化的所述第一能量吸收层3061后，光子的能量仍很高，第一能量吸收层3061与高K介质层3062之间的负电荷吸收光子的能量后获得足够的能量易穿过高K介质层3062和硅化物阻挡层309进入漂移区302中；高K介质层3062与硅化物阻挡层309间的负电荷吸收光子的能量后获得足够的能量穿过硅化物阻挡层309进入漂移区302中，不利于正电荷在漂移区302中的聚集，使得LDMOS的电源击穿电压降低。本实施例中，所述第一能量吸收层3061的厚度为3纳米至7纳米。
所述半导体结构为NLDMOS，后续在所述光吸收层306中或者所述光吸收层306上形成导电结构，所述导电结构底部产生的第一类型电荷为负电荷，而所述导电结构下方漂移区302内产生的第二类型电荷为正电荷。光子穿过第一能量吸收层3061之后，光子的能量下降，所述高K介质层3062致密度较高，使得高K介质层3062之上的负电荷吸收能量降低的光子后，不易拥有足够的能量穿过高K介质层3062、第二能量吸收层3063和硅化物阻挡层309进入漂移区302中；高K介质层3062与第二能量吸收层3063之间的负电荷吸收降低能量的光子中的能量后，不易穿过第二能量吸收层3063与硅化物阻挡层309进入漂移区302中；所述第二能量吸收层3063与硅化物阻挡层309之间的负电荷吸收降低能量的光子后，负电荷不易拥有足够的能量穿过硅化物阻挡层309进入漂移区302中，从而不易使得负电荷对正电荷在漂移区302内的聚集产生抑制作用，降低了负电荷对所述漂移区302内耗尽区的形成产生不良影响的概率，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
其他实施例中，当所述半导体结构为PLDMOS时，所述第一类型电荷相应为正电荷，所述第二类型电荷相应为负电荷。所述漏区的电势低于所述导电结构的电势，电子从漂移区流向所述导电结构的下方，所述光吸收层也能改善PLDMOS的电学性能。
图13是本发明半导体结构的形成方法实施例四中形成光吸收层对应的结构示意图。
本实施例与半导体结构的形成方法实施例一的相同之处，在此不再赘述。本实施例与实施例一的不同之处在于形成光吸收层406的步骤，具体的，形成光吸收层406的步骤包括：形成覆盖所述硅化物阻挡层409的第一能量吸收层4061；形成覆盖所述第一能量吸收层4061的高K介质层4062。
本实施例中，所述高K介质层4062位于所述第一能量吸收层4061上，后续金属硅化物采用自对准工艺形成，高K介质层4062的材料为氮化硅，氮化硅相比于Si更不易与金属反应形成金属硅化物408，因此，与实施例一相比，更易能够保证第一能量吸收层4061的厚度，使得穿过第一能量吸收层4061的光子的能量降低。
本实施例中，所述第一能量吸收层4061用于吸收光子的能量，使光子的能量降低。
本实施例中，通常硅化物阻挡层409表面存在杂质，在利用SiF4清除硅化物阻挡层409表面的杂质的过程中，SiF4分解形成第一能量吸收层4061。其他实施例中，还可以采用原子层气相沉积或者化学气相沉积工艺形成所述第一能量吸收层。
本实施例中，所述第一能量吸收层4061的材料为硅。硅为半导体材料，能够导电，因此当负电荷不均匀的分布在所述介电层412与基底400之间时，第一能量吸收层4061能够传输负电荷，使得负电荷均匀的分布在介电层412与基底400之间，提高LDMOS的击穿电压。
需要说明的是，所述第一能量吸收层4061不宜过厚，也不宜过薄。若所述第一能量吸收层4061过厚，会花费过多的工艺时间，且造成材料的浪费；若所述第一能量吸收层4061过薄，所述第二能量吸收层3063易存在薄弱区域，所述薄弱区域指代的是没有形成Si的区域，光子穿过所述第一能量吸收层4061中的薄弱区域后，所述光子的能量仍很高，第一能量吸收层4061与硅化物阻挡层409之间的负电荷吸收光子的能量后获得足够的能量穿过硅化物阻挡层409进入漂移区402中。正电荷不易在漂移区402中的聚集，使得LDMOS的电源击穿电压降低。本实施例中，所述第一能量吸收层4061的厚度为3纳米至7纳米。
本实施例中，采用原子层沉积或者化学气相沉积工艺形成所述高K介质层4062。
所述高K介质层4062的致密度较高，可以阻挡负电荷，也可以俘获负电荷(trap)。所述负电荷很难穿过所述高K介质层4062进入漂移区402影响正电荷在漂移区402内的聚集，从而提高LDOMS的电源击穿电压，优化了半导体结构的电学性能。
高K介质层4062是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述高K介质层4062的材料为氮化硅，通过选取氮化硅，有利于提高所述高K介质层4062的工艺兼容性，也有利于降低形成所述硅化物阻挡层409的工艺难度。其他实施例中，所述高K介质层还可以为氮氧化硅。
需要说明的是，所述高K介质层4062的不宜过厚也不宜过薄。若所述高K介质层4062过厚，会花费过多的工艺时间，且造成资源浪费。若所述高K介质层4062过薄，将不易起到阻挡负电荷或俘获负电荷的作用。本实施例中，所述高K介质层4062的厚度为350埃米至450埃米。
所述半导体结构为NLDMOS，后续在所述光吸收层406中或者所述光吸收层406上形成导电结构，所述导电结构底部产生的第一类型电荷为负电荷，而所述导电结构下方漂移区402内产生的第二类型电荷为正电荷，负电荷流向高电势的位置，即所述负电荷从导电结构下方流向所述漂移区402中。所述高K介质层4062致密度较高，能够俘获或阻挡负电荷，因此负电荷难以穿过高K介质层4062。光子穿过第一能量吸收层4061之后，光子的能量下降，第一能量吸收层4061与硅化物阻挡层409之间的负电荷吸收降低能量的光子后，负电荷不易拥有足够的能量穿过硅化物阻挡层409进入漂移区402内，从而不易使得负电荷对正电荷在漂移区402内的聚集产生抑制作用，降低了负电荷对所述漂移区402内耗尽区的形成产生不良影响的概率，进而提高LDOMS的电学性能，例如：提高LDMOS的击穿电压等。
其他实施例中，当所述半导体结构为PLDMOS时，所述第一类型电荷相应为正电荷，所述第二类型电荷相应为负电荷。所述漏区的电势低于所述导电结构的电势，电子从漂移区流向所述导电结构的下方，所述光吸收层也能改善PLDMOS的电学性能。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构，其特征在于，包括：
基底，所述基底内形成有相邻的阱区和漂移区；
栅极结构，位于所述阱区和漂移区交界处的基底上；
源区，位于所述栅极结构一侧的阱区内；
漏区，位于所述栅极结构另一侧的漂移区内；
硅化物阻挡层，位于所述栅极结构和所述漏区之间的基底上，所述硅化物阻挡层还延伸至所述栅极结构靠近所述漏区的侧壁和部分顶壁上；
光吸收层，位于所述硅化物阻挡层上；
所述半导体结构还包括：金属硅化物层，位于所述光吸收层上；
介电层，位于所述栅极结构露出的基底上，且所述介电层还覆盖所述栅极结构以及光吸收层；
导电结构，位于所述介电层内，且所述导电结构的底端位于所述光吸收层中或者位于所述光吸收层上。
2.如权利要求1所述的半导体结构，其特征在于，所述光吸收层为单层结构，包括第一能量吸收层。
3.如权利要求2所述的半导体结构，其特征在于，所述第一能量吸收层的材料为硅。
4.如权利要求2所述的半导体结构，其特征在于，所述第一能量吸收层的厚度为3纳米至7纳米。
5.如权利要求1所述的半导体结构，其特征在于，所述光吸收层包括：高K介质层和位于所述高K介质层上的第一能量吸收层；或者，
所述光吸收层包括：第一能量吸收层以及位于所述第一能量吸收层上的高K介质层。
6.如权利要求1所述的半导体结构，其特征在于，所述光吸收层包括：第二能量吸收层、位于所述第二能量吸收层上的高K介质层以及位于所述高K介质层上的第一能量吸收层。
7.如权利要求5或6所述的半导体结构，其特征在于，所述高K介质层的材料为氮化硅或氮氧化硅。
8.如权利要求6所述的半导体结构，其特征在于，所述第二能量吸收层的厚度为3纳米至7纳米。
9.如权利要求6所述的半导体结构，其特征在于，所述第二能量吸收层的材料为硅。
10.如权利要求1所述的半导体结构，其特征在于，所述金属硅化物层的材料为钴硅化合物、镍硅化合物或钛硅化合物。
11.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内形成有相邻接的阱区和漂移区；
在所述阱区和漂移区交界处的基底上形成栅极结构；
在所述栅极结构一侧的阱区内形成源区；
在所述栅极结构另一侧的漂移区内形成漏区；
在所述栅极结构和所述漏区之间的基底上形成硅化物阻挡层，所述硅化物阻挡层延伸至所述栅极结构中靠近所述漏区的侧壁和部分顶部上；
在所述硅化物阻挡层上形成光吸收层；
在所述栅极结构露出的基底上形成介电层，所述介电层还覆盖所述光吸收层以及栅极结构；形成方法还包括：在形成光吸收层后，形成介电层前，形成覆盖所述光吸收层的金属硅化物层；
在所述介电层中形成导电结构，且所述导电结构的底端形成在所述光吸收层中或者所述光吸收层上。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成光吸收层的步骤包括：形成保形覆盖所述硅化物阻挡层的第一能量吸收层。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，形成光吸收层的步骤包括：
在形成所述硅化物阻挡层后，形成保形覆盖所述硅化物阻挡层的高K介质层；
形成高K介质层后，形成覆盖高K介质层的第一能量吸收层。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，形成光吸收层的步骤包括：
在形成所述硅化物阻挡层后，形成保形覆盖所述硅化物阻挡层的第二能量吸收层；
形成保形覆盖第二能量吸收层的高K介质层；
形成保形覆盖高K介质层的第一能量吸收层。
15.如权利要求11所述的半导体结构的形成方法，其特征在于，形成光吸收层的步骤包括：形成覆盖所述硅化物阻挡层的第一能量吸收层；形成覆盖所述第一能量吸收层的高K介质层。
16.如权利要求12至15任意一项权利要求所述的半导体结构的形成方法，其特征在于，采用原子层沉积、化学气相沉积工艺或者SiF4分解工艺形成所述第一能量吸收层。
17.如权利要求13、14或15所述的半导体结构的形成方法，其特征在于，采用原子层沉积或者化学气相沉积工艺形成所述高K介质层。
18.如权利要求14所述的半导体结构的形成方法，其特征在于，采用原子层沉积、化学气相沉积工艺或者SiF4分解工艺形成所述第二能量吸收层。
CN201910023455.8A 2019-01-10 2019-01-10 半导体结构及其形成方法 Active CN111430461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910023455.8A CN111430461B (zh) 2019-01-10 2019-01-10 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910023455.8A CN111430461B (zh) 2019-01-10 2019-01-10 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111430461A CN111430461A (zh) 2020-07-17
CN111430461B true CN111430461B (zh) 2023-09-12

Family

ID=71546594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910023455.8A Active CN111430461B (zh) 2019-01-10 2019-01-10 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111430461B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799164A (zh) * 2021-09-09 2023-03-14 无锡华润上华科技有限公司 浮置接触孔的形成方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197289A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 包含光吸收层的器件及其制造方法
CN104183639A (zh) * 2013-05-22 2014-12-03 上海华虹宏力半导体制造有限公司 半导体器件及其制造工艺方法
CN107978635A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108155237A (zh) * 2016-12-05 2018-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197289A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 包含光吸收层的器件及其制造方法
CN104183639A (zh) * 2013-05-22 2014-12-03 上海华虹宏力半导体制造有限公司 半导体器件及其制造工艺方法
CN107978635A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108155237A (zh) * 2016-12-05 2018-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Also Published As

Publication number Publication date
CN111430461A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
US10170589B2 (en) Vertical power MOSFET and methods for forming the same
CN110767748B (zh) 半导体结构及其形成方法
US9722071B1 (en) Trench power transistor
US20070267672A1 (en) Semiconductor device and method for manufacturing same
US9136340B2 (en) Doped protection layer for contact formation
US10971595B2 (en) MOFSET and method of fabricating same
US6878993B2 (en) Self-aligned trench MOS junction field-effect transistor for high-frequency applications
JP2012009545A (ja) 半導体装置の製造方法
US11688789B2 (en) Semiconductor device with reduced flicker noise
CN112825327A (zh) 半导体结构及其形成方法
CN110767749B (zh) 半导体结构及其形成方法
US20220271146A1 (en) Method and related apparatus for reducing gate-induced drain leakage in semiconductor devices
US20220130981A1 (en) Ldmos transistor and manufacturing method thereof
CN111430461B (zh) 半导体结构及其形成方法
US11239358B2 (en) Semiconductor structure with isolation structures in doped region and fabrication method thereof
CN112928153B (zh) 半导体结构及其形成方法
CN111509029B (zh) 半导体器件及其形成方法
US20220367614A1 (en) Avalanche-protected transistors using a bottom breakdown current path and methods of forming the same
CN113675087B (zh) 半导体结构及其形成方法
CN114256073A (zh) 半导体结构及其形成方法
CN113437148B (zh) 半导体结构及其形成方法
CN111613663A (zh) Ldmos器件及其制作方法
CN113437149B (zh) 半导体结构及其形成方法
CN114068708B (zh) 半导体结构及其形成方法，半导体器件及其形成方法
US20230282742A1 (en) Integrated circuit structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant