CN104183639A - 半导体器件及其制造工艺方法 - Google Patents
半导体器件及其制造工艺方法 Download PDFInfo
- Publication number
- CN104183639A CN104183639A CN201310193435.8A CN201310193435A CN104183639A CN 104183639 A CN104183639 A CN 104183639A CN 201310193435 A CN201310193435 A CN 201310193435A CN 104183639 A CN104183639 A CN 104183639A
- Authority
- CN
- China
- Prior art keywords
- metal
- film
- side wall
- region
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 239000011248 coating agent Substances 0.000 claims description 29
- 238000000576 coating method Methods 0.000 claims description 29
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 3
- 241000219470 Mirabilis Species 0.000 claims 1
- 230000010485 coping Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 5
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract 2
- 229910052742 iron Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical class [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
本发明公开了一种半导体器件，在衬底上淀积外延层，在外延层上部形成P阱，P阱中包围有N+源区；至少部分P阱上有栅氧，栅极；在外延层上部还有N-漂移区和N+漏区；N-漂移区在栅极与N+漏区之间，紧靠栅极；栅极通过自对准工艺形成，栅极顶部通过沟槽金属减少栅极的电阻；在N+漏区上可形成金属硅化物；N+漏区通过其上的接触孔与通孔与顶层的金属配线相连；N+源区通过金属连接或金属硅化物与包住N+源区的P阱相连，P阱通过一个穿通外延层的金属塞与衬底相连。本发明还公开了一种所述半导体器件的制造工艺方法，其N-漂移区的注入，屏蔽栅的制作是在栅极形成之前完成。本发明能够降低N-漂移区的缺陷，提高器件的稳定性和可靠性。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种半导体器件。本发明还涉及所述半导体器件的制造工艺方法。
背景技术
射频横向扩散金属氧化物半导体（RFLDMOS）是一种有很好市场需求的器件。特别是随着通信技术的广泛应用，它作为一种新型功率器件将得到越来越多的重视。
现有的RFLDMOS的基本结构如图1所示。一般采用掺杂高浓度P型杂质的P+衬底1（电阻率0.01～0.02欧姆.厘米）,其上根据器件耐压的要求不同成长不同厚度和掺杂浓度的P-外延层2（如耐压为60伏,厚度大约为5～8微米）,利用注入和扩散形成P+下沉层（P+SINKER）10；形成P阱（P-BODY）5,栅氧化膜3和多晶硅栅4；形成N-漂移区6，N+源区7-1和N+漏区7-2，并形成表面电极（S-源端电极，D-漏端电极，G-栅电极）,最后在硅片减薄后淀积背面金属9，通过P+衬底1，实现P+下沉层10与S端电极相连。
在上述器件的制造过程中，一般是先进行栅氧化膜3淀积，形成多晶硅栅（或在多晶硅膜4上淀积WSI）；之后进行P阱5注入和推阱，进行轻掺杂漏极（lightly doped drain，LDD）注入和源漏注入（或再进行金属硅化物工艺）；然后进行屏蔽栅介质膜8淀积和屏蔽栅29淀积-光刻-刻蚀；淀积层间介质膜（图中未示），开接触孔（图中未示），淀积正面金属和背面金属。
上述工艺方法中，由于LDD注入是在多晶硅栅形成之后进行的，屏蔽栅介质膜8和屏蔽栅29是在多晶硅栅和LDD形成之后完成的，因此LDD注入，屏蔽栅29刻蚀等工艺进行的过程之中，可能会对硅-SiO2（二氧化硅）界面形成一定的损伤，同时可能在注入和刻蚀过程中在该区域的介质膜中形成残留的电荷，对器件的性能和可靠性有一定的影响；另外，由于屏蔽栅29刻蚀工艺之前，器件的阱等已经形成，在屏蔽栅刻蚀后不会再有长时间的高温热过程修复刻蚀造成的缺陷。
发明内容
本发明要解决的技术问题是提供一种半导体器件，能够降低N-漂移区硅-SiO2界面的缺陷和其上介质膜中的残留电荷，提高器件的稳定性和可靠性；为此，本发明还要提供一种所述半导体器件的制造工艺方法。
为解决上述技术问题，本发明的半导体器件，包括：
一P+衬底，在该P+衬底上形成的P-外延层；在该P-外延层中的上部形成的P阱，N+漏区；位于所述P阱中的N+源区，位于所述P阱和N+漏区之间且使N+漏区位于其中的N-漂移区；位于所述P-外延层上方的栅氧化层；
位于所述栅氧化层上端且至少部分位于所述P阱上端的栅极，位于所述栅氧化层上端且位于所述栅极一侧端的侧墙，位于所述氧化层上端且位于所述侧墙侧端的屏蔽栅；覆盖所述栅氧化层、栅极、侧墙和屏蔽栅的层间介质膜；
在所述层间介质膜中形成的分别位于N+漏区上方的漏接触孔、位于栅极和侧墙上方的栅沟槽和位于N+源区侧端的介质槽，由所述介质槽向下延伸贯穿所述P-外延层的硅沟槽；位于所述介质槽和硅沟槽，栅沟槽，漏接触孔中的金属阻挡层，填充满所述介质槽和硅沟槽，栅沟槽，漏接触孔的填充金属；
位于所述介质槽、栅沟槽和漏接触孔上端的正面金属，所述正面金属与填充金属电连接；与栅沟槽填充金属相连的上端的正面金属作为栅电极，与漏接触孔填充金属相连的上端的正面金属作为漏端电极；所述P阱通过所述填充金属与P+衬底电连接；在所述P+衬底的下端面形成有背面金属，该背面金属作为源端电极。
所述N+漏区上端与所述层间介质膜之间还形成有金属硅化物。
所述N+源区通过介质槽和硅沟槽中的填充金属与包住N+源区的P阱相连接；或者所述P阱和N+源区上端与所述层间介质膜之间形成有金属硅化物，所述N+源区通过该金属硅化物与包住N+源区的P阱相连接。
所述半导体器件的制造工艺方法，包括如下步骤：
步骤一、在P+衬底上成长P-外延层；在该P-外延层上形成一层牺牲氧化膜，在该牺牲氧化膜上形成一层第一介质膜；通过光刻刻蚀将N-漂移区上方的所述第一介质膜去除；通过离子注入形成N-漂移区；
步骤二、将所述N-漂移区上方的所述牺牲氧化膜去除；进行热氧化在所述N-漂移区上方形成一层氧化膜；在所述氧化膜的上端淀积组分与所述第一介质膜和氧化膜不同的第二介质膜；通过回刻第二介质膜形成一个位于氧化膜上端且位于第一介质膜侧端的侧墙；
步骤三、在所述第一介质膜、侧墙和氧化膜的上端淀积一层屏蔽栅膜；
步骤四、涂敷光刻胶，通过光刻形成屏蔽栅保护区，利用光刻胶保护住需要保留的屏蔽栅；
步骤五、对所述屏蔽栅进行刻蚀，形成屏蔽栅，并去除光刻胶；
步骤六、采用湿法刻蚀将所述侧墙和屏蔽栅盖住部分以外部分的所述氧化膜和第一介质膜全部去除；在露出的P-外延层和N-漂移区的上端淀积栅氧化膜；然后在所述栅氧化膜、侧墙和屏蔽栅上端淀积栅极膜；
步骤七、对所述栅极膜进行回刻，在侧墙的左侧端形成栅极，将其余部分的所述栅极膜去除；
步骤八、涂敷光刻胶，利用光刻胶保护住侧墙、屏蔽栅和位于N-漂移区上端的栅氧化膜；在所述P-外延层的上端进行P型离子注入，形成位于P-外延层上端的P型区；
步骤九、进行800℃以上的高温推阱，将所述P型区扩散形成P阱；涂敷光胶，通过光刻，用光刻胶保护住不需要注入N+离子的位置，完成N+源漏区域的离子注入，在P阱中形成N+源区，在N-漂移区中形成N+漏区；
步骤十、淀积层间介质膜，覆盖所述栅氧化膜、栅极、侧墙和屏蔽栅，并通过化学机械研磨或回刻进行平坦化；
步骤十一、涂敷光刻胶，通过光刻刻蚀所述层间介质膜，在设定的区域形成介质槽，以所述光刻胶为保护膜或以所述层间介质膜为保护膜，由所述介质槽向下延伸，将该区域的P-外延层全部刻蚀掉，形成硅沟槽；
步骤十二、在所述层间介质膜的端面、介质槽和硅沟槽中涂敷光刻胶，通过光刻定义出位于栅极和侧墙上方的栅沟槽，位于N+漏区上方的漏接触孔；刻蚀所述层间介质膜形成栅沟槽，漏接触孔；
步骤十三、将光刻胶去除；
步骤十四、在所述介质槽和硅沟槽，栅沟槽，漏接触孔中先淀积一层金属阻挡层，然后再用填充金属填充满，之后通过化学机械研磨或金属回刻将所述层间介质膜表面的金属全部去除；
步骤十五、在所述介质槽，栅沟槽，漏接触孔的上端分别形成正面金属，与栅沟槽填充金属相连的上端的正面金属作为栅电极，与漏接触孔填充金属相连的上端的正面金属作为漏端电极；将所述P+衬底背面减薄后在其下端面淀积背面金属，该背面金属作为源端电极。
本发明的半导体器件，所述栅极是采用自对准工艺方法形成的，减少了其关键尺寸对光刻工艺的依赖，改善了器件的均匀性，提高了产品的一致性。所述栅极与栅沟槽中的填充金属直接相连，能够减少栅极电阻，提高器件的效率。
本发明的半导体器件，所述N-漂移区的离子注入，屏蔽栅的制作是在器件的栅极形成之前完成的，这样降低了所述N-漂移区硅-二氧化硅界面和其上介质膜中缺陷，提高了器件的稳定性和可靠性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有RFLDMOS器件结构示意图；
图2是本发明的半导体器件一实施例结构示意图；
图3是漂移区注入示意图；
图4是第二介质膜回刻后示意图；
图5是屏蔽栅淀积后示意图；
图6是屏蔽栅光刻后示意图；
图7是屏蔽栅刻蚀后示意图；
图8是栅极膜淀积后示意图；
图9是栅极膜刻蚀后示意图；
图10是P阱注入示意图；
图11是源漏注入示意图；
图12是层间膜淀积后示意图；
图13是直通衬底硅沟槽刻蚀后示意图；
图14是栅槽、接触孔光刻示意图；
图15是栅槽、接触孔刻蚀后示意图；
图16是栅槽、接触孔金属填充后示意图。
具体实施方式
下面以一个RFLDMOS为实施例，说明所述半导器件的制造工艺方法，其他方案的工艺方法可参考本实施例进行。在掺杂浓度高的P+衬底1(一般掺硼,电阻率0.01-0.02欧姆.厘米)上成长掺杂浓度低的P-外延层2；P-外延层2的掺杂浓度和厚度按器件耐压的设计确定，如耐压为60伏，可采用电阻率10～20欧姆.厘米，厚度4～8微米的P-外延层。包括如下步骤：
步骤一、参见图3所示，在P-外延层2上形成一层牺牲氧化膜11，厚度为20～300埃，之后形成一层厚的第一介质膜12。该第一介质膜12在本实施例中为一层氧化膜，厚度为4000～10000埃；进行光刻刻蚀只将器件N-漂移区上方的第一介质膜12刻蚀掉，然后通过离子注入形成N-漂移区6，N-漂移区6可以是AS（砷），也可以是磷或别的N型元素。
步骤二、参见图4所示，将所述N-漂移区6上方的牺牲氧化膜11去除，去除的方法可以是湿法刻蚀，以减少干化刻蚀对硅表面的损伤；进行热氧化在所述N-漂移区6上方形成氧化膜13，其厚度为200～2000埃；在所述氧化膜13的上端淀积一种对所述第一介质膜12和氧化膜13组分不同的第二介质膜，厚度为2000～4000埃。之后通过回刻形成一个位于氧化膜13上端且位于第一介质膜12侧端的材料为第二介质膜的侧墙14。
如果第一介质膜12为氧化膜，那么第二介质膜可以是氮化硅膜或其它含氮的膜，或其它组分不同的膜。该第二介质膜组分的选择，要保证在其后将第一介质膜12和氧化膜13刻蚀掉的工艺中，保持该第二介质膜侧墙14不被刻蚀掉，因此一般第二介质膜的刻蚀速率要低于第一介质膜12的刻蚀速率的1/10,并低于氧化膜13的刻蚀速率的1/2。
步骤三、参见图5所示，在所述第一介质膜12、侧墙和氧化膜13的上端淀积一层屏蔽栅膜15，该屏蔽栅膜15的材料可以是掺杂浓度高的N型多晶硅或无定型硅，也可以是WSi（钨硅），厚度为500～1000埃。
步骤四、参见图6所示，涂敷光刻胶16，通过光刻形成屏蔽栅保护区，利用光刻胶16保护住需要保留的屏蔽栅膜15。该屏蔽栅保护区一般紧靠侧墙14，可以部分的盖住侧墙14的顶部部分。
步骤五、参见图7所示，进行屏蔽栅膜15刻蚀，形成屏蔽栅15，并去除光刻胶16。所述屏蔽栅15由侧墙部和由侧墙部向侧端延伸的延伸部组成，位于氧化膜13的上端且覆盖住N-漂移区6的一部分；屏蔽栅15的侧墙部紧靠侧墙14的侧端，可低于侧墙14或与侧墙14等高，也可以部分盖在侧墙14的顶部；屏蔽栅15的延伸部低于侧墙部。
步骤六、参见图8所示，采用湿法刻蚀将侧墙14和屏蔽栅15盖住部分以外部分的氧化膜13，第一介质膜12全部去除，湿法刻蚀能减少干化刻蚀可能对硅表面产生的损伤,在这一刻蚀过程中，基本不刻蚀屏蔽栅膜15，由于采用的侧墙14的膜的组分（例如氮化硅膜14），也易于实现侧墙14的低刻蚀速率，保持侧墙14在该工艺步骤中基本不被刻蚀。在露出的P-外延层2和N-漂移区6的上端淀积栅氧化膜3，厚度为100～300埃；然后在栅氧化膜3、侧墙14和屏蔽栅15上端淀积栅极膜17，厚度为2000～6000埃，由所需要的器件的栅的尺寸确定；栅极膜17可以是多晶硅或无定型硅，也可以是钨硅。
步骤七、参见图9所示，对所述栅极膜17进行回刻，只在侧墙14的左侧端形成器件的栅极4，在屏蔽栅15的侧墙部分可以残余部分栅极膜17，其余部分的栅极膜去掉。
步骤八、参见图10所示，涂敷光刻胶16，利用光刻胶16保护住侧墙14、屏蔽栅15和位于N-漂移区6上端的栅氧化膜3；对P-外延层2的上端进行P型离子注入，位于P-外延层2的上端形成P型区。
步骤九、参见图11所示，进行800℃以上的的高温推阱过程，将P型区扩散形成扩大、加深了的P阱5；涂敷光刻胶16，通过光刻，用光刻胶16保护住不需要注入N+离子的位置，完成N+源漏区域的离子注入，在P阱5中形成N+源区7-1，在N-漂移区6中形成N+漏区7-2。
在进行上述推阱过程中，对N-漂移区6的Si（硅）/SiO2（二氧化硅）界面可起到较好的修复作用，对屏蔽栅15下面的氧化膜13可以起到钝化作用，减少界面的悬挂键和氧化膜13中的缺陷。
在N+源漏区域的离子注入完成之后，可以淀积一层500～1000埃的第四介质膜，通过光刻将不需要做金属硅化物的区域保护住，将需要形成金属硅化物的区域上的介质膜（包括第四介质膜以及栅极刻蚀后残余的氧化膜等）刻蚀掉，之后淀积Ti（钛）/TiN（氮化钛）,或Co（钴）,Ni（镍）等形成金属硅化物，在栅极4不采用WSi的情况下进一步降低源区，漏区和栅极的电阻，在采用WSi的情况下，进一步降低源区，漏区的电阻。
步骤十、参见图12所示，淀积层间介质膜20，覆盖所述栅氧化膜3、栅极4、侧墙14和屏蔽栅5，并通过化学机械研磨或回刻进行平坦化。淀积层间介质膜20的厚度为8000～20000埃。
步骤十一、参见图13所示，涂敷光刻胶，通过光刻刻蚀层间介质膜20，在设定的区域形成介质槽，即将位于N+源区7-1左侧P阱区5上面的部分层间介质膜20刻蚀掉，之后以该光刻胶为保护膜或以层间介质膜20为保护膜，由所述介质槽向下延伸，将该区域的P-外延层2全部刻蚀掉，形成硅沟槽T1，且使该硅沟槽T1深入到掺杂浓度高的P+衬底1部分一定的深度（至少超过1微米，且最深可以到与背面金属的距离为0.5微米），或至少与P+衬底1相接触。硅沟槽T1在P+衬底1的深度越深，填充的金属阻挡层与P+衬底1的接触面积就越大，接触电阻就越小，有利于提高器件的性能，如输出功率和效率。
步骤十二、参见图14所示，在所述层间介质膜20的端面、介质槽和硅沟槽T1中涂敷光刻胶16，通过光刻定义出位于栅极4和侧墙14上方的栅沟槽，位于N+漏区7-2上方的漏接触孔，其它区域利用光刻胶16做保护。刻蚀层间介质膜20形成栅沟槽T2，漏接触孔T3，并可以通过刻蚀形成屏蔽栅15上的屏蔽栅接触孔（未图示）。
步骤十三、参见图15所示，将光刻胶16去除。
步骤十四、参见图16所示，在所述介质槽和深沟槽T1，栅沟槽T2，漏接触孔T3中先淀积一层金属阻挡层22，然后再用金属填充层（即填充金属）23填充满。当有屏蔽栅接触孔时，则需同样先淀积一层金属阻挡层22，然后再用金属填充层23填充满。之后通过化学机械研磨（CMP）或金属回刻将层间介质膜20表面的金属全部去除，金属阻挡层22和金属填充层23可以是Ti/TiN和W（钨）,也可以是TA（钽）/TAN（氮化钽）和CU（铜）或别的组合。
为了易于得到金属阻挡层与硅沟槽底部的欧姆接触并得到更低的接触电阻，在金属阻挡层22淀积前可以在所述介质槽和硅沟槽T1之中注入与P+衬底1同型号的大剂量的杂质，如在P+衬底1中注入剂量大于等于1E15atoms/cm2的B（硼）,或BF2（氟化硼）。
步骤十五、参见图2，在所述介质槽，栅沟槽T2，漏接触孔T3的上端分别形成正面金属，位于栅沟槽T2上端的正面金属作为栅电极8-1，位于漏接触孔T3上端的正面金属作为漏端电极8-2。当有屏蔽栅接触孔时位于其上端也同样形成正面金属，并且可将其正面金属与位于介质槽上端的正面金属8-3通过金属连线连接，实现屏蔽栅15与N+源区7-1之间的连接。作为栅电极8-1和漏端电极8-2的正面金属可以是一层金属，也可以是二层或更多层的金属。在正面金属和正面钝化层（在正面金属形成之后，形成正面钝化层，该正面钝化层至少盖住部分正面金属，或至少盖住部分在正面金属之下的层间介质膜）完成后，进行背面工艺步骤包括将P+衬底1背面减薄后在其下端面淀积背面金属，该背面金属作为源端电极9。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (17)
1.一种半导体器件，包括：一P+衬底，在该P+衬底上形成的P-外延层；在该P-外延层中的上部形成的P阱，N+漏区；位于所述P阱中的N+源区，位于所述P阱和N+漏区之间且使N+漏区位于其中的N-漂移区；位于所述P-外延层上方的栅氧化层；其特征在于，还包括：
位于所述栅氧化层上端且至少部分位于所述P阱上端的栅极，位于所述栅氧化层上端且位于所述栅极一侧端的侧墙，位于所述栅氧化层上端且位于所述侧墙侧端的屏蔽栅；覆盖所述栅氧化层、栅极、侧墙和屏蔽栅的层间介质膜；在所述层间介质膜中形成的分别位于N+漏区上方的漏接触孔、位于栅极和侧墙上方的栅沟槽和位于N+源区侧端的介质槽，由所述介质槽向下延伸贯穿所述P-外延层的硅沟槽；位于所述介质槽和硅沟槽，栅沟槽，漏接触孔中的金属阻挡层，填充满所述介质槽和硅沟槽，栅沟槽，漏接触孔的填充金属；位于所述介质槽、栅沟槽和漏接触孔上端的正面金属，所述正面金属与填充金属电连接；与栅沟槽中填充金属相连的正面金属作为栅电极，与漏接触孔填充金属相连的正面金属作为漏端电极；所述P阱通过所述填充金属与P+衬底电连接；在所述P+衬底的下端面形成有背面金属，该背面金属作为源端电极。
2.如权利要求1所述的半导体器件，其特征在于：所述N+漏区上端与所述层间介质膜之间还形成有金属硅化物。
3.如权利要求1所述的半导体器件，其特征在于：所述N+源区通过介质槽和硅沟槽中的填充金属与包住N+源区的P阱相连接；或者所述P阱和N+源区上端与所述层间介质膜之间形成有金属硅化物，所述N+源区通过该金属硅化物与包住N+源区的P阱相连接。
4.一种权利要求1-3任一所述半导体器件的制造工艺方法，其特征在于，包括如下步骤：
步骤一、在P+衬底上成长P-外延层；在该P-外延层上形成一层牺牲氧化膜，在该牺牲氧化膜上形成一层第一介质膜；通过光刻刻蚀将N-漂移区上方的所述第一介质膜去除；通过离子注入形成N-漂移区；
步骤二、将所述N-漂移区上方的所述牺牲氧化膜去除；进行热氧化在所述N-漂移区上方形成一层氧化膜；在所述氧化膜的上端淀积组分与第一介质膜和氧化膜不同的第二介质膜；通过回刻第二介质膜形成一个位于所述氧化膜上端且位于第一介质膜侧端的侧墙；
步骤三、在所述第一介质膜、侧墙和氧化膜的上端淀积一层屏蔽栅膜；
步骤四、涂敷光刻胶，通过光刻形成屏蔽栅保护区，利用光刻胶保护住需要保留的屏蔽栅；
步骤五、对所述屏蔽栅膜进行刻蚀，形成屏蔽栅，并去除光刻胶；
步骤六、采用湿法刻蚀将所述侧墙和屏蔽栅盖住部分以外部分的所述氧化膜和第一介质膜全部去除；在露出的P-外延层和N-漂移区的上端淀积栅氧化膜；然后在所述栅氧化膜、侧墙和屏蔽栅上端淀积栅极膜；
步骤七、对所述栅极膜进行回刻，在侧墙的左侧端形成栅极，将其余部分的所述栅极膜去除；
步骤八、涂敷光刻胶，利用光刻胶保护住侧墙、屏蔽栅和位于N-漂移区上端的栅氧化膜；在所述P-外延层上端进行P型离子注入，形成位于P-外延层上端的P型区；
步骤九、进行800℃以上的高温推阱，将P型区扩散形成P阱；涂敷光刻胶，通过光刻，用光刻胶保护住不需要注入N+离子的位置，完成N+源漏区域的离子注入，在P阱中形成N+源区，在N-漂移区中形成N+漏区；
步骤十、淀积层间介质膜，覆盖所述栅氧化膜、栅极、侧墙和屏蔽栅，并通过化学机械研磨或回刻进行平坦化；
步骤十一、涂敷光刻胶，通过光刻刻蚀所述层间介质膜，在设定的区域形成介质槽，以所述光刻胶为保护膜或以所述层间介质膜为保护膜，由所述介质槽向下延伸，将该区域的P-外延层全部刻蚀掉，形成硅沟槽；
步骤十二、在所述层间介质膜的端面、介质槽和硅沟槽中涂敷光刻胶，通过光刻定义出位于所述栅极和侧墙上方的栅沟槽，位于所述N+漏区上方的漏接触孔；刻蚀所述层间介质膜形成栅沟槽，漏接触孔；
步骤十三、将光刻胶去除；
步骤十四、在所述介质槽和硅沟槽，栅沟槽，漏接触孔中先淀积一层金属阻挡层，然后再用金属填充层填充满，之后通过化学机械研磨或金属回刻将所述层间介质膜表面的金属全部去除；
步骤十五、在所述介质槽，栅沟槽，漏接触孔的上端分别形成正面金属，与栅沟槽中填充金属相连的正面金属作为栅电极，与漏接触孔填充金属相连的正面金属作为漏端电极；将所述P+衬底背面减薄后在其下端面淀积背面金属，该背面金属作为源端电极。
5.如权利要求4所述的方法，其特征在于：步骤一所述第一介质膜为氧化膜，厚度为4000～10000埃。
6.如权利要求5所述的方法，其特征在于：当第一介质膜为氧化膜时，步骤二所述的第二介质膜可以是氮化硅膜或其它含氮的膜。
7.如权利要求4所述的方法，其特征在于：步骤三所述屏蔽栅膜的材料可以是N型多晶硅或无定型硅，也可以是钨硅WSi，厚度为500～1000埃。
8.如权利要求4所述的方法，其特征在于：步骤四所述屏蔽栅保护区紧靠侧墙，可以部分的盖住该侧墙的顶部部分。
9.如权利要求4所述的方法，其特征在于：步骤五所述屏蔽栅由侧墙部和由侧墙部向侧端延伸的延伸部组成，位于氧化膜的上端且覆盖住N-漂移区的一部分；屏蔽栅的侧墙部紧靠侧墙的侧端，可与侧墙等高或低于所述侧墙，也可以部分盖在侧墙的顶部；屏蔽栅的延伸部低于侧墙部。
10.如权利要求4所述的方法，其特征是：步骤六所述栅极膜为多晶硅、无定型硅或钨硅WSi。
11.如权利要求4所述的方法，其特征在于：在实施步骤九形成N+源区和N+漏区后，淀积一层第四介质膜，通过光刻将不需要做金属硅化物的区域保护住，将需要做金属硅化物的区域的介质膜刻蚀掉，之后淀积钛Ti/氮化钛TiN，或钴Co，镍Ni形成金属硅化物。
12.如权利要求4所述的方法，其特征在于：步骤十一所述硅沟槽深入到P+衬底中，且最深到与背面金属的距离为0.5微米，或至少与P+衬底相接触。
13.如权利要求4所述的方法，其特征在于：实施步骤十二时，通过刻蚀形成位于屏蔽栅上端的屏蔽栅接触孔；在该屏蔽栅接触孔先淀积一层金属阻挡层，再用金属填充层填充满；所述金属阻挡层和金属填充层可以是钛Ti/氮化钛TiN和钨W,也可以是钽TA/氮化钽TAN和铜CU。
14.如权利要求13所述的方法，其特征在于：在所述屏蔽栅接触孔的上端形成正面金属，并且将其与位于介质槽上端的正面金属通过金属连线连接，实现屏蔽栅与N+源区之间的连接。
15.如权利要求4所述的方法，其特征在于：步骤十四所述金属阻挡层和金属填充层可以是钛Ti/氮化钛TiN和钨W,也可以是钽TA/氮化钽TAN和铜CU。
16.如权利要求4所述的方法，其特征在于：实施步骤十四时，在金属阻挡层淀积前在所述介质槽和硅沟槽中注入与P+衬底同型号的杂质，注入剂量大于等于1E15atoms/cm2。
17.如权利要求4所述的方法，其特征在于：步骤十五所述作为栅电极和漏端电极的正面金属可以是一层金属，也可以是二层或更多层的金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310193435.8A CN104183639B (zh) | 2013-05-22 | 2013-05-22 | 半导体器件及其制造工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310193435.8A CN104183639B (zh) | 2013-05-22 | 2013-05-22 | 半导体器件及其制造工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104183639A true CN104183639A (zh) | 2014-12-03 |
| CN104183639B CN104183639B (zh) | 2017-06-06 |
Family
ID=51964548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310193435.8A Active CN104183639B (zh) | 2013-05-22 | 2013-05-22 | 半导体器件及其制造工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183639B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024898A (zh) * | 2016-07-12 | 2016-10-12 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
| CN109860293A (zh) * | 2017-11-30 | 2019-06-07 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN110429034A (zh) * | 2019-08-23 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 形成高压阱区的方法 |
| CN111430461A (zh) * | 2019-01-10 | 2020-07-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| WO2023092947A1 (zh) * | 2021-11-25 | 2023-06-01 | 无锡华润上华科技有限公司 | 自对准孔的制备方法及半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080061320A1 (en) * | 2006-09-08 | 2008-03-13 | Qimonda Ag | Transistor, Memory Cell Array and Method of Manufacturing a Transistor |
| CN103035718A (zh) * | 2012-08-17 | 2013-04-10 | 上海华虹Nec电子有限公司 | 半导体器件及其制作方法 |
-
2013
- 2013-05-22 CN CN201310193435.8A patent/CN104183639B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080061320A1 (en) * | 2006-09-08 | 2008-03-13 | Qimonda Ag | Transistor, Memory Cell Array and Method of Manufacturing a Transistor |
| CN103035718A (zh) * | 2012-08-17 | 2013-04-10 | 上海华虹Nec电子有限公司 | 半导体器件及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 王佃利等: ""硅LDMOS射频功率器件的发展历程与趋势"", 《射频与微波》 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024898A (zh) * | 2016-07-12 | 2016-10-12 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
| CN106024898B (zh) * | 2016-07-12 | 2023-04-18 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
| CN109860293A (zh) * | 2017-11-30 | 2019-06-07 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN109860293B (zh) * | 2017-11-30 | 2022-01-28 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN111430461A (zh) * | 2019-01-10 | 2020-07-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111430461B (zh) * | 2019-01-10 | 2023-09-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110429034A (zh) * | 2019-08-23 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 形成高压阱区的方法 |
| WO2023092947A1 (zh) * | 2021-11-25 | 2023-06-01 | 无锡华润上华科技有限公司 | 自对准孔的制备方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183639B (zh) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103456791B (zh) | 沟槽功率mosfet | |
| US7989887B2 (en) | Trench MOSFET with trenched floating gates as termination | |
| US9356132B2 (en) | Integrating Schottky diode into power MOSFET | |
| CN102194699B (zh) | 带有改良型源极传感布局的屏蔽栅极沟槽mos | |
| TWI446416B (zh) | 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體 | |
| TWI476866B (zh) | 半導體組件及製造方法 | |
| CN101529570B (zh) | 横向沟槽金属氧化物半导体场效应晶体管及其形成方法 | |
| US8022471B2 (en) | Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures | |
| US20100090274A1 (en) | Trench mosfet with shallow trench contact | |
| CN101834142B (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
| US8222108B2 (en) | Method of making a trench MOSFET having improved avalanche capability using three masks process | |
| US7790520B2 (en) | Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device | |
| TWI527096B (zh) | Ｍｏｓ電晶體及其形成方法 | |
| US20080211015A1 (en) | Method of manufacturing a semiconductor power device | |
| CN104183639A (zh) | 半导体器件及其制造工艺方法 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| TW201232782A (en) | Semiconductor device formed on semiconductor substrate having substrate top surface and preparation method thereof | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| US20110079844A1 (en) | Trench mosfet with high cell density | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| CN104241268B (zh) | 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法 | |
| CN103855018A (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| US20080042222A1 (en) | Trench mosfet with copper metal connections | |
| US20110068389A1 (en) | Trench MOSFET with high cell density |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |