TWI446416B - 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體 - Google Patents
具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體 Download PDFInfo
- Publication number
- TWI446416B TWI446416B TW099102268A TW99102268A TWI446416B TW I446416 B TWI446416 B TW I446416B TW 099102268 A TW099102268 A TW 099102268A TW 99102268 A TW99102268 A TW 99102268A TW I446416 B TWI446416 B TW I446416B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- gate
- mask
- contact
- semiconductor substrate
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 81
- 239000004065 semiconductor Substances 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 35
- 239000002019 doping agent Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 210000000746 body region Anatomy 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 16
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 8
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910001922 gold oxide Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 description 10
- 150000004706 metal oxides Chemical class 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- IAOQICOCWPKKMH-UHFFFAOYSA-N dithieno[3,2-a:3',2'-d]thiophene Chemical compound C1=CSC2=C1C(C=CS1)=C1S2 IAOQICOCWPKKMH-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-O phosphonium Chemical compound [PH4+] XYFCBTPGUUZFHI-UHFFFAOYSA-O 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明涉及高密度溝槽金屬氧化物半導體裝置，具體涉及一種帶有單遮罩的金屬氧化物半導體裝置的閘極和接點溝槽的製作方法。
目前，一個金屬氧化物半導體電晶體包含一個溝槽閘極結構，在高壓和低壓轉換應用方面，這種電晶體要比平面電晶體更有優勢。金屬氧化物半導體裝置的溝槽閘極的典型結構是，溝槽從源極延伸至汲極，並帶有側壁和底板，每個側壁和底板都鋪有一層熱生長的二氧化矽。並用摻雜的多晶矽填充此溝槽。溝槽閘極的結構使電流更加順暢地通過，因此，導通電阻率更低。此外，從源極底部開始，穿過電晶體主體，一直延伸到下面的汲極，溝槽閘極可以使金屬氧化物半導體通道沿溝槽的垂直側壁中的元件間距更小。因此通道密度的增加，就降低了通道對導通電阻的影響。
一個高密度溝槽金屬氧化物半導體裝置也包含一個連接源極和本體區的接點溝槽。製作高密度溝槽金屬氧化物半導體裝置的傳統工藝，是使用兩個獨立的遮罩，製作閘極溝槽和接點溝槽。第1A圖和第1B圖為橫截面視圖，表示一個垂直金屬氧化物半導體結構的閘極溝槽和接點溝槽的原有技術的製作過程。正如第1A圖所示，閘極溝槽遮罩102用於製作垂直閘極溝槽108。如第1B圖所示，在另一個步驟中，閘極溝槽108形成之後，在同一個基材106上，溝槽接點遮罩104用於製作接點溝槽110。儘管如此，由於高密度金屬氧化物半導體裝置的尺寸不斷減小，這就需要
很好地控制閘極溝槽和附近的接點溝槽之間的距離，因此，當使用兩個遮罩102和104製作垂直金屬氧化物半導體結構時，就會出現遮罩覆蓋的問題。
為了解決這種遮罩覆蓋的問題，目前已經提出了基於自動對準技術的解決方案。但是，這些方案使用交替氧化物和氮化物閉鎖平面或側壁間隔物的各種結構，建立與閘極溝槽自動對準的接點溝槽，都很難實現。另外，間隔物還存在均勻性的問題，其中在晶圓中心的間隔物可能會比在晶圓邊緣的間隔物更厚或更薄。
本發明提供一種單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體，可僅使用單遮罩，而不使用複雜的多間隔物方法。
為實現上述目的，本發明提供一種在溝槽金氧半場效電晶體裝置中製備垂直閘極和閘極接點的方法，其特徵在於，包含以下步驟：
a)在帶有主動單元的半導體基材表面上，形成一個硬遮罩層；
b)在硬遮罩層上塗敷溝槽遮罩，其中溝槽遮罩在主動單元上定義出本體接點溝槽和閘極溝槽；
c)在半導體基材中，按照第一預定深度，同時蝕刻本體接點溝槽和閘極溝槽；
d)在硬遮罩層上方，塗敷第一閘極溝槽遮罩，閘極溝槽遮罩在本體接點溝槽處沒有開口，在閘極溝槽處有開口，其中開口寬度比對應溝槽的寬度更寬。
e)在半導體基材中，按照第二預定深度，更深地蝕刻閘極溝槽，而不蝕刻本體接點溝槽；並且
f)在閘極溝槽中形成導電材料，以便形成一個閘極。
在上述的步驟a)中的硬遮罩層為一個氧化物層。
上述的半導體基材的蝕刻速度與硬遮罩層的蝕刻速度比，在30：1至40：1之間。
在上述的步驟e)之後，還包含，在閘極溝槽的底部形成一個厚底部絕緣層。
上述的步驟f)包含：在本體接點溝槽和閘極溝槽的底部，蝕刻圓孔；在本體接點溝槽和閘極溝槽的底部和側壁上，形成一個閘極絕緣層；用導電材料，至少部分填充本體接點溝槽和閘極溝槽；以及將導電材料回蝕至目標深度。
在上述步驟f)之後，還包含：在硬遮罩層上方，塗敷第二個閘極溝槽遮罩，並且閘極溝槽遮罩在閘極溝槽處帶有開口；通過開口，向閘極溝槽中的導電材料部分、以及未被導電材料覆蓋的部分閘極溝槽的側壁中，植入摻雜物；除去第二閘極溝槽遮罩；除去硬遮罩層；從本體接點溝槽、以及未用導電材料填充的部分閘極溝槽的側壁上，除去閘極絕緣材料；用絕緣材料填充本體接點溝槽和閘極溝槽；以及對絕緣材料進行回蝕，直至遇到半導體基材表面時停止。
上述的摻雜物是以一個斜角植入的。
上述的方法還包含以下步驟：g)在半導體基材的一部分表面上，形成一個本體區；以及h)在主動單元中的本體區的一部分表面中，形成一個源極區。
上述的步驟g)包含：在半導體基材表面上沉積一個絕緣層墊；通過絕緣層墊，將摻雜物植入到表面中，以便在一部分半導體基材中形成一個本體區；以及將基材加熱至一定溫度，以便對摻雜物進行擴散。
上述的方法還包含以下步驟：i)在主動單元上方形成一個金屬層，同源極和形成在本體接點溝槽中的本體接點形成電接觸。
上述的方法還包含：
在主動單元處的半導體基材表面上塗敷一個接觸遮罩，其中接觸遮罩在本體接點溝槽處有個開口，開口的寬度比本體接點溝槽的寬度更寬；在本體接點溝槽的底面附近的本體區表面處，植入摻雜物，形成本體接觸區；除去接觸遮罩；在本體接點溝槽中沉積導電材料，並對導電材料進行回蝕；在主動單元處的半導體基材表面上沉積一個金屬層。
上述的閘極溝槽和本體接點溝槽被分隔開，間距小於0.3微米。
上述的基材包含一個閘極接收/接觸區，其中所述的溝槽遮罩還在閘極接收區中定義了一個閘極接點溝槽，其中，步驟c)包含將本體接點溝槽、閘極溝槽以及閘極接點溝槽，在半導體基材中，按照第一預定深度，同時蝕刻，其中，步驟d)包含在硬遮罩氧化層上方，塗敷一個第一閘極溝槽遮罩，閘極溝槽遮罩在閘極溝槽和閘極接點溝槽處均有開口，但在本體接點溝槽處沒有開口，其中在閘極溝槽和閘極接點溝槽處的開口寬度比相應的溝槽寬度更寬，其中，步驟e)包含在半導體基材中，按照第二預定深度，同時蝕刻閘極溝槽以及閘極接點溝槽，但不包含本體接點溝槽，其中，步驟f)包含在閘極溝槽和閘極接點溝槽中形成導電材料，以便分別形成閘極和閘極接點。
上述的步驟f)包含：在本體接點溝槽、閘極溝槽和閘極接點溝槽的底部，蝕刻圓孔；在本體接點溝槽、閘極溝槽和閘極接點溝槽的底部和側壁上，沉積一個閘極絕緣層，以便形成閘極絕緣體；用導電材料，至少部分填充本體接點溝槽、閘極溝槽和閘極接點溝槽；以及將導電材料回蝕至目標深度。
在上述步驟f)之後，還包含：
在硬遮罩層上方塗敷第二閘極溝槽遮罩，閘極溝槽遮罩在閘極溝槽和閘極接點溝槽處具有開口；通過開口，向閘極溝槽和閘極接點溝槽中的導電材料部分、以及未被導電材料覆蓋的部分閘極接點溝槽的側壁中，植入摻雜物；除去第二閘極溝槽遮罩；除去硬遮罩層；從本體接點溝槽、以及未用導電材料填充的部分閘極溝槽和閘極接點溝槽的側壁上，除去閘極絕緣材料；用絕緣材料填充本體接點溝槽和閘極溝槽；以及對絕緣材料進行回蝕，直至遇到半導體基材表面時停止。
上述的方法還包含以下步驟：g)在半導體基材的一部分表面上，形成一個本體區；以及h)在主動單元中的本體區的一部分表面中，使用第一源區遮罩，形成一個源極區。
上述的方法還包含以下步驟：i)在主動單元和閘極接收區上方形成一個金屬層，同閘極接點、源極和形成在本體接點溝槽中的本體接點形成電接觸。
上述的方法還包含以下步驟：在半導體基材的表面上，沉積一個層間介電層；在閘極接收區中的層間介電層表面上，塗覆一個第二源區遮罩，第二源區遮罩在閘極接點溝槽處有一個開口，其中開口的寬度比閘極接點溝槽的寬度更窄；在主動單元區中，除去層間介電層，並在閘極接點溝槽處的開口位置，對層間介電層進行回蝕，直至到達半導體基材表面時為止；然後，除去第二源區遮罩。
上述的方法還包含：在主動單元處的半導體基材表面上，以及閘極接收區的層間介電層表面上，塗覆接觸遮罩，其中接觸遮罩在本體接點溝槽處有多個開口，開口寬度比本體接點溝槽的寬度更寬，並且在閘極接點溝槽處有一個開口，開口
寬度比閘極接點溝槽寬度更窄；除去在閘極接點溝槽處的開口下方的一部分絕緣層；在本體接點溝槽的底面附近的本體區表面處，植入摻雜物，形成一個或多個本體接觸區；除去接觸遮罩；在本體接點溝槽中沉積導電材料，並對導電材料進行回蝕；在主動單元處的半導體基材表面上，以及閘極接收區層間介電層頂部，沉積一個金屬層；在金屬層上方塗覆一個金屬遮罩；在閘極接收區蝕刻金屬層；以及除去金屬遮罩。
上述的第一源區遮罩和第二源區遮罩的遮罩圖案相同。
本發明單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體與現有的半導體場效電晶體相比，其優點在於，本發明中溝槽都在一個共用遮罩步驟中對準，對於採用間隔物自動對準過程時，避免了溝槽間距在整個晶圓上分佈不均勻的固有問題；本發明中閘極溝槽遮罩的開口寬度大於相應的溝槽寬度，且硬遮罩預定了所有溝槽位置，致閘極溝槽遮罩的對準預算範圍相對較大，解決了原有技術中的覆蓋問題；本發明中摻雜物成斜角的摻雜植入到溝槽側壁中，可以更加方便地控制溝槽阻抗和裝置的臨界電壓。
102、212、220‧‧‧閘極溝槽遮罩
106‧‧‧基材
108、208‧‧‧閘極溝槽
104‧‧‧溝槽接點遮罩
110‧‧‧接點溝槽
201‧‧‧主動單元
202‧‧‧半導體基材
203‧‧‧閘極接收/接觸區域
204‧‧‧硬遮罩
206、208、210‧‧‧溝槽
209‧‧‧保護閘極
S‧‧‧間距
Wmo‧‧‧閘極溝槽遮罩的開口寬度
Wt‧‧‧溝槽寬度
211‧‧‧閘極接點
214‧‧‧厚絕緣材料
216‧‧‧閘極絕緣材料
218‧‧‧導電材料
222‧‧‧摻雜材料
224‧‧‧絕緣層
226‧‧‧絕緣層墊
227‧‧‧本體區
J‧‧‧p/n接面
229‧‧‧源極區
231、233‧‧‧閘極接觸開口
228‧‧‧源極遮罩
230‧‧‧層間介電(ILD)層
232‧‧‧第二源極遮罩
234‧‧‧接觸區
235、237‧‧‧開口
236‧‧‧接觸遮罩
238‧‧‧矽化鈦層
239‧‧‧導電材料
240‧‧‧金屬層
第1A-1B圖為橫截面視圖，顯示了根據習知技術進行的閘極溝槽和接點溝槽的製作過程；第2A-2T圖為橫截面視圖，顯示了根據本發明的一個實施例，高密度
金氧半場效電晶體裝置的閘極溝槽和接點溝槽的製作過程。
儘管以下說明包含多個具體細節內容以便解釋說明，但本領域的任何一個技術人員都能理解，關於以下具體細節的諸多變化和改動都屬於本發明的保護範圍。因此，對本發明的以下典型實施例做出的解釋說明，已囊括了所有重要內容，並不應據此局限本發明的範圍。
本發明的一個實施例提出了一種使用單獨的遮罩來定義閘極溝槽和接點溝槽的方法，而無需利用複雜的多間隔物方法。第2A-2T圖表示一個根據本發明實施例的製作過程示例。
該過程使用半導體基材202作為初始材料。將基材202分成多個晶粒。如第2A圖所示，每個晶粒都含有一個主動單元區域201和在晶粒周圍的閘極接收/接觸區域203。一般來說，主動單元區域201含有多個結構相同或類似的單元(例如金氧半場效電晶體)。作為舉例，在主動單元201中表示出了一個單元。這僅用於說明常用的製作過程，並不應據此局限本發明的任一實施例。
在半導體基材202上方，形成一個由適當材料(例如氧化物)製成的硬遮罩204。硬遮罩204的厚度約為0.3微米。在硬遮罩204上形成帶圖案的背景溝槽光阻劑(圖中沒有表示出)，以便定義溝槽的圖案。通過蝕刻除去在光阻劑中的開口中暴露於蝕刻劑的一部分硬遮罩204，然後蝕刻下層半導體基材202的相應部分，蝕刻深度是預先定義的(例如第2圖中所示的為0.3微米)，就可以在主動單元區域201上形成本體接點溝槽206和閘極溝槽208，在閘極接收/接觸區域203上形成閘極接點溝槽210。在蝕刻下層半導體基材202的裸露部分時，可以除去光阻劑，也可以不除去光阻劑。第一次遮罩步驟預定閘極溝槽、閘極接點溝槽和本體接點溝槽。由於溝槽206、208和210都在一個共用遮罩步驟中對準，因此，對於採用間隔物自動對準過程時，出現的溝槽間距在整個晶圓上分佈不均勻的固有問題就可以避免了。
如第2C圖所示，閘極溝槽遮罩212，例如一個抗蝕劑(光阻劑)的圖案層等，可以在硬遮罩204的上方沉積並形成圖案。在閘極溝槽208處，閘極溝槽遮罩212含有多個開口，閘極接點溝槽210的開口要比溝槽208和210的尺寸還大。閘極溝槽遮罩212的剩餘部分，覆蓋在本體接點溝槽206上，以便在隨後的蝕刻過程中保護本體接點溝槽206。如第2D圖所示，溝槽208和210同時深入蝕刻進入半導體基材202中，蝕刻深度為第二預設深度。由於閘極溝槽遮罩212的開口寬度wmo，大於相應的溝槽寬度wt，並且硬遮罩204已經預定了所有溝槽位置，因此閘極溝槽遮罩212的對準預算範圍相對較大。習知技術中遇到的覆蓋問題也就因此更加容易解決。由於在硬遮罩204蝕刻過程中，溝槽208和210的邊緣都被保護起來了，因此開口可以很寬。一般來說，只要遮罩開口不會使本體接點溝槽206暴露於不必要的蝕刻，那麼開口就可以達到所需的寬度。
對於具有單遮罩的晶粒需要更高封裝密度的溝槽閘極MOSFET來說，同時製造閘極溝槽和本體接點溝槽的能力，以及形成帶有第二遮罩、並具有寬鬆的對準公差的閘極溝槽的能力，特別有利於使晶圓上溝槽間距的變得均勻一致，以便在主動單元201中，獲得穩定一致的臨界電壓等裝置性能。例如，當本體接點溝槽206和閘極溝槽208之間的間距S小於0.3微米(比如0.25微米或更小)時，對於它們之間的間距控制就變得及其重要了。
僅為舉例，並不應作為局限，溝槽208和210可以蝕刻出一個充足的錐角(例如87度)，以便於在溝槽中回填閘極材料(比如縫隙填充多晶矽)。最好選擇以低於半導體基材202的蝕刻速度蝕刻硬遮罩204。僅為舉例，並不應作為局限，蝕刻基材應優選基材相對與硬遮罩204的蝕刻選擇性在30：1和40：1之間。由於閘極溝槽遮罩212覆蓋著本體接點溝槽206，這就保護這些溝槽不會在蝕刻過程中變得更深。由於硬遮罩的蝕刻速度低於基材202，因此蝕刻加深了溝槽208和210，但受硬遮罩204的保護，溝槽的邊緣並沒有受到影響。蝕刻後，可以選擇在溝槽208和210的底部，形成一層厚絕緣材料(比如氧化物)214，以便為閘極形成厚底部氧化物。
如第2E圖所示，除去閘極溝槽遮罩212。可以使用一獨特
矽圓孔蝕刻(例如，各向同性的矽蝕刻)，將溝槽底部的拐角倒為圓角，以便使溝槽底部在橫向和縱向上延伸。形成一層閘極絕緣材料216，例如通過氧化反應，在標準犧牲氧化物生長和蝕刻循環後，在溝槽208和210的側壁和底部上形成閘極氧化層。
如第2F圖所示，沉積導電材料218(例如原位摻雜的或無摻雜的多晶矽)，填充在溝槽208和210中。導電材料218的厚度要能夠完全填充全部溝槽，例如在一個設計中厚度為1.2微米、在另一個設計中厚度為0.8微米。然後在半導體基材202的表面或表面下方，將導電材料218回蝕至上述目標深度的其中之一。如第2G圖所示，在半導體基材表面下方，將導電層218回蝕，在閘極溝槽中形成閘極209，在閘極接點溝槽中形成閘極接點211。在某些情況下，可使用兩種或多種導電材料製作這些接點。如第2H圖所示，閘極溝槽遮罩220，例如光阻劑，在硬遮罩204上方沉積並形成圖案。閘極溝槽遮罩220，在閘極溝槽208和閘極接點溝槽210處帶有開口。形成閘極209和閘極接點211，以及溝槽208和210沒有被導電材料218覆蓋的部分側壁的導電材料218，可以植入合適的摻雜材料222，例如砷、磷或硼等。可以垂直或與基材表面成一定斜角(比如85度)植入摻雜物222，使摻雜物植入到溝槽208和210側壁中。成斜角的摻雜植入到溝槽側壁中，可以更加方便地控制通道阻抗和裝置的臨界電壓。
如第2I圖所示，除去閘極溝槽遮罩220和硬遮罩204。可以通過乾蝕刻或濕液浸等方法除去硬遮罩204。閘極絕緣層216沒有被覆蓋的部分也被除去。如第2J圖所示，絕緣層224形成在半導體基材202上面，導電材料形成閘極209和閘極接點211。僅為舉例，並不應作為局限，絕緣層224可以利用化學氣相沉積(CVD)沉積一層氧化物。如第2K圖所示，在半導體基材202表面的絕緣層墊224可以通過回蝕達到所需的深度。也可選擇通過化學機械拋光(CMP)除去絕緣層224。
在結構頂部，生長或沉積一層厚度約為200Å的絕緣層墊226，用於離子植入。在絕緣層墊226上使用本體光罩(圖中沒有表示出)，用於本體植入。然後將摻雜物植入到半導體基材202的頂部中，加熱啟動摻雜原子，並驅使摻雜物擴散，在基材202(如第2L圖)中形成本體區227
(例如本體區為p-型或n-型，取決於植入摻雜物的類型)。經過熱處理之後，摻雜物就會成為所需的p/n接面J，如圖中虛線所示。
在絕緣層墊226上，使用一個帶有閘極接觸開口231的源極遮罩228。源極遮罩228只覆蓋了閘極接收/接觸區203，而沒有覆蓋主動單元201，以便源極植入。然後，通過絕緣層墊226的裸露部分，進行標準的源極摻雜植入，通過擴散過程在主動單元201中形成源極區229，如第2M圖所示。這些步驟同現在標準的溝槽金氧半場效電晶體制作步驟大致相同。
如第2N圖所示，除去源極遮罩228。層間介電(ILD)層230沉積在半導體基材202的表面上。層間介電(ILD)層230的厚度約為0.2微米。可以將二氧化矽材料、原矽酸四乙酯(TEOS)、磷矽酸鹽(PSG)、含有硼酸的矽玻璃(BPSG)或以上物質的任意組合，通過低溫氧化法，形成層間介電(ILD)層230。
如第2O圖所示，在閘極接點211上方帶有閘極接觸開口233的第二源極遮罩232，用在閘極接收/接觸區203上方，主動單元201裸露在外。遮罩232的圖案與源極遮罩228的圖案相同。作為示例，可以使用光罩等共用遮罩，形成兩個遮罩228和232的圖案。然後在後續的蝕刻過程中，從主動單元201和開口233下方，除去層間介電(ILD)層230。如第2P圖所示，之後再除去遮罩232。
如第2Q圖所示，在主動單元201和閘極接收/接觸區203上方使用接觸遮罩236。接觸遮罩236含有多個比本體接點溝槽206更寬的開口235，以及一個比閘極接點211更窄的開口237。接觸遮罩236覆蓋著閘極209，以便在後續的蝕刻過程中，保護閘極209。對絕緣材料224進行回蝕，當蝕刻到半導體基材202的表面時，停止蝕刻。可以通過接觸植入和擴散的標準過程，在接點溝槽206的底部附近，形成接觸區234，如第2Q圖所示。部分源極區域229也可以進行接觸植入。但是，由於源極區229摻雜較重(例如有時摻雜濃度高出10的2~3次方)，因此本體接觸植入並不影響源極區229的摻雜。
如第2R圖所示，剝去接觸遮罩236。也可選擇，輕微蝕刻半導體基材202的頂面，以消除摻雜引起的損害。然後通過輕微蝕刻，除
去殘留在源極區229頂部、本體接點溝槽206中以及在閘極接點211上的開口237下方的絕緣材料。大面積沉積鈦(Ti)和氮化鈦(TiN)，然後通過矽化反應，形成矽化鈦(TiSix)層238，如第2S圖所示。鎢(W)等導電材料239均厚沉積在溝槽206和210中，然後通過回蝕，形成導電插頭。最終一個金屬層240(例如AlCu等)大面積沉積在主動單元201和閘極接收/接觸區203上方，並形成圖案。在主動單元201中，金屬層240接觸源極和本體。
如第2T圖所示，金屬光罩(圖中沒有表示出)可用于形成金屬層240的圖案。蝕刻後，可以剝去光阻劑。
儘管上述內容是對本發明的較佳實施例的完整說明，但仍可能會有許多同等內容的各種的變化、修正。因此，本發明的範圍不應由上述說明決定，相反，應該由所附的申請專利範圍，及其同等內容的全部範圍來決定。任何無論是否最佳的特點，都可以與任何其他無論是否最佳的特點相結合。在以下的申請專利範圍中，除非特別說明，否則不定冠詞“一個”或“一種”都指下文中的一個或多個專案。除非在一個特定的申請專利範圍中，用“意思是”明確指出該限制，否則所附的申請專利範圍不應認為僅包含意加功能的限制。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。
100‧‧‧流程
202‧‧‧半導體基材
204‧‧‧硬遮罩
212‧‧‧閘極溝槽遮罩
214‧‧‧厚絕緣材料
Wmo‧‧‧閘極溝槽遮罩的開口寬度
Wt‧‧‧溝槽寬度
Claims (20)
- 一種在溝槽金氧半場效電晶體裝置中製備垂直閘極和閘極接點的方法，其特徵在於，包含以下步驟：a)在帶有主動單元的半導體基材表面上，形成一個硬遮罩層；b)在硬遮罩層上塗敷溝槽遮罩，其中溝槽遮罩在主動單元上定義出本體接點溝槽和閘極溝槽；c)在半導體基材中，按照第一預定深度，同時蝕刻本體接點溝槽和閘極溝槽；d)在硬遮罩層上方，塗敷第一閘極溝槽遮罩，閘極溝槽遮罩在本體接點溝槽處沒有開口，在閘極溝槽處有開口，其中開口寬度比對應溝槽的寬度更寬；e)在半導體基材中，按照第二預定深度，更深地蝕刻閘極溝槽，而不蝕刻本體接點溝槽；並且f)在閘極溝槽中形成導電材料，以便形成一個閘極。
- 如申請專利範圍第1項所述的方法，其特徵在於，在所述的步驟a)中的硬遮罩層為一個氧化物層。
- 如申請專利範圍第1項中所述的方法，其特徵在於，所述的半導體基材的蝕刻速度與硬遮罩層的蝕刻速度比，在30：1至40：1之間。
- 如申請專利範圍第1項所述的方法，其特徵在於，在所述的步驟e)之後，還包含，在閘極溝槽的底部形成一個厚底部絕緣層。
- 如申請專利範圍第1項所述的方法，其特徵在於，所述的步驟f)包含：在本體接點溝槽和閘極溝槽的底部，蝕刻圓孔；在本體接點溝槽和閘極溝槽的底部和側壁上，形成一個閘極絕緣層；用導電材料，至少部分填充本體接點溝槽和閘極溝槽；以及將導電材料回蝕至目標深度。
- 如申請專利範圍第5項所述的方法，其特徵在於，在所述步驟f)之後，還包含：在硬遮罩層上方，塗敷第二個閘極溝槽遮罩，並且閘極溝槽遮罩在閘極溝槽處帶有開口；通過開口，向閘極溝槽中的導電材料部分、以及未被導電材料覆蓋的部分閘極溝槽的側壁中，植入摻雜物；除去第二閘極溝槽遮罩；除去硬遮罩層；從本體接點溝槽、以及未用導電材料填充的部分閘極溝槽的側壁上，除去閘極絕緣材料；用絕緣材料填充本體接點溝槽和閘極溝槽；以及對絕緣材料進行回蝕，直至遇到半導體基材表面時停止。
- 如申請專利範圍第6項所述的方法，其特徵在於，所述的摻雜物是以一個斜角植入的。
- 如申請專利範圍第1項所述的方法，其特徵在於，還包含以下步驟： g)在半導體基材的一部分表面上，形成一個本體區；以及h)在主動單元中的本體區的一部分表面中，形成一個源極區。
- 如申請專利範圍第8項所述的方法，其特徵在於，所述的步驟g)包含：在半導體基材表面上沉積一個絕緣層墊；通過絕緣層墊，將摻雜物植入到表面中，以便在一部分半導體基材中形成一個本體區；以及將基材加熱至一定溫度，以便對摻雜物進行擴散。
- 如申請專利範圍第8項所述的方法，其特徵在於，還包含以下步驟：i)在主動單元上方形成一個金屬層，同源極和形成在本體接點溝槽中的本體接點形成電接觸。
- 如申請專利範圍第8項所述的方法，其特徵在於，還包含：在主動單元處的半導體基材表面上塗敷一個接觸遮罩，其中接觸遮罩在本體接點溝槽處有個開口，開口的寬度比本體接點溝槽的寬度更寬；在本體接點溝槽的底面附近的本體區表面處，植入摻雜物，形成本體接觸區；除去接觸光罩；在本體接點溝槽中沉積導電材料，並對導電材料進行回蝕；在主動單元處的半導體基材表面上沉積一個金屬層。
- 如申請專利範圍第1項所述的方法，其特徵在於，所述的閘極溝槽和本體接點溝槽被分隔開，間距小於0.3微米。
- 如申請專利範圍第1項所述的方法，其特徵在於，所述的基材包含一個閘極接收/接觸區，其中所述的溝槽遮罩還在閘極接收區中定義了一個閘極接點溝槽，其中，步驟c)包含將本體接點溝槽、閘極溝槽以及閘極接點溝槽，在半導體基材中，按照第一預定深度，同時蝕刻，其中，步驟d)包含在硬遮罩氧化層上方，塗敷一個第一閘極溝槽遮罩，閘極溝槽遮罩在閘極溝槽和閘極接點溝槽處均有開口，但在本體接點溝槽處沒有開口，其中在閘極溝槽和閘極接點溝槽處的開口寬度比相應的溝槽寬度更寬，其中，步驟e)包含在半導體基材中，按照第二預定深度，同時蝕刻閘極溝槽以及閘極接點溝槽，但不包含本體接點溝槽，其中，步驟f)包含在閘極溝槽和閘極接點溝槽中形成導電材料，以便分別形成閘極和閘極接點。
- 如申請專利範圍第13項所述的方法，其特徵在於，所述的步驟f)包含：在本體接點溝槽、閘極溝槽和閘極接點溝槽的底部，蝕刻圓孔；在本體接點溝槽、閘極溝槽和閘極接點溝槽的底部和側壁上，沉積一個閘極絕緣層，以便形成閘極絕緣體： 用導電材料，至少部分填充本體接點溝槽、閘極溝槽和閘極接點溝槽；以及將導電材料回蝕至目標深度。
- 如申請專利範圍第14項所述的方法，其特徵在於，在步驟f)之後，還包含：在硬遮罩層上方塗敷第二閘極溝槽遮罩，閘極溝槽遮罩在閘極溝槽和閘極接點溝槽處具有開口；通過開口，向閘極溝槽和閘極接點溝槽中的導電材料部分、以及未被導電材料覆蓋的部分閘極接點溝槽的側壁中，植入摻雜物；除去第二閘極溝槽遮罩；除去硬遮罩層；從本體接點溝槽、以及未用導電材料填充的部分閘極溝槽和閘極接點溝槽的側壁上，除去閘極絕緣材料；用絕緣材料填充本體接點溝槽和閘極溝槽；以及對絕緣材料進行回蝕，直至遇到半導體基材表面時停止。
- 如申請專利範圍第13項所述的方法，其特徵在於，還包含以下步驟：g)在半導體基材的一部分表面上，形成一個本體區；以及h)在主動單元中的本體區的一部分表面中，使用第一源區遮罩，形成一個源極區。
- 如申請專利範圍第16項所述的方法，其特徵在於，還包含以下步驟： i)在主動單元和閘極接收區上方形成一個金屬層，同閘極接點、源極和形成在本體接點溝槽中的本體接點形成電接觸。
- 如申請專利範圍第16項所述的方法，其特徵在於，還包含以下步驟：在半導體基材的表面上，沉積一個層間介電層；在閘極接收區中的層間介電層表面上，塗覆一個第二源區遮罩，第二源區遮罩在閘極接點溝槽處有一個開口，其中開口的寬度比閘極接點溝槽的寬度更窄；在主動單元區中，除去層間介電層，並在閘極接點溝槽處的開口位置，對層間介電層進行回蝕，直至到達半導體基材表面時為止；然後，除去第二源區遮罩。
- 如申請專利範圍第18項所述的方法，其特徵在於，還包含：在主動單元處的半導體基材表面上，以及閘極接收區的層間介電層表面上，塗覆接觸遮罩，其中接觸遮罩在本體接點溝槽處有多個開口，開口寬度比本體接點溝槽的寬度更寬，並且在閘極接點溝槽處有一個開口，開口寬度比閘極接點溝槽寬度更窄；除去在閘極接點溝槽處的開口下方的一部分絕緣層；在本體接點溝槽的底面附近的本體區表面處，植入摻雜物，形成一個或多個本體接觸區；除去接觸遮罩； 在本體接點溝槽中沉積導電材料，並對導電材料進行回蝕；在主動單元處的半導體基材表面上，以及閘極接收區層間介電層頂部，沉積一個金屬層；在金屬層上方塗覆一個金屬遮罩；在閘極接收區蝕刻金屬層；以及除去金屬遮罩。
- 如專利申請範圍第19項所述的方法，其特徵在於，所述的第一源區遮罩和第二源區遮罩的遮罩圖案相同。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/362,414 US7767526B1 (en) | 2009-01-29 | 2009-01-29 | High density trench MOSFET with single mask pre-defined gate and contact trenches |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201029058A TW201029058A (en) | 2010-08-01 |
| TWI446416B true TWI446416B (zh) | 2014-07-21 |
Family
ID=42354483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099102268A TWI446416B (zh) | 2009-01-29 | 2010-01-27 | 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7767526B1 (zh) |
| CN (1) | CN101859705B (zh) |
| TW (1) | TWI446416B (zh) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066303A (ja) * | 2009-09-18 | 2011-03-31 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8138605B2 (en) * | 2009-10-26 | 2012-03-20 | Alpha & Omega Semiconductor, Inc. | Multiple layer barrier metal for device component formed in contact trench |
| CN102005379B (zh) * | 2010-10-25 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 提高沟槽栅顶角栅氧可靠性的方法 |
| US8580667B2 (en) | 2010-12-14 | 2013-11-12 | Alpha And Omega Semiconductor Incorporated | Self aligned trench MOSFET with integrated diode |
| US8431470B2 (en) | 2011-04-04 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Approach to integrate Schottky in MOSFET |
| US8502302B2 (en) | 2011-05-02 | 2013-08-06 | Alpha And Omega Semiconductor Incorporated | Integrating Schottky diode into power MOSFET |
| US8507978B2 (en) | 2011-06-16 | 2013-08-13 | Alpha And Omega Semiconductor Incorporated | Split-gate structure in trench-based silicon carbide power device |
| CN102856210A (zh) * | 2012-08-23 | 2013-01-02 | 上海宏力半导体制造有限公司 | 半导体结构的形成方法以及vdmos晶体管的形成方法 |
| CN103000533B (zh) * | 2012-12-24 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 自对准超结功率晶体管的制作方法 |
| CN103199053B (zh) * | 2013-04-12 | 2015-08-19 | 矽力杰半导体技术(杭州)有限公司 | 沟槽的形成方法及半导体结构 |
| CN104299903B (zh) * | 2013-07-16 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mosfet的制造方法 |
| CN105405763B (zh) * | 2014-07-08 | 2018-12-28 | 北大方正集团有限公司 | 沟槽型超结功率器件的制造方法 |
| CN106158629B (zh) * | 2015-03-23 | 2019-03-19 | 北大方正集团有限公司 | Mosfet器件的制作方法 |
| CN104779166B (zh) * | 2015-04-04 | 2017-11-17 | 复旦大学 | 一种沟槽式分栅功率器件及其制造方法 |
| CN106257684A (zh) * | 2015-06-16 | 2016-12-28 | 北大方正集团有限公司 | Vdmos器件的制作方法及vdmos器件 |
| US10403712B2 (en) | 2016-06-02 | 2019-09-03 | Infineon Technologies Americas Corp. | Combined gate trench and contact etch process and related structure |
| US10056461B2 (en) | 2016-09-30 | 2018-08-21 | Alpha And Omega Semiconductor Incorporated | Composite masking self-aligned trench MOSFET |
| US9905675B1 (en) | 2016-12-22 | 2018-02-27 | Infineon Technologies Americas Corp. | Gate and field electrode trench formation process |
| CN108630540B (zh) | 2017-03-24 | 2021-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| US10777661B2 (en) | 2018-03-01 | 2020-09-15 | Ipower Semiconductor | Method of manufacturing shielded gate trench MOSFET devices |
| US11251297B2 (en) | 2018-03-01 | 2022-02-15 | Ipower Semiconductor | Shielded gate trench MOSFET devices |
| CN111727491B (zh) * | 2018-03-01 | 2022-06-07 | 艾鲍尔半导体 | 自对准沟槽mosfet的结构和方法 |
| KR102662233B1 (ko) | 2019-02-28 | 2024-05-02 | 삼성전자주식회사 | 이미지 센서 |
| US11469313B2 (en) | 2020-01-16 | 2022-10-11 | Ipower Semiconductor | Self-aligned trench MOSFET and IGBT structures and methods of fabrication |
| US11776994B2 (en) | 2021-02-16 | 2023-10-03 | Alpha And Omega Semiconductor International Lp | SiC MOSFET with reduced channel length and high Vth |
| CN113707549A (zh) * | 2021-08-18 | 2021-11-26 | 深圳市美浦森半导体有限公司 | 一种降低mosfet衬底电阻的制作方法及其器件 |
| CN114068328B (zh) * | 2021-11-25 | 2023-03-24 | 成都森未科技有限公司 | 一种自对准沟槽栅结构igbt的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004057791B4 (de) * | 2004-11-30 | 2018-12-13 | Infineon Technologies Ag | Trenchtransistor sowie Verfahren zu dessen Herstellung |
| US8362547B2 (en) * | 2005-02-11 | 2013-01-29 | Alpha & Omega Semiconductor Limited | MOS device with Schottky barrier controlling layer |
| US20060273380A1 (en) * | 2005-06-06 | 2006-12-07 | M-Mos Sdn.Bhd. | Source contact and metal scheme for high density trench MOSFET |
| US7449354B2 (en) * | 2006-01-05 | 2008-11-11 | Fairchild Semiconductor Corporation | Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch |
| KR100745917B1 (ko) * | 2006-01-23 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7902597B2 (en) * | 2006-03-22 | 2011-03-08 | Samsung Electronics Co., Ltd. | Transistors with laterally extended active regions and methods of fabricating same |
-
2009
- 2009-01-29 US US12/362,414 patent/US7767526B1/en not_active Expired - Fee Related
-
2010
- 2010-01-26 CN CN2010101133089A patent/CN101859705B/zh active Active
- 2010-01-27 TW TW099102268A patent/TWI446416B/zh active
- 2010-07-30 US US12/847,863 patent/US7879676B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20100190307A1 (en) | 2010-07-29 |
| US20100291744A1 (en) | 2010-11-18 |
| CN101859705A (zh) | 2010-10-13 |
| TW201029058A (en) | 2010-08-01 |
| US7767526B1 (en) | 2010-08-03 |
| CN101859705B (zh) | 2012-09-05 |
| US7879676B2 (en) | 2011-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446416B (zh) | 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體 | |
| US8785280B2 (en) | Super-self-aligned Trench-DMOS structure and method | |
| US7989887B2 (en) | Trench MOSFET with trenched floating gates as termination | |
| TWI683439B (zh) | 半導體基板中的半導體元件及其製備方法 | |
| TWI705503B (zh) | 半導體結構和半導體製造方法 | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| US8525255B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination | |
| US20090085107A1 (en) | Trench MOSFET with thick bottom oxide tub | |
| US7842574B2 (en) | Method of manufacturing a semiconductor power device | |
| JP2008098593A (ja) | 半導体装置及びその製造方法 | |
| JP2013120931A (ja) | 半導体装置の製造方法 | |
| KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
| US20140299932A1 (en) | Semiconductor Device Including a Gate Trench and a Source Trench | |
| US11588049B2 (en) | Semiconductor device and method for manufacturing same | |
| US7800170B1 (en) | Power MOSFET device with tungsten spacer in contact hole and method | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
| JP4622905B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| US8828822B2 (en) | Method for fabricating semiconductor device with reduced Miller capacitance | |
| TWI416726B (zh) | 接觸孔中具有鎢間隔層的功率mosfet裝置及其製造方法 | |
| EP4297096A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100968413B1 (ko) | 돌출형상의 채널구조를 갖는 반도체 소자 및 그 제조방법 | |
| TW202418592A (zh) | 半導體裝置及其形成方法 | |
| TWI388060B (zh) | 溝槽金氧半導體場效電晶體結構及其製程 |