CN101859705A - 具有单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管 - Google Patents
具有单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管 Download PDFInfo
- Publication number
- CN101859705A CN101859705A CN201010113308A CN201010113308A CN101859705A CN 101859705 A CN101859705 A CN 101859705A CN 201010113308 A CN201010113308 A CN 201010113308A CN 201010113308 A CN201010113308 A CN 201010113308A CN 101859705 A CN101859705 A CN 101859705A
- Authority
- CN
- China
- Prior art keywords
- gate
- body contact
- mask
- trench
- gate trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 45
- 239000004020 conductor Substances 0.000 claims description 40
- 239000010410 layer Substances 0.000 claims description 38
- 229910045601 alloy Inorganic materials 0.000 claims description 21
- 239000000956 alloy Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229910044991 metal oxide Inorganic materials 0.000 claims description 18
- 150000004706 metal oxides Chemical class 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 9
- 239000007943 implant Substances 0.000 claims description 9
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 11
- 238000005192 partition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
可通过单掩膜预定栅极沟槽和本体触点沟槽，形成沟槽栅极金属氧化物半导体场效应管器件。在半导体衬底表面上形成一个硬掩膜。在硬掩膜上涂覆一个沟槽掩膜，预定本体触点沟槽和栅极沟槽。在半导体衬底中，按照第一预定深度，同时刻蚀本体触点沟槽和栅极沟槽。然后在硬掩膜顶部涂覆一个栅极沟槽掩膜。栅极沟槽掩膜覆盖着本体触点沟槽，并在栅极沟槽处具有比这些沟槽还宽的开口。按照第二预定深度，刻蚀栅极沟槽，而非本体触点沟槽。在栅极沟槽中填充第一导电类型材料，以便形成一个栅极。在本体触点沟槽中填充第二导电类型材料，以便形成一个本体触点。本发明可仅使用单掩膜，而不使用复杂的多隔片。
Description
技术领域
本发明涉及高密度沟槽金属氧化物半导体器件，具体涉及一种带有单掩膜的金属氧化物半导体器件的栅极和触点沟槽的制作方法。
背景技术
目前，一个金属氧化物半导体晶体管包含一个沟槽栅极结构，在高压和低压转换应用方面，这种晶体管要比平面晶体管更有优势。金属氧化物半导体器件的沟槽栅极的典型结构是，沟槽从源极延伸至漏极，并带有侧壁和底板，每个侧壁和底板都铺有一层热生长的二氧化硅。并用掺杂的多晶硅填充此沟槽。沟槽栅极的结构使电流更加顺畅地通过，因此，导通电阻率更低。此外，从源极底部开始，穿过晶体管主体，一直延伸到下面的漏极，沟槽栅极可以使金属氧化物半导体沟道沿沟槽的垂直侧壁中的元件间距更小。因此沟道密度的增加，就降低了沟道对导通电阻的影响。
一个高密度沟槽金属氧化物半导体器件也包含一个连接源极和本体区的触点沟槽。制作高密度沟槽金属氧化物半导体器件的传统工艺，是使用两个独立的掩膜，制作栅极沟槽和触点沟槽。图1A和图1B为横截面视图，表示一个垂直金属氧化物半导体结构的栅极沟槽和触点沟槽的原有技术的制作过程。正如图1A所示，栅极沟槽掩膜102用于制作垂直栅极沟槽108。如图1B所示，在另一个工序中，栅极沟槽108形成之后，在同一个衬底106上，沟槽触点掩膜104用于制作触点沟槽110。尽管如此，由于高密度金属氧化物半导体器件的尺寸不断减小，这就需要很好地控制栅极沟槽和附近的触点沟槽之间的距离，因此，当使用两个掩膜102和104制作垂直金属氧化物半导体结构时，就会出现掩膜覆盖的问题。
为了解决这种掩膜覆盖的问题，目前已经提出了基于自校准技术的解决方案。但是，这些方案使用交替氧化物和氮化物闭锁平面或侧壁隔片的各种结构，建立与栅极沟槽自校准的触点沟槽，都很难实现。另外，隔片还存在均匀性的问题，其中在晶片中心的隔片可能会比在晶片边缘的隔片更厚或更薄。
发明内容
本发明提供一种单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管，可仅使用单掩膜，而不使用复杂的多隔片方法。
为实现上述目的，本发明提供一种在沟槽金属氧化物半导体场效应管器件中制备垂直栅极和栅极触点的方法，其特征在于，包含以下步骤：
a)在带有有源单元的半导体衬底表面上，形成一个硬掩膜层；
b)在硬掩膜层上涂敷沟槽掩膜，其中沟槽掩膜在有源单元上定义出本体触点沟槽和栅极沟槽；
c)在半导体衬底中，按照第一预定深度，同时刻蚀本体触点沟槽和栅极沟槽；
d)在硬掩膜层上方，涂敷第一栅极沟槽掩膜，栅极沟槽掩膜在本体触点沟槽处没有开口，在栅极沟槽处有开口，其中开口宽度比对应沟槽的宽度更宽。
e)在半导体衬底中，按照第二预定深度，更深地刻蚀栅极沟槽，而不刻蚀本体触点沟槽；并且
f)在栅极沟槽中形成导电材料，以便形成一个栅极。
在上述的步骤a)中的硬掩膜层为一个氧化物层。
上述的半导体衬底的刻蚀速度与硬掩膜层的刻蚀速度比，在30∶1至40∶1之间。
在上述的步骤e)之后，还包含，在栅极沟槽的底部形成一个厚底部绝缘层。上述的步骤f)包含：
在本体触点沟槽和栅极沟槽的底部，刻蚀圆孔；
在本体触点沟槽和栅极沟槽的底部和侧壁上，形成一个栅极绝缘层；
用导电材料，至少部分填充本体触点沟槽和栅极沟槽；以及
将导电材料回刻至目标深度。
在上述步骤f)之后，还包含：
在硬掩膜层上方，涂敷第二个栅极沟槽掩膜，并且栅极沟槽掩膜在栅极沟槽处带有开口；
通过开口，向栅极沟槽中的导电材料部分、以及未被导电材料覆盖的部分栅极沟槽的侧壁中，植入掺杂物；
除去第二栅极沟槽掩膜；
除去硬掩膜层；
从本体触点沟槽、以及未用导电材料填充的部分栅极沟槽的侧壁上，除去栅极绝缘材料；
用绝缘材料填充本体触点沟槽和栅极沟槽；以及
对绝缘材料进行回刻，直至遇到半导体衬底表面时停止。
上述的掺杂物是以一个斜角植入的。
上述的方法还包含以下步骤：
g)在半导体衬底的一部分表面上，形成一个本体区；以及
h)在有源单元中的本体区的一部分表面中，形成一个源极区。
上述的步骤g)包含：
在半导体衬底表面上沉积一个绝缘层垫；
通过绝缘层垫，将掺杂物植入到表面中，以便在一部分半导体衬底中形成一个本体区；以及
将衬底加热至一定温度，以便对掺杂物进行扩散。
上述的方法还包含以下步骤：
i)在有源区上方形成一个金属层，同源极和形成在本体触点沟槽中的本体触点形成电接触。
上述的方法还包含：
在有源单元处的半导体衬底表面上涂敷一个接触掩膜，其中接触掩膜在本体触点沟槽处有个开口，开口的宽度比本体触点沟槽的宽度更宽；
在本体触点沟槽的底面附近的本体区表面处，植入掺杂物，形成本体接触区；
除去接触光掩膜；
在本体触点沟槽中沉积导电材料，并对导电材料进行回刻；
在有源单元处的半导体衬底表面上沉积一个金属层。
上述的栅极沟槽和本体触点沟槽被分隔开，间距小于0.3微米。
上述的衬底包含一个栅极接收/接触区，其中所述的沟槽掩膜还在栅极接收区中定义了一个栅极触点沟槽，
其中，步骤c)包含将本体触点沟槽、栅极沟槽以及栅极触点沟槽，在半导体衬底中，按照第一预定深度，同时刻蚀，
其中，步骤d)包含在硬掩膜氧化层上方，涂敷一个第一栅极沟槽掩膜，栅极沟槽掩膜在栅极沟槽和栅极触点沟槽处均有开口，但在本体触点沟槽处没有开口，其中在栅极沟槽和栅极触点沟槽处的开口宽度比相应的沟槽宽度更宽，
其中，步骤e)包含在半导体衬底中，按照第二预定深度，同时刻蚀栅极沟槽以及栅极触点沟槽，但不包含本体触点沟槽，
其中，步骤f)包含在栅极沟槽和栅极触点沟槽中形成导电材料，以便分别形成栅极和栅极触点。
上述的步骤f)包含：
在本体触点沟槽、栅极沟槽和栅极触点沟槽的底部，刻蚀圆孔；
在本体触点沟槽、栅极沟槽和栅极触点沟槽的底部和侧壁上，沉积一个栅极绝缘层，以便形成栅极绝缘体；
用导电材料，至少部分填充本体触点沟槽、栅极沟槽和栅极触点沟槽；以及
将导电材料回刻至目标深度。
在上述步骤f)之后，还包含：
在硬掩膜层上方涂敷第二栅极沟槽掩膜，栅极沟槽掩膜在栅极沟槽和栅极触点沟槽处具有开口；
通过开口，向栅极沟槽和栅极触点沟槽中的导电材料部分、以及未被导电材料覆盖的部分栅极触点沟槽的侧壁中，植入掺杂物；
除去第二栅极沟槽掩膜；
除去硬掩膜层；
从本体触点沟槽、以及未用导电材料填充的部分栅极沟槽和栅极触点沟槽的侧壁上，除去栅极绝缘材料；
用绝缘材料填充本体触点沟槽和栅极沟槽；以及
对绝缘材料进行回刻，直至遇到半导体衬底表面时停止。
上述的方法还包含以下步骤：
g)在半导体衬底的一部分表面上，形成一个本体区；以及
h)在有源单元中的本体区的一部分表面中，使用第一源区掩膜，形成一个源极区。
上述的方法还包含以下步骤：
i)在有源区和栅极接收区上方形成一个金属层，同栅极触点、源极和形成在本体触点沟槽中的本体触点形成电接触。
上述的方法还包含以下步骤：
在半导体衬底的表面上，沉积一个层间绝缘层；
在栅极接收区中的层间绝缘层表面上，涂覆一个第二源区掩膜，第二源区掩膜在栅极触点沟槽处有一个开口，其中开口的宽度比栅极触点沟槽的宽度更窄；
在有源单元区中，除去层间绝缘层，并在栅极触点沟槽处的开口位置，对层间绝缘层进行回刻，直至到达半导体衬底表面时为止；然后，除去第二源区掩膜。
上述的方法还包含：
在有源单元处的半导体衬底表面上，以及栅极接收区的层间绝缘层表面上，涂覆接触掩膜，其中接触掩膜在本体触点沟槽处有多个开口，开口宽度比本体触点沟槽的宽度更宽，并且在栅极触点沟槽处有一个开口，开口宽度比栅极触点沟槽宽度更窄；
除去在栅极触点沟槽处的开口下方的一部分绝缘层；
在本体触点沟槽的底面附近的本体区表面处，植入掺杂物，形成一个或多个本体接触区；
除去接触掩膜；
在本体触点沟槽中沉积导电材料，并对导电材料进行回刻；
在有源单元处的半导体衬底表面上，以及栅极接收区层间绝缘层顶部，沉积一个金属层；
在金属层上方涂覆一个金属掩膜；
在栅极接收区刻蚀金属层；以及
除去金属掩膜。
上述的第一源区掩膜和第二源区掩膜的掩膜图案相同。
本发明单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管与现有的半导体场效应管相比，其优点在于，本发明中沟槽都在一个公共掩膜过程中校准，对于采用隔片自校准过程时，避免了沟槽间距在整个晶片上分布不均匀的固有问题；
本发明中栅极沟槽掩膜的开口宽度大于相应的沟槽宽度，且硬掩膜预定了所有沟槽位置，致栅极沟槽掩膜的校准预算范围相对较大，解决了原有技术中的覆盖问题；
本发明中掺杂物成斜角的掺杂植入到沟槽侧壁中，可以更加方便地控制沟槽阻抗和器件的阈值电压。
附图说明
图1A-1B为横截面视图，显示了根据在先技术进行的栅极沟槽和触点沟槽的制作过程；
图2A-2T为横截面视图，显示了根据本发明的一个实施例，高密度金属氧化物半导体场效应管器件的栅极沟槽和触点沟槽的制作过程。
具体实施方式
尽管以下说明包含多个具体细节内容以便解释说明，但本领域的任何一个技术人员都能理解，关于以下具体细节的诸多变化和改动都属于本发明的保护范围。因此，对本发明的以下典型实施例做出的解释说明，已囊括了所有重要内容，并不应据此局限本发明的范围。
本发明的一个实施例提出了一种使用单独的掩膜来定义栅极沟槽和触点沟槽的方法，而无需利用复杂的多隔片方法。图2A-2T表示一个根据本发明实施例的制作过程示例。
该过程使用半导体衬底202作为初始材料。将衬底202分成多个晶粒。如图2A所示，每个晶粒都含有一个有源单元区域201和在晶粒周围的栅极接收/接触区域203。一般来说，有源单元区域201含有多个结构相同或类似的单元(例如金属氧化物半导体场效应管)。作为举例，在有源区201中表示出了一个单元。这仅用于说明常用的制作过程，并不应据此局限本发明的任一实施例。
在半导体衬底202上方，形成一个由适当材料(例如氧化物)制成的硬掩膜204。硬掩膜204的厚度约为0.3微米。在硬掩膜204上形成带图案的背景沟槽光致抗蚀剂(图中没有表示出)，以便定义沟槽的图案。通过刻蚀除去在光致抗蚀剂中的开口中暴露于刻蚀剂的一部分硬掩膜204，然后刻蚀下层半导体衬底202的相应部分，刻蚀深度是预先定义的(例如图2中所示的为0.3微米)，就可以在有源单元区域201上形成本体触点沟槽206和栅极沟槽208，在栅极接收/接触区域203上形成栅极触点沟槽210。在刻蚀下层半导体衬底202的裸露部分时，可以除去光致抗蚀剂，也可以不除去光致抗蚀剂。第一次掩膜过程预定栅极沟槽、栅极触点沟槽和本体触点沟槽。由于沟槽206、208和210都在一个公共掩膜过程中校准，因此，对于采用隔片自校准过程时，出现的沟槽间距在整个晶片上分布不均匀的固有问题就可以避免了。
如图2C所示，栅极沟槽掩膜212，例如一个抗蚀剂(光致抗蚀剂)的图案层等，可以在硬掩膜204的上方沉积并形成图案。在栅极沟槽208处，栅极沟槽掩膜212含有多个开口，栅极触点沟槽210的开口要比沟槽208和210的尺寸还大。栅极沟槽掩膜212的剩余部分，覆盖在本体触点沟槽206上，以便在随后的刻蚀过程中保护本体触点沟槽206。如图2D所示，沟槽208和210同时深入刻蚀进入半导体衬底202中，刻蚀深度为第二预设深度。由于栅极沟槽掩膜212的开口宽度wmo，大于相应的沟槽宽度wt，并且硬掩膜204已经预定了所有沟槽位置，因此栅极沟槽掩膜212的校准预算范围相对较大。在先技术中遇到的覆盖问题也就因此更加容易解决。由于在硬掩膜204刻蚀过程中，沟槽208和210的边缘都被保护起来了，因此开口可以很宽。一般来说，只要掩膜开口不会使本体触点沟槽206暴露于不必要的刻蚀，那么开口就可以达到所需的宽度。
对于具有单掩膜的晶粒需要更高封装密度的沟槽栅极MOSFET来说，同时制造栅极沟槽和本体触点沟槽的能力，以及形成带有第二掩膜、并具有宽松的校准公差的栅极沟槽的能力，特别有利于使晶片上沟槽间距的变得均匀一致，以便在有源区201中，获得稳定一致的阈值电压等器件性能。例如，当本体触点沟槽206和栅极沟槽208之间的间距S小于0.3微米(比如0.25微米或更小)时，对于它们之间的间距控制就变得及其重要了。
仅为举例，并不应作为局限，沟槽208和210可以刻蚀出一个充足的锥角(例如87度)，以便于在沟槽中回填栅极材料(比如缝隙填充多晶硅)。最好选择以低于半导体衬底202的刻蚀速度刻蚀硬掩膜204。仅为举例，并不应作为局限，刻蚀衬底应优选衬底相对与硬掩膜204的刻蚀选择性在30∶1和40∶1之间。由于栅极沟槽掩膜212覆盖着本体触点沟槽206，这就保护这些沟槽不会在刻蚀过程中变得更深。由于硬掩膜的刻蚀速度低于衬底202，因此刻蚀加深了沟槽208和210，但受硬掩膜204的保护，沟槽的边缘并没有受到影响。刻蚀后，可以选择在沟槽208和210的底部，形成一层厚绝缘材料(比如氧化物)214，以便为栅极形成厚底部氧化物。
如图2E所示，除去栅极沟槽掩膜212。可以使用一独特硅圆孔刻蚀(例如，各向同性的硅刻蚀)，将沟槽底部的拐角倒为圆角，以便使沟槽底部在横向和纵向上延伸。形成一层栅极绝缘材料216，例如通过氧化反应，在标准牺牲氧化物生长和刻蚀循环后，在沟槽208和210的侧壁和底部上形成栅极氧化层。
如图2F所示，沉积导电材料218(例如原位掺杂的或无掺杂的多晶硅)，填充在沟槽208和210中。导电材料218的厚度要能够完全填充全部沟槽，例如在一个设计中厚度为1.2微米、在另一个设计中厚度为0.8微米。然后在半导体衬底202的表面或表面下方，将导电材料218回刻至上述目标深度的其中之一。如图2G所示，在半导体衬底表面下方，将导电层218回刻，在栅极沟槽中形成栅极209，在栅极触点沟槽中形成栅极触点211。在某些情况下，可使用两种或多种导电材料制作这些触点。如图2H所示，栅极沟槽掩膜220，例如光致抗蚀剂，在硬掩膜204上方沉积并形成图案。栅极沟槽掩膜220，在栅极沟槽208和栅极触点沟槽210处带有开口。形成栅极209和栅极触点211，以及沟槽208和210没有被导电材料218覆盖的部分侧壁的导电材料218，可以植入合适的掺杂材料222，例如砷、磷或硼等。可以垂直或与衬底表面成一定斜角(比如85度)植入掺杂物222，使掺杂物植入到沟槽208和210侧壁中。成斜角的掺杂植入到沟槽侧壁中，可以更加方便地控制沟道阻抗和器件的阈值电压。
如图2I所示，除去栅极沟槽掩膜220和硬掩膜204。可以通过干刻蚀或湿浸蘸等方法除去硬掩膜204。栅极绝缘层216没有被覆盖的部分也被除去。如图2J所示，绝缘层224形成在半导体衬底202上面，导电材料形成栅极209和栅极触点211。仅为举例，并不应作为局限，绝缘层224可以利用化学气相沉积(CVD)沉积一层氧化物。如图2K所示，在半导体衬底202表面的绝缘层垫224可以通过回刻达到所需的深度。也可选择通过化学机械抛光(CMP)除去绝缘层224。
在结构顶部，生长或沉积一层厚度约为
的绝缘层垫226，用于离子植入。在绝缘层垫226上使用本体光掩膜(图中没有表示出)，用于本体植入。然后将掺杂物植入到半导体衬底202的顶部中，加热激活掺杂原子，并驱使掺杂物扩散，在衬底202(如图2L)中形成本体区227(例如本体区为p-型或n-型，取决于植入掺杂物的类型)。经过热处理之后，掺杂物就会成为所需的p/n结J，如图中短划线所示。
在绝缘层垫226上，使用一个带有栅极接触开口231的源极掩膜228。源极掩膜228只覆盖了栅极接收/接触区203，而没有覆盖有源单元201，以便源极植入。然后，通过绝缘层垫226的裸露部分，进行标准的源极掺杂植入，通过扩散过程在有源单元201中形成源极区229，如图2M所示。这些工序同现在标准的沟槽金属氧化物半导体场效应管制作工序大致相同。
如图2N所示，除去源极掩膜228。层间绝缘(ILD)层230沉积在半导体衬底202的表面上。层间绝缘(ILD)层230的厚度约为0.2微米。可以将二氧化硅材料、原硅酸四乙酯(TEOS)、磷硅酸盐(PSG)、含有硼酸的硅玻璃(BPSG)或以上物质的任意组合，通过低温氧化法，形成层间绝缘(ILD)层230。
如图2O所示，在栅极触点211上方带有栅极接触开口233的第二源极掩膜232，用在栅极接收/接触区203上方，有源单元201裸露在外。掩膜232的图案与源极掩膜228的图案相同。作为示例，可以使用光掩膜等公共掩膜，形成两个掩膜228和232的图案。然后在后续的刻蚀过程中，从有源单元201和开口233下方，除去层间绝缘(ILD)层230。如图2P所示，之后再除去掩膜232。
如图2Q所示，在有源单元201和栅极接收/接触区203上方使用接触光掩膜236。接触光掩膜236含有多个比本体触点沟槽206更宽的开口235，以及一个比栅极触点211更窄的开口237。接触掩膜236覆盖着栅极209，以便在后续的刻蚀过程中，保护栅极209。对绝缘材料224进行回刻，当刻蚀到半导体衬底202的表面时，停止刻蚀。可以通过接触植入和扩散的标准过程，在触点沟槽206的底部附近，形成接触区234，如图2Q所示。部分源极区域229也可以进行接触植入。但是，由于源极区229掺杂较重(例如有时掺杂浓度高出2-3个数量级)，因此本体接触植入并不影响源极区229的掺杂。
如图2R所示，剥去接触光掩膜236。也可选择，轻微刻蚀半导体衬底202的顶面，以消除掺杂感应带来的损害。然后通过轻微刻蚀，除去残留在源极区229顶部、本体触点沟槽206中以及在栅极触点211上的开口237下方的绝缘材料。大面积沉积钛(Ti)和氮化钛(TiN)，然后通过硅化反应，形成硅化钛(TiSix)层238，如图2S所示。钨(W)等导电材料239均厚沉积在沟槽206和210中，然后通过回刻，形成导电插头。最终一个金属层240(例如A1Cu等)大面积沉积在有源单元201和栅极接收/接触区203上方，并形成图案。在有源单元201中，金属层240接触源极和本体。
如图2T所示，金属光掩膜(图中没有表示出)可用于形成金属层240的图案。刻蚀后，可以剥去光致抗蚀剂。
尽管上述内容是对本发明的较佳实施例的完整说明，但仍可能会有许多同等内容的各种的变化、修正。因此，本发明的范围不应由上述说明决定，相反，应该由所附的权利要求书，及其同等内容的全部范围来决定。任何无论是否最佳的特点，都可以与任何其他无论是否最佳的特点相结合。在以下的权利要求书中，除非特别说明，否则不定冠词“一个”或“一种”都指下文中的一个或多个项目。除非在一个特定的权利要求中，用“意思是”明确指出该限制，否则所附的权利要求书不应认为仅包含意加功能的限制。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (20)
1.一种在沟槽金属氧化物半导体场效应管器件中制备垂直栅极和栅极触点的方法，其特征在于，包含以下步骤：
a)在带有有源单元的半导体衬底表面上，形成一个硬掩膜层；
b)在硬掩膜层上涂敷沟槽掩膜，其中沟槽掩膜在有源单元上定义出本体触点沟槽和栅极沟槽；
c)在半导体衬底中，按照第一预定深度，同时刻蚀本体触点沟槽和栅极沟槽；
d)在硬掩膜层上方，涂敷第一栅极沟槽掩膜，栅极沟槽掩膜在本体触点沟槽处没有开口，在栅极沟槽处有开口，其中开口宽度比对应沟槽的宽度更宽。
e)在半导体衬底中，按照第二预定深度，更深地刻蚀栅极沟槽，而不刻蚀本体触点沟槽；并且
f)在栅极沟槽中形成导电材料，以便形成一个栅极。
2.如权利要求1中所述的方法，其特征在于，在所述的步骤a)中的硬掩膜层为一个氧化物层。
3.如权利要求1中所述的方法，其特征在于，所述的半导体衬底的刻蚀速度与硬掩膜层的刻蚀速度比，在30∶1至40∶1之间。
4.如权利要求1中所述的方法，其特征在于，在所述的步骤e)之后，还包含，在栅极沟槽的底部形成一个厚底部绝缘层。
5.如权利要求1中所述的方法，其特征在于，所述的步骤f)包含：
在本体触点沟槽和栅极沟槽的底部，刻蚀圆孔；
在本体触点沟槽和栅极沟槽的底部和侧壁上，形成一个栅极绝缘层；
用导电材料，至少部分填充本体触点沟槽和栅极沟槽；以及
将导电材料回刻至目标深度。
6.如权利要求5中所述的方法，其特征在于，在所述步骤f)之后，还包含：
在硬掩膜层上方，涂敷第二个栅极沟槽掩膜，并且栅极沟槽掩膜在栅极沟槽处带有开口；
通过开口，向栅极沟槽中的导电材料部分、以及未被导电材料覆盖的部分栅极沟槽的侧壁中，植入掺杂物；
除去第二栅极沟槽掩膜；
除去硬掩膜层；
从本体触点沟槽、以及未用导电材料填充的部分栅极沟槽的侧壁上，除去栅极绝缘材料；
用绝缘材料填充本体触点沟槽和栅极沟槽；以及
对绝缘材料进行回刻，直至遇到半导体衬底表面时停止。
7.如权利要求6中所述的方法，其特征在于，所述的掺杂物是以一个斜角植入的。
8.如权利要求1中所述的方法，其特征在于，还包含以下步骤：
g)在半导体衬底的一部分表面上，形成一个本体区；以及
h)在有源单元中的本体区的一部分表面中，形成一个源极区。
9.如权利要求8中所述的方法，其特征在于，所述的步骤g)包含：
在半导体衬底表面上沉积一个绝缘层垫；
通过绝缘层垫，将掺杂物植入到表面中，以便在一部分半导体衬底中形成一个本体区；以及
将衬底加热至一定温度，以便对掺杂物进行扩散。
10.如权利要求8中所述的方法，其特征在于，还包含以下步骤：
i)在有源区上方形成一个金属层，同源极和形成在本体触点沟槽中的本体触点形成电接触。
11.如权利要求8中所述的方法，其特征在于，还包含：
在有源单元处的半导体衬底表面上涂敷一个接触掩膜，其中接触掩膜在本体触点沟槽处有个开口，开口的宽度比本体触点沟槽的宽度更宽；
在本体触点沟槽的底面附近的本体区表面处，植入掺杂物，形成本体接触区；
除去接触光掩膜；
在本体触点沟槽中沉积导电材料，并对导电材料进行回刻；
在有源单元处的半导体衬底表面上沉积一个金属层。
12.如权利要求1中所述的方法，其特征在于，所述的栅极沟槽和本体触点沟槽被分隔开，间距小于0.3微米。
13.如权利要求1中所述的方法，其特征在于，所述的衬底包含一个栅极接收/接触区，其中所述的沟槽掩膜还在栅极接收区中定义了一个栅极触点沟槽，
其中，步骤c)包含将本体触点沟槽、栅极沟槽以及栅极触点沟槽，在半导体衬底中，按照第一预定深度，同时刻蚀，
其中，步骤d)包含在硬掩膜氧化层上方，涂敷一个第一栅极沟槽掩膜，栅极沟槽掩膜在栅极沟槽和栅极触点沟槽处均有开口，但在本体触点沟槽处没有开口，其中在栅极沟槽和栅极触点沟槽处的开口宽度比相应的沟槽宽度更宽，
其中，步骤e)包含在半导体衬底中，按照第二预定深度，同时刻蚀栅极沟槽以及栅极触点沟槽，但不包含本体触点沟槽，
其中，步骤f)包含在栅极沟槽和栅极触点沟槽中形成导电材料，以便分别形成栅极和栅极触点。
14.如权利要求13中所述的方法，其特征在于，所述的步骤f)包含：
在本体触点沟槽、栅极沟槽和栅极触点沟槽的底部，刻蚀圆孔；
在本体触点沟槽、栅极沟槽和栅极触点沟槽的底部和侧壁上，沉积一个栅极绝缘层，以便形成栅极绝缘体；
用导电材料，至少部分填充本体触点沟槽、栅极沟槽和栅极触点沟槽；以及
将导电材料回刻至目标深度。
15.如权利要求14中所述的方法，其特征在于，在步骤f)之后，还包含：
在硬掩膜层上方涂敷第二栅极沟槽掩膜，栅极沟槽掩膜在栅极沟槽和栅极触点沟槽处具有开口；
通过开口，向栅极沟槽和栅极触点沟槽中的导电材料部分、以及未被导电材料覆盖的部分栅极触点沟槽的侧壁中，植入掺杂物；
除去第二栅极沟槽掩膜；
除去硬掩膜层；
从本体触点沟槽、以及未用导电材料填充的部分栅极沟槽和栅极触点沟槽的侧壁上，除去栅极绝缘材料；
用绝缘材料填充本体触点沟槽和栅极沟槽；以及
对绝缘材料进行回刻，直至遇到半导体衬底表面时停止。
16.如权利要求13中所述的方法，其特征在于，还包含以下步骤：
g)在半导体衬底的一部分表面上，形成一个本体区；以及
h)在有源单元中的本体区的一部分表面中，使用第一源区掩膜，形成一个源极区。
17.如权利要求16中所述的方法，其特征在于，还包含以下步骤：
i)在有源区和栅极接收区上方形成一个金属层，同栅极触点、源极和形成在本体触点沟槽中的本体触点形成电接触。
18.如权利要求16中所述的方法，其特征在于，还包含以下步骤：
在半导体衬底的表面上，沉积一个层间绝缘层；
在栅极接收区中的层间绝缘层表面上，涂覆一个第二源区掩膜，第二源区掩膜在栅极触点沟槽处有一个开口，其中开口的宽度比栅极触点沟槽的宽度更窄；
在有源单元区中，除去层间绝缘层，并在栅极触点沟槽处的开口位置，对层间绝缘层进行回刻，直至到达半导体衬底表面时为止；然后，除去第二源区掩膜。
19.如权利要求18中所述的方法，其特征在于，还包含：
在有源单元处的半导体衬底表面上，以及栅极接收区的层间绝缘层表面上，涂覆接触掩膜，其中接触掩膜在本体触点沟槽处有多个开口，开口宽度比本体触点沟槽的宽度更宽，并且在栅极触点沟槽处有一个开口，开口宽度比栅极触点沟槽宽度更窄；
除去在栅极触点沟槽处的开口下方的一部分绝缘层；
在本体触点沟槽的底面附近的本体区表面处，植入掺杂物，形成一个或多个本体接触区；
除去接触掩膜；
在本体触点沟槽中沉积导电材料，并对导电材料进行回刻；
在有源单元处的半导体衬底表面上，以及栅极接收区层间绝缘层顶部，沉积一个金属层；
在金属层上方涂覆一个金属掩膜；
在栅极接收区刻蚀金属层；以及
除去金属掩膜。
20.如权利要求19中所述的方法，其特征在于，所述的第一源区掩膜和第二源区掩膜的掩膜图案相同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/362,414 | 2009-01-29 | ||
| US12/362,414 US7767526B1 (en) | 2009-01-29 | 2009-01-29 | High density trench MOSFET with single mask pre-defined gate and contact trenches |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101859705A true CN101859705A (zh) | 2010-10-13 |
| CN101859705B CN101859705B (zh) | 2012-09-05 |
Family
ID=42354483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101133089A Active CN101859705B (zh) | 2009-01-29 | 2010-01-26 | 具有单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7767526B1 (zh) |
| CN (1) | CN101859705B (zh) |
| TW (1) | TWI446416B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005379A (zh) * | 2010-10-25 | 2011-04-06 | 上海宏力半导体制造有限公司 | 提高沟槽栅顶角栅氧可靠性的方法 |
| CN102856210A (zh) * | 2012-08-23 | 2013-01-02 | 上海宏力半导体制造有限公司 | 半导体结构的形成方法以及vdmos晶体管的形成方法 |
| CN103000533A (zh) * | 2012-12-24 | 2013-03-27 | 上海宏力半导体制造有限公司 | 自对准超结功率晶体管的制作方法 |
| CN104779166A (zh) * | 2015-04-04 | 2015-07-15 | 复旦大学 | 一种沟槽式分栅功率器件及其制造方法 |
| CN106158629A (zh) * | 2015-03-23 | 2016-11-23 | 北大方正集团有限公司 | Mosfet器件的制作方法 |
| CN106257684A (zh) * | 2015-06-16 | 2016-12-28 | 北大方正集团有限公司 | Vdmos器件的制作方法及vdmos器件 |
| CN114068328A (zh) * | 2021-11-25 | 2022-02-18 | 成都森未科技有限公司 | 一种自对准沟槽栅结构igbt的制备方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066303A (ja) * | 2009-09-18 | 2011-03-31 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8138605B2 (en) * | 2009-10-26 | 2012-03-20 | Alpha & Omega Semiconductor, Inc. | Multiple layer barrier metal for device component formed in contact trench |
| US8580667B2 (en) | 2010-12-14 | 2013-11-12 | Alpha And Omega Semiconductor Incorporated | Self aligned trench MOSFET with integrated diode |
| US8431470B2 (en) | 2011-04-04 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Approach to integrate Schottky in MOSFET |
| US8502302B2 (en) | 2011-05-02 | 2013-08-06 | Alpha And Omega Semiconductor Incorporated | Integrating Schottky diode into power MOSFET |
| US8507978B2 (en) | 2011-06-16 | 2013-08-13 | Alpha And Omega Semiconductor Incorporated | Split-gate structure in trench-based silicon carbide power device |
| CN103199053B (zh) * | 2013-04-12 | 2015-08-19 | 矽力杰半导体技术(杭州)有限公司 | 沟槽的形成方法及半导体结构 |
| CN104299903B (zh) * | 2013-07-16 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mosfet的制造方法 |
| CN105405763B (zh) * | 2014-07-08 | 2018-12-28 | 北大方正集团有限公司 | 沟槽型超结功率器件的制造方法 |
| US10403712B2 (en) * | 2016-06-02 | 2019-09-03 | Infineon Technologies Americas Corp. | Combined gate trench and contact etch process and related structure |
| US10056461B2 (en) | 2016-09-30 | 2018-08-21 | Alpha And Omega Semiconductor Incorporated | Composite masking self-aligned trench MOSFET |
| US9905675B1 (en) | 2016-12-22 | 2018-02-27 | Infineon Technologies Americas Corp. | Gate and field electrode trench formation process |
| CN108630540B (zh) | 2017-03-24 | 2021-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| US10777661B2 (en) | 2018-03-01 | 2020-09-15 | Ipower Semiconductor | Method of manufacturing shielded gate trench MOSFET devices |
| WO2019169361A1 (en) * | 2018-03-01 | 2019-09-06 | Hamza Yilmaz | Self-aligned trench mosfet structures and methods |
| US11251297B2 (en) | 2018-03-01 | 2022-02-15 | Ipower Semiconductor | Shielded gate trench MOSFET devices |
| KR102662233B1 (ko) | 2019-02-28 | 2024-05-02 | 삼성전자주식회사 | 이미지 센서 |
| US11469313B2 (en) | 2020-01-16 | 2022-10-11 | Ipower Semiconductor | Self-aligned trench MOSFET and IGBT structures and methods of fabrication |
| US11776994B2 (en) | 2021-02-16 | 2023-10-03 | Alpha And Omega Semiconductor International Lp | SiC MOSFET with reduced channel length and high Vth |
| CN113707549A (zh) * | 2021-08-18 | 2021-11-26 | 深圳市美浦森半导体有限公司 | 一种降低mosfet衬底电阻的制作方法及其器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004057791B4 (de) * | 2004-11-30 | 2018-12-13 | Infineon Technologies Ag | Trenchtransistor sowie Verfahren zu dessen Herstellung |
| US8362547B2 (en) * | 2005-02-11 | 2013-01-29 | Alpha & Omega Semiconductor Limited | MOS device with Schottky barrier controlling layer |
| US20060273380A1 (en) * | 2005-06-06 | 2006-12-07 | M-Mos Sdn.Bhd. | Source contact and metal scheme for high density trench MOSFET |
| US7449354B2 (en) * | 2006-01-05 | 2008-11-11 | Fairchild Semiconductor Corporation | Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch |
| KR100745917B1 (ko) * | 2006-01-23 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7902597B2 (en) * | 2006-03-22 | 2011-03-08 | Samsung Electronics Co., Ltd. | Transistors with laterally extended active regions and methods of fabricating same |
-
2009
- 2009-01-29 US US12/362,414 patent/US7767526B1/en not_active Expired - Fee Related
-
2010
- 2010-01-26 CN CN2010101133089A patent/CN101859705B/zh active Active
- 2010-01-27 TW TW099102268A patent/TWI446416B/zh active
- 2010-07-30 US US12/847,863 patent/US7879676B2/en active Active
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005379A (zh) * | 2010-10-25 | 2011-04-06 | 上海宏力半导体制造有限公司 | 提高沟槽栅顶角栅氧可靠性的方法 |
| CN102005379B (zh) * | 2010-10-25 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 提高沟槽栅顶角栅氧可靠性的方法 |
| CN102856210A (zh) * | 2012-08-23 | 2013-01-02 | 上海宏力半导体制造有限公司 | 半导体结构的形成方法以及vdmos晶体管的形成方法 |
| CN103000533A (zh) * | 2012-12-24 | 2013-03-27 | 上海宏力半导体制造有限公司 | 自对准超结功率晶体管的制作方法 |
| CN103000533B (zh) * | 2012-12-24 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 自对准超结功率晶体管的制作方法 |
| CN106158629A (zh) * | 2015-03-23 | 2016-11-23 | 北大方正集团有限公司 | Mosfet器件的制作方法 |
| CN106158629B (zh) * | 2015-03-23 | 2019-03-19 | 北大方正集团有限公司 | Mosfet器件的制作方法 |
| CN104779166A (zh) * | 2015-04-04 | 2015-07-15 | 复旦大学 | 一种沟槽式分栅功率器件及其制造方法 |
| CN104779166B (zh) * | 2015-04-04 | 2017-11-17 | 复旦大学 | 一种沟槽式分栅功率器件及其制造方法 |
| CN106257684A (zh) * | 2015-06-16 | 2016-12-28 | 北大方正集团有限公司 | Vdmos器件的制作方法及vdmos器件 |
| CN114068328A (zh) * | 2021-11-25 | 2022-02-18 | 成都森未科技有限公司 | 一种自对准沟槽栅结构igbt的制备方法 |
| CN114068328B (zh) * | 2021-11-25 | 2023-03-24 | 成都森未科技有限公司 | 一种自对准沟槽栅结构igbt的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100291744A1 (en) | 2010-11-18 |
| US7879676B2 (en) | 2011-02-01 |
| US7767526B1 (en) | 2010-08-03 |
| US20100190307A1 (en) | 2010-07-29 |
| CN101859705B (zh) | 2012-09-05 |
| TW201029058A (en) | 2010-08-01 |
| TWI446416B (zh) | 2014-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101859705B (zh) | 具有单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管 | |
| US7842574B2 (en) | Method of manufacturing a semiconductor power device | |
| US10957647B2 (en) | Integrated circuit devices including a boron-containing insulating pattern | |
| US8884366B2 (en) | Semiconductor device with buried bit lines | |
| KR101116357B1 (ko) | 반도체장치의 수직셀의 접합 형성 방법 | |
| KR20110060751A (ko) | 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법 | |
| US10163678B2 (en) | Sinker with a reduced width | |
| CN101335244A (zh) | 制造半导体器件的方法 | |
| CN103681675A (zh) | 半导体器件及其制造方法 | |
| KR100920045B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US7800170B1 (en) | Power MOSFET device with tungsten spacer in contact hole and method | |
| US9337292B1 (en) | Very high aspect ratio contact | |
| US7851329B2 (en) | Semiconductor device having EDMOS transistor and method for manufacturing the same | |
| US20120108034A1 (en) | Substrate Structure Having Buried Wiring And Method For Manufacturing The Same, And Semiconductor Device And Method For Manufacturing The Same Using The Substrate Structure | |
| CN103633144B (zh) | 半导体器件及其制造方法 | |
| KR20000076942A (ko) | 반도체 구조 및 그 제조 방법 | |
| JP2014508408A (ja) | 半導体装置及び関連する製造方法 | |
| JP5646116B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| US11949009B2 (en) | Semiconductor die and method of manufacturing the same | |
| US12057396B2 (en) | Semiconductor device having an air gap between a contact pad and a sidewall of contact hole | |
| TWI416726B (zh) | 接觸孔中具有鎢間隔層的功率mosfet裝置及其製造方法 | |
| JP6405026B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP5869079B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| CN115064499A (zh) | 半导体结构、存储结构及其制备方法 | |
| JP2017135428A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The United States of California Sunnyvale mercury Street No. 495 Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd. Address before: The United States of California Sunnyvale mercury Street No. 495 Patentee before: Alpha and Omega Semiconductor Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20160901 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton Church 2 Cola Lunden House Street Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. Effective date of registration: 20160901 Address after: Bermuda Hamilton Church 2 Cola Lunden House Street Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd. Address before: The United States of California Sunnyvale mercury Street No. 495 Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20180211 Address after: The British West Indies Dakaiman Cayman Island KY1-1107 No. 122 Marie street, and the wind floor 709 mailbox Patentee after: Alpha and Omega Semiconductor (Cayman) Ltd. Address before: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee before: Chongqing Wanguo Semiconductor Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |