CN104779166A - 一种沟槽式分栅功率器件及其制造方法 - Google Patents
一种沟槽式分栅功率器件及其制造方法 Download PDFInfo
- Publication number
- CN104779166A CN104779166A CN201510156930.0A CN201510156930A CN104779166A CN 104779166 A CN104779166 A CN 104779166A CN 201510156930 A CN201510156930 A CN 201510156930A CN 104779166 A CN104779166 A CN 104779166A
- Authority
- CN
- China
- Prior art keywords
- control gate
- grid
- layer
- point
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 230000001413 cellular effect Effects 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 83
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体涉及一种沟槽式分栅功率器件及其制造方法。本发明的沟槽式分栅功率器件的制造方法，是先进行控制栅凹槽和控制栅的刻蚀，再利用自对准的方式刻蚀衬底外延层以形成分栅凹槽，然后再在分栅凹槽内形成分栅。本发明方法，控制栅凹槽和分栅沟槽的图形使用同一块掩模版，采用自对准工艺刻蚀分栅凹槽，可以降低器件加工的复杂度；可以减小控制栅与漏区之间的寄生电容，降低器件的动态功耗并提高开关速度；可以减少分栅凹槽所占的截面面积，降低芯片的导通电阻。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种半导体功率器件及其制造方法。
背景技术
随着微电子技术的不断发展，半导体功率器件以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。现在的半导体功率器件主要有平面型功率器件和沟槽式功率器件等类型。
沟槽式功率器件因为采用了垂直的沟道，沟道的侧壁可以制作控制栅，其所占用面积比平面型功率器件小，可以进一步提高器件的面积，并有效减少导通电阻、降低驱动电压，因此沟槽式功率器件成为追求超低通态漏源电阻性能的优选结构。但是沟槽式功率器件的缺点是其栅极和漏极的重合面积比较大，导致栅极寄生电容增大，这使得沟槽式功率器件在导通和关闭时的功耗上升。为了降低沟槽式功率器件栅极与漏极之间的寄生电容，专利号为6,882,004 B2的美国专利提出了一种沟槽式分栅功率器件的制造方法，其工艺过程为：
首先，如图1a所示，在半导体衬底101内形成器件的凹槽区域103，接着在凹槽区域103内形成场氧化层104，场氧化层104比如为二氧化硅。再淀积氮化硅105作为填充介质，并对氮化硅105进行刻蚀，使得氮化硅105的表面低于半导体衬底101的硅层102的表面。然后对场氧化层104进行刻蚀。
接下来，如图1b所示，在暴露的凹槽区域103的表面形成栅氧化层106，栅氧化层106比如为氧化硅。接着，在凹槽区域103内填充多晶硅材料107，并对多晶硅材料107进行回刻。然后，对栅氧化层106进行刻蚀。
接下来，如图1c所示，剥除剩余的氮化硅105，然后形成一层绝缘氧化物108，绝缘氧化物108覆盖栅氧化层106和场氧化层104。
接下来，如图1d所示，淀积一层多晶硅材料109，然后对多晶硅材料109和绝缘氧化物108进行刻蚀,然后再进行多晶硅材料110的淀积和刻蚀。
最后，形成器件的源区，并形成金属接触和钝化结构，该工艺是业界所熟知的。
美国专利6,882,004 B2中提出的沟槽式分栅功率器件可以使得栅极与漏极之间的寄生电容得到降低。但是其制造工艺过程复杂，而且分栅凹槽所占的截面面积较大，增加了器件的导通电阻和功耗。
发明内容
有鉴于此，本发明的目的在于提出一种沟槽式分栅功率器件的制造方法及沟槽式分栅功率器件，以降低沟槽式分栅功率器件的制造工艺，并降低沟槽式功率器件的导通电阻和功耗。
为达到本发明的上述目的，本发明提出了一种沟槽式功率器件的制造方法，包括：
步骤一：在第一种掺杂类型的漏区之上形成第一种掺杂类型的衬底外延层，之后在所述衬底外延层之上形成硬掩膜层；
步骤二：进行第一道光刻工艺，之后进行刻蚀并在所述衬底外延层内形成控制栅凹槽，所述控制栅凹槽包括三部分：芯片中心区控制栅及分栅部分、芯片边缘区控制栅接触部分和芯片边缘区分栅接触部分，所述芯片边缘区控制栅接触部分和所述芯片边缘区分栅接触部分的凹槽宽度大于所述芯片中心区控制栅及分栅部分的凹槽宽度，所述芯片边缘区控制栅接触部分的凹槽长度小于所述芯片边缘区分栅接触部分的凹槽长度；
步骤三：覆盖所述控制栅凹槽的表面依次形成第一层绝缘薄膜和第一层导电薄膜并对所述第一层导电薄膜和所述第一层绝缘薄膜进行刻蚀，在所述控制栅凹槽的两侧形成控制栅；
步骤四：淀积第二层绝缘薄膜并对所述第二层绝缘膜进行刻蚀，形成覆盖所述控制栅的绝缘薄膜侧墙，并将所述控制栅凹槽底部的所述衬底外延层部分暴露出来；
步骤五：沿着所述绝缘薄膜侧墙对暴露出的所述控制栅凹槽底部的所述衬底外延层部分进行刻蚀以形成分栅凹槽；
步骤六：刻蚀掉所述绝缘薄膜侧墙和所述硬掩膜层，之后覆盖所形成结构的表面形成第三层绝缘薄膜；
步骤七：淀积第二层导电薄膜并回刻，在所述分栅凹槽内形成分栅；
步骤八：进行第二种掺杂类型的离子注入，在所述衬底外延层内形成沟道区，所述沟道区的底部位于步骤二所述控制栅凹槽的底部；
步骤九：进行第二道光刻工艺，之后进行第一种掺杂类型的离子注入，在所述衬底外延层内形成源区；
步骤十：淀积第四层绝缘薄膜，之后进行第三道光刻工艺形成接触孔的图形，之后进行刻蚀形成接触孔，之后进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤十一：进行第四道光刻工艺，并对步骤十中所述金属层进行刻蚀以形成源电极、控制栅电极和分栅电极，之后进行钝化层的淀积、图形转移和刻蚀。
进一步的，本发明所述第一层绝缘薄膜的材质为氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材质。
进一步的，本发明所述第二层绝缘薄膜的材质为氮化硅。
进一步的，本发明所述第三层绝缘薄膜和第四层绝缘薄膜的材质分别为氧化硅。
进一步的，本发明所述控制栅为多晶硅栅或者金属栅。
进一步的，本发明所述第二层导电薄膜的材质为掺杂的多晶硅。
进一步的，本发明所述第一种掺杂类型为n型掺杂，所述第二种掺杂类型为p型掺杂；或者所述第一种掺杂类型为p型掺杂，所述第二种掺杂类型为n型掺杂。
由本发明的沟槽式功率器件的制造方法制造得到的沟槽式分栅功率器件，包括终端区和元胞区，所述元胞区为多个分栅功率晶体管的阵列结构；
所述分栅功率晶体管包括在半导体衬底的底部设有第一种掺杂类型的漏区，该漏区上部设有第一种掺杂类型的衬底外延层；
所述衬底外延层内设有凹陷在所述衬底外延层内的分栅凹槽和控制栅凹槽，所述分栅凹槽位于所述控制栅凹槽下部并且所述分栅凹槽的开口宽度小于所述控制栅凹槽的开口宽度；
所述控制栅凹槽的两侧分别设有栅介质层和控制栅；
覆盖所述控制栅和分栅凹槽的表面设有绝缘介质层；
覆盖所述绝缘介质层设有分栅，所述分栅填满所述分栅凹槽并且在所述控制栅凹槽内将所述控制栅隔离；
所述控制栅两侧的衬底外延层内设有第二种掺杂类型的垂直方向的沟道区；
所述沟道区的顶部设有第一种掺杂类型的源区；
覆盖所述源区、控制栅和分栅设有层间绝缘介质层；
所述元胞区包括中心区控制栅及分栅部分、边缘区控制栅接触部分和边缘区分栅接触部分，所述中心区控制栅及分栅部分的分栅功率晶体管，其控制栅和分栅被所述层间绝缘介质层覆盖，其漏区位置处的层间绝缘介质层中设有接触孔，接触内设有金属层；
所述边缘区控制栅接触部分的分栅功率晶体管，其漏区和分栅被所述层间绝缘介质层覆盖，其控制栅位置处的层间绝缘介质层中设有接触孔，接触内设有金属层；
所述边缘区分栅接触部分的分栅功率晶体管，其漏区和控制栅被所述层间绝缘介质层覆盖，其分栅位置处的层间绝缘介质层中设有接触孔，接触内设有金属层。
本发明的沟槽式分栅功率器件的制造方法，控制栅和分栅沟槽的图形使用同一块掩模版，采用自对准工艺刻蚀分栅凹槽，可以降低器件加工的复杂度；可以减小控制栅与漏区之间的寄生电容，降低器件的动态功耗并提高开关速度；可以减少分栅凹槽所占的截面面积，降低芯片的导通电阻。本发明的沟槽式分栅功率器件的制造方法特别适用于25V-200V的半导体功率器件的制造。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1为美国专利6,882,004 B2中提出的一种沟槽式分栅功率器件的制造工艺流程图。
图2至图6为本发明提出的一种沟槽式分栅功率器件的制造方法的一个实施例的工艺流程图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。
本发明提出的一种沟槽式分栅功率器件的制造方法的工艺过程包括：
首先，如图2所示，在提供的第一种掺杂类型的漏区301之上形成衬底外延层300，之后在衬底外延层300之上形成硬掩膜层400，之后进行第一道光刻工艺定义出控制栅凹槽的位置，之后刻蚀硬掩膜层400和衬底外延层300，在衬底外延层300内形成控制栅凹槽401。图2（a）为所形成结构的俯视示意图，图2（b）为图2（a）所示结构沿AA方向的剖面示意图。
如图2（a）所示，控制栅凹槽401包括三个部分：芯片中心区控制栅及分栅部分、芯片边缘区控制栅接触部分和芯片边缘区分栅接触部分，其中芯片边缘区控制栅接触部分的凹槽宽度bb和芯片边缘区分栅接触部分的凹槽宽度cc大于芯片中心区控制栅及分栅部分的凹槽宽度aa，而且芯片边缘区控制栅接触部分的凹槽长度bd小于芯片边缘区分栅接触部分的凹槽长度ce。
所述第一种掺杂类型可以为n型掺杂，也可以为p型掺杂。
接下来，如图3所示，覆盖控制栅凹槽401的表面依次形成第一层绝缘薄膜304和第一层导电薄膜并对该第一层导电薄膜和第一层绝缘薄膜304进行刻蚀，在控制栅凹槽401的两侧形成控制栅305，其中图3（a）为所形成的结构沿图2（a）中AA方向的剖面示意图，图3（b）为所形成的结构沿图2（a）中BB方向的剖面示意图。如图3（b），通过控制芯片边缘区控制栅接触部分的凹槽宽度，使得控制栅305在其金属接触处具有更大的平面积，以方便控制栅305后续的金属接触的形成。
第一层绝缘薄膜304的材质可以为氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材质，高介电常数的绝缘材料包括但不局限于为氧化铪。控制栅305可以为金属栅，也可以为多晶硅栅。
接下来，如图4所示，覆盖所形成的结构淀积第二层绝缘薄膜并对该第二层绝缘膜进行刻蚀，形成覆盖控制栅305的绝缘薄膜侧墙402，并将控制栅凹槽401底部的衬底外延层300部分暴露出来，之后沿着绝缘薄膜侧墙402的边沿刻蚀暴露出的衬底外延层300部分，从而在控制栅凹槽401的底部形成分栅凹槽。图4为所形成的结构沿图2a中AA方向的剖面示意图。
绝缘薄膜侧墙402的材质包括但不局限于为氮化硅，且由图4可知分栅凹槽的开口宽度小于控制栅凹槽401的开口宽度。
在上述步骤中，分栅沟槽是通过以绝缘薄膜侧墙402为掩膜自对准的刻蚀衬底外延层300形成的，从而控制栅凹槽401和分栅凹槽的刻蚀仅使用了用于刻蚀控制栅凹槽401的一块掩膜版，首先可以降低器件加工的复杂度；其次可以减小控制栅与漏区之间的寄生电容，降低器件的动态功耗并提高开关速度；再次可以减少分栅凹槽所占的截面面积，降低芯片的导通电阻。
接下来，如图5所示，刻蚀掉绝缘薄膜侧墙402和硬掩膜层400，之后覆盖所形成结构的表面形成第三层绝缘薄膜306，然后继续淀积第二层导电薄膜并回刻，在分栅凹槽内形成器件的分栅307。之后进行第二种掺杂类型的离子注入，在衬底外延层300内形成沟道区302，沟道区302的底部应位于控制栅凹槽401的底部。之后进行第二道光刻工艺定义源区的位置，然后进行第一种掺杂类型的离子注入，在衬底外延层300内形成源区303。图5为所形成的结构沿图2a中AA方向的剖面示意图。
本发明所述第二种掺杂类型与第一种掺杂类型为相反的掺杂类型，即若第一种掺杂类型为n型掺杂，则第二种掺杂类型为p型掺杂；或者，若第一种掺杂类型为p型掺杂，则第二种掺杂类型为n型掺杂。
分栅307的材质包括但不局限于为掺杂的多晶硅。
接下来，如图6所示，覆盖所形成的结构淀积第四层绝缘薄膜308，之后进行第三道光刻工艺形成接触孔的图形，然后刻蚀形成接触孔。之后进行第二种掺杂类型的离子注入形成沟道区接触区309并淀积金属层310形成金属接触。之后进行第四道光刻工艺，并对金属层310进行刻蚀以形成源电极、控制栅电极和分栅电极。之后进行钝化层的淀积、图形转移和刻蚀。该步工艺为业界所熟知的工艺，在此不再进行详细描述。
图6（a）为所形成的结构沿图2（a）中AA方向的剖面示意图，图6（b）为所形成的结构沿图2（a）中BB方向的剖面示意图，图6（c）为所形成的结构沿图2（a）中CC方向的剖面示意图，通过设置不同的控制栅沟槽401的开口宽度尺寸，可以方便的将源区303、控制栅305、分栅307进行金属接触。
由本发明的一种沟槽式功率器件的制造方法得到的沟槽式分栅功率器件包括终端区和元胞区。本发明的沟槽式分栅功率器件的终端区可以采用现有技术的功率器件的终端区的通用结构，在本实施例中不再进行详细描述。
本发明的沟槽式分栅功率器件的元胞区为多个分栅功率晶体管的阵列结构，由图2-图6所示的本发明的一种沟槽式分栅功率器件的制造方法的工艺流程图可知：
本发明的沟槽式分栅功率器件的元胞区的分栅功率晶体管包括在半导体衬底的底部设有第一种掺杂类型的漏区301，该漏区301上部设有第一种掺杂类型的衬底外延层300，在衬底外延层300内设有凹陷在衬底外延层300内的分栅凹槽和控制栅凹槽，并且分栅凹槽位于控制栅凹槽下部且所述分栅凹槽的开口宽度小于所述控制栅凹槽的开口宽度。
在控制栅凹槽的两侧分别设有栅介质层304和控制栅305，覆盖控制栅305和分栅凹槽的表面设有绝缘介质层306，覆盖绝缘介质层306设有分栅307，分栅307填满分栅凹槽并且在控制栅凹槽内将控制栅305隔离。
在控制栅305两侧的衬底外延层300内设有第二种掺杂类型的沟道区302，在沟道区302的顶部设有第一种掺杂类型的源区303。
覆盖源区303、控制栅305和分栅307设有层间绝缘介质层（在本发明实施例中，该层间绝缘介质层包括绝缘介质层306部分和第四层绝缘薄膜308）。
本发明的沟槽式分栅功率器件的元胞区包括中心区控制栅及分栅部分、边缘区控制栅接触部分和边缘区分栅接触部分。
其中：中心区控制栅及分栅部分的分栅功率晶体管的剖面结构示意图图参考图6a，其控制栅305和分栅307被层间绝缘介质层覆盖，其漏区303位置处的层间绝缘介质层中设有接触孔，接触内设有金属层310，金属层310与源区303和沟道区302形成欧姆接触，体区接触区309用于降低所形成的欧姆接触的接触电阻。
边缘区控制栅接触部分的分栅功率晶体管的剖面结构示意图图参考图6b，其漏区302和分栅307被层间绝缘介质层覆盖，其控制栅305位置处的层间绝缘介质层中设有接触孔，接触内设有金属层310。
边缘区分栅接触部分的分栅功率晶体管的剖面结构示意图图参考图6c，其漏区302和控制栅305被层间绝缘介质层覆盖，其分栅307位置处的层间绝缘介质层中设有接触孔，接触内设有金属层310。
通常所述分栅接地，通过调节控制栅的电压来控制器件的开启与关闭。同时，分栅对控制栅起到电荷屏蔽的作用，降低控制栅与漏极之间的寄生电容。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
Claims (8)
1. 一种沟槽式分栅功率器件的制造方法，其特征在于，包括如下步骤：
步骤一：在第一种掺杂类型的漏区之上形成第一种掺杂类型的衬底外延层，之后在所述衬底外延层之上形成硬掩膜层；
步骤二：进行第一道光刻工艺，之后进行刻蚀并在所述衬底外延层内形成控制栅凹槽，所述控制栅凹槽包括三部分：芯片中心区控制栅及分栅部分、芯片边缘区控制栅接触部分和芯片边缘区分栅接触部分，所述芯片边缘区控制栅接触部分和所述芯片边缘区分栅接触部分的凹槽宽度大于所述芯片中心区控制栅及分栅部分的凹槽宽度，所述芯片边缘区控制栅接触部分的凹槽长度小于所述芯片边缘区分栅接触部分的凹槽长度；
步骤三：覆盖所述控制栅凹槽的表面依次形成第一层绝缘薄膜和第一层导电薄膜，并对所述第一层导电薄膜和所述第一层绝缘薄膜进行刻蚀，在所述控制栅凹槽的两侧形成控制栅；
步骤四：淀积第二层绝缘薄膜，并对所述第二层绝缘膜进行刻蚀，形成覆盖所述控制栅的绝缘薄膜侧墙，并将所述控制栅凹槽底部的所述衬底外延层部分暴露出来；
步骤五：沿着所述绝缘薄膜侧墙对暴露出的所述控制栅凹槽底部的所述衬底外延层部分进行刻蚀以形成分栅凹槽；
步骤六：刻蚀掉所述绝缘薄膜侧墙和所述硬掩膜层，之后覆盖所形成结构的表面形成第三层绝缘薄膜；
步骤七：淀积第二层导电薄膜并回刻，在所述分栅凹槽内形成分栅；
步骤八：进行第二种掺杂类型的离子注入，在所述衬底外延层内形成沟道区，所述沟道区的底部位于步骤二所述控制栅凹槽的底部；
步骤九：进行第二道光刻工艺，之后进行第一种掺杂类型的离子注入，在所述衬底外延层内形成源区；
步骤十：淀积第四层绝缘薄膜，之后进行第三道光刻工艺形成接触孔的图形，之后进行刻蚀形成接触孔，之后进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤十一：进行第四道光刻工艺，并对步骤十中所述金属层进行刻蚀以形成源电极、控制栅电极和分栅电极，之后进行钝化层的淀积、图形转移和刻蚀。
2. 根据权利要求1所述的沟槽式分栅功率器件的制造方法，其特征在于所述第一层绝缘薄膜的材质为氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材质。
3. 根据权利要求1所述的沟槽式分栅功率器件的制造方法，其特征在于所述第二层绝缘薄膜的材质为氮化硅。
4. 根据权利要求1所述的沟槽式分栅功率器件的制造方法，其特征在于所述第三层绝缘薄膜和所述第四层绝缘薄膜的材质分别为氧化硅。
5. 根据权利要求1所述的沟槽式分栅功率器件的制造方法，其特征在于所述控制栅为多晶硅栅或者金属栅。
6. 根据权利要求1所述的沟槽式分栅功率器件的制造方法，其特征在于所述第二层导电薄膜的材质为掺杂的多晶硅。
7. 根据权利要求1所述的沟槽式分栅功率器件的制造方法，其特征在于所述第一种掺杂类型为n型掺杂，所述第二种掺杂类型为p型掺杂；或者所述第一种掺杂类型为p型掺杂，所述第二种掺杂类型为n型掺杂。
8. 一种由权利要求1-7之一所述制造方法得到的沟槽式分栅功率器件，包括终端区和元胞区，所述元胞区为多个分栅功率晶体管的阵列结构，其特征在于：
所述分栅功率晶体管包括在半导体衬底的底部设有第一种掺杂类型的漏区，该漏区上部设有第一种掺杂类型的衬底外延层；
所述衬底外延层内设有凹陷在所述衬底外延层内的分栅凹槽和控制栅凹槽，所述分栅凹槽位于所述控制栅凹槽下部并且所述分栅凹槽的开口宽度小于所述控制栅凹槽的开口宽度；
所述控制栅凹槽的两侧分别设有栅介质层和控制栅；
覆盖所述控制栅和分栅凹槽的表面设有绝缘介质层；
覆盖所述绝缘介质层设有分栅，所述分栅填满所述分栅凹槽并且在所述控制栅凹槽内将所述控制栅隔离；
所述控制栅两侧的衬底外延层内设有第二种掺杂类型的垂直方向的沟道区；
所述沟道区的顶部设有第一种掺杂类型的源区；
覆盖所述源区、控制栅和分栅设有层间绝缘介质层；
所述元胞区包括中心区控制栅及分栅部分、边缘区控制栅接触部分和边缘区分栅接触部分，所述中心区控制栅及分栅部分的分栅功率晶体管，其控制栅和分栅被所述层间绝缘介质层覆盖，其漏区位置处的层间绝缘介质层中设有接触孔，接触内设有金属层；
所述边缘区控制栅接触部分的分栅功率晶体管，其漏区和分栅被所述层间绝缘介质层覆盖，其控制栅位置处的层间绝缘介质层中设有接触孔，接触内设有金属层；
所述边缘区分栅接触部分的分栅功率晶体管，其漏区和控制栅被所述层间绝缘介质层覆盖，其分栅位置处的层间绝缘介质层中设有接触孔，接触内设有金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510156930.0A CN104779166B (zh) | 2015-04-04 | 2015-04-04 | 一种沟槽式分栅功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510156930.0A CN104779166B (zh) | 2015-04-04 | 2015-04-04 | 一种沟槽式分栅功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779166A true CN104779166A (zh) | 2015-07-15 |
| CN104779166B CN104779166B (zh) | 2017-11-17 |
Family
ID=53620574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510156930.0A Expired - Fee Related CN104779166B (zh) | 2015-04-04 | 2015-04-04 | 一种沟槽式分栅功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779166B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105513971A (zh) * | 2015-12-25 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
| CN105551964A (zh) * | 2015-12-25 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 |
| CN105977298A (zh) * | 2016-05-26 | 2016-09-28 | 深圳尚阳通科技有限公司 | 屏蔽栅功率器件及其制造方法 |
| CN109427868A (zh) * | 2017-08-25 | 2019-03-05 | 英属开曼群岛商虹扬发展科技股份有限公司台湾分公司 | 二极管结构及其制法 |
| WO2020063919A1 (zh) * | 2018-09-29 | 2020-04-02 | 苏州东微半导体有限公司 | 半导体功率器件 |
| CN111261702A (zh) * | 2018-12-03 | 2020-06-09 | 珠海格力电器股份有限公司 | 沟槽型功率器件及其形成方法 |
| CN112271134A (zh) * | 2020-10-20 | 2021-01-26 | 苏州东微半导体股份有限公司 | 半导体功率器件的制造方法 |
| CN113628969A (zh) * | 2020-05-06 | 2021-11-09 | 苏州东微半导体股份有限公司 | 半导体超结器件的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882004B2 (en) * | 2001-10-29 | 2005-04-19 | Infineon Technologies Ag | Semiconductor component, trench structure transistor, trench MOSFET, IGBT, and field-plate transistor |
| US20060258105A1 (en) * | 2005-03-31 | 2006-11-16 | Markus Zundel | MOS field plate trench transistor device |
| US20090039407A1 (en) * | 2005-03-17 | 2009-02-12 | Vora Madhukar B | Vertically integrated flash EPROM for greater density and lower cost |
| CN101859705A (zh) * | 2009-01-29 | 2010-10-13 | 万国半导体有限公司 | 具有单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管 |
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN104347424A (zh) * | 2013-08-09 | 2015-02-11 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
-
2015
- 2015-04-04 CN CN201510156930.0A patent/CN104779166B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882004B2 (en) * | 2001-10-29 | 2005-04-19 | Infineon Technologies Ag | Semiconductor component, trench structure transistor, trench MOSFET, IGBT, and field-plate transistor |
| US20090039407A1 (en) * | 2005-03-17 | 2009-02-12 | Vora Madhukar B | Vertically integrated flash EPROM for greater density and lower cost |
| US20060258105A1 (en) * | 2005-03-31 | 2006-11-16 | Markus Zundel | MOS field plate trench transistor device |
| CN101859705A (zh) * | 2009-01-29 | 2010-10-13 | 万国半导体有限公司 | 具有单掩膜预定栅极沟槽和触点沟槽的高密度沟槽金属氧化物半导体场效应管 |
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN104347424A (zh) * | 2013-08-09 | 2015-02-11 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105513971A (zh) * | 2015-12-25 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
| CN105551964A (zh) * | 2015-12-25 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 |
| CN105551964B (zh) * | 2015-12-25 | 2018-10-26 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 |
| CN105977298A (zh) * | 2016-05-26 | 2016-09-28 | 深圳尚阳通科技有限公司 | 屏蔽栅功率器件及其制造方法 |
| CN109427868A (zh) * | 2017-08-25 | 2019-03-05 | 英属开曼群岛商虹扬发展科技股份有限公司台湾分公司 | 二极管结构及其制法 |
| WO2020063919A1 (zh) * | 2018-09-29 | 2020-04-02 | 苏州东微半导体有限公司 | 半导体功率器件 |
| CN111261702A (zh) * | 2018-12-03 | 2020-06-09 | 珠海格力电器股份有限公司 | 沟槽型功率器件及其形成方法 |
| WO2020114072A1 (zh) * | 2018-12-03 | 2020-06-11 | 珠海格力电器股份有限公司 | 沟槽型功率器件及其形成方法 |
| CN113628969A (zh) * | 2020-05-06 | 2021-11-09 | 苏州东微半导体股份有限公司 | 半导体超结器件的制造方法 |
| CN113628969B (zh) * | 2020-05-06 | 2022-06-24 | 苏州东微半导体股份有限公司 | 半导体超结器件的制造方法 |
| CN112271134A (zh) * | 2020-10-20 | 2021-01-26 | 苏州东微半导体股份有限公司 | 半导体功率器件的制造方法 |
| CN112271134B (zh) * | 2020-10-20 | 2021-10-22 | 苏州东微半导体股份有限公司 | 半导体功率器件的制造方法 |
| WO2022082902A1 (zh) * | 2020-10-20 | 2022-04-28 | 苏州东微半导体股份有限公司 | 半导体功率器件的制造方法 |
| US12015078B2 (en) | 2020-10-20 | 2024-06-18 | Suzhou Oriental Semiconductor Co., Ltd. | Manufacturing method of semiconductor power device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779166B (zh) | 2017-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104779166A (zh) | 一种沟槽式分栅功率器件及其制造方法 | |
| US9865694B2 (en) | Split-gate trench power mosfet with protected shield oxide | |
| US9806175B2 (en) | Power MOSFET device structure for high frequency applications | |
| CN102208437B (zh) | 半导体元件及其制作方法 | |
| JP2000252468A (ja) | 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法 | |
| CN102169896B (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| CN107408574A (zh) | 一种半导体超级结功率器件及其制造方法 | |
| CN108400168B (zh) | Ldmos器件及其制造方法 | |
| CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
| US9673299B2 (en) | Method for manufacturing split-gate power device | |
| CN115424932A (zh) | Ldmos器件及工艺方法 | |
| CN101924110B (zh) | 一种体区接触的soi晶体管结构及其制备方法 | |
| CN104795445A (zh) | 一种低损耗的超结功率器件及其制造方法 | |
| CN104916544A (zh) | 一种沟槽式分栅功率器件的制造方法 | |
| TWI601295B (zh) | 斷閘極金氧半場效電晶體 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| US20220302308A1 (en) | Trench field effect transistor structure and manufacturing method for same | |
| US8569134B2 (en) | Method to fabricate a closed cell trench power MOSFET structure | |
| KR20090070513A (ko) | 반도체 소자 및 그 제조방법 | |
| CN102956641B (zh) | 垂直双栅极电路结构 | |
| CN204905262U (zh) | 具有非对称后退阱和背栅的soi器件 | |
| CN204558469U (zh) | Soi器件 | |
| CN104218080A (zh) | 射频ldmos器件及其制造方法 | |
| CN108321206B (zh) | Ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171117 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |