CN105405763B - 沟槽型超结功率器件的制造方法 - Google Patents
沟槽型超结功率器件的制造方法 Download PDFInfo
- Publication number
- CN105405763B CN105405763B CN201410323861.3A CN201410323861A CN105405763B CN 105405763 B CN105405763 B CN 105405763B CN 201410323861 A CN201410323861 A CN 201410323861A CN 105405763 B CN105405763 B CN 105405763B
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial layer
- deep trench
- oxide layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000026267 regulation of growth Effects 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 238000000407 epitaxy Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 15
- 230000001413 cellular effect Effects 0.000 abstract description 8
- 239000000243 solution Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种沟槽型超结功率器件和一种沟槽型超结功率器件的制造方法，其中，沟槽型超结功率器件的制造方法包括：在衬底上生长第一外延层，在第一外延层上生长第一氧化层；在第一氧化层和第一外延层上刻蚀多个深沟槽；在第一氧化层和多个深沟槽中生长第二外延层；刻蚀掉第一氧化层上的第二外延层；刻蚀掉第一氧化层，并在第一外延层和多个深沟槽上淀积氧化硅层；刻蚀掉除多个深沟槽的侧墙外的其他氧化硅层；在多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；刻蚀掉多个深沟槽的侧墙的氧化硅层。通过本发明的技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种沟槽型超结功率器件的制造方法和一种沟槽型超结功率器件。
背景技术
在制造超结型MOSFET(Super-Junction-Metal-Oxide-Semiconductor-Field-Effect-Transistor)时，目前的一种做法是，如图1至图14所示，在N型外延层上刻蚀出深沟槽，然后在深沟槽中生长P型外延层，再把深沟槽外的P型外延层回刻/磨掉，再进行浅沟槽的刻蚀、栅氧化层的生长，多晶硅栅极的制作等。
但是，由于浅槽位于两个深槽之间，因而受光刻对准程度影响较大，同时，深槽和浅槽的两次光刻使得元胞密度受光刻CD影响，很难将MOS(Metal-Oxide-Semiconductor，场效应晶体管))的电流密度做大。
因此，需要一种新的技术，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。
发明内容
本发明正是基于上述问题，提出了一种新的技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。
有鉴于此，本发明提出了一种沟槽型超结功率器件的制造方法，包括：在衬底上生长第一外延层，在所述第一外延层上生长第一氧化层；在所述第一氧化层和所述第一外延层上刻蚀多个深沟槽；在所述第一氧化层和所述多个深沟槽中生长第二外延层；刻蚀掉所述第一氧化层上的所述第二外延层；刻蚀掉所述第一氧化层，并在所述第一外延层和所述多个深沟槽上淀积氧化硅层；刻蚀掉除所述多个深沟槽的侧墙外的其他氧化硅层；在所述多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；刻蚀掉所述多个深沟槽的侧墙的氧化硅层。
在该技术方案中，通过使用侧墙工艺，可以解决浅槽的对准问题，使浅槽与相邻两深槽可保持合适的距离，从而提高浅槽刻蚀的准确性，并且可以减少光刻版的数量，同时，由于不必受光刻CD的影响，因而可以提高元胞密度，从而提高器件性能。
在上述技术方案中，优选地，还包括：在所述第一外延层、所述两个深沟槽和所述浅沟槽上生长第二氧化层；在所述第二氧化层上生长多晶硅层；刻蚀掉所述第二氧化层上的多晶硅层；进行离子注入，以形成源极或栅极接触区；在所述源极或栅极接触区的表面制备金属层。
在该技术方案中，在刻蚀完浅槽后，通过制作并刻蚀多晶硅层，并形成源极或栅极接触区，最后再在源极或栅极接触区的表面制备金属层，即可完成MOSFET的制作。
在上述技术方案中，优选地，所述衬底为P型衬底或N型衬底。
在该技术方案中，所述衬底可以为P型衬底或N型衬底，以分别形成P沟道MOSFET和N沟道MOSFET
在上述技术方案中，优选地，所述第一外延层为P型外延层或N型外延层，所述第二外延层为N型外延层或P型外延层。
在该技术方案中，为了制作P沟道超结MOSFET，当所述第一外延层为P型外延层时，所述第二外延层应该为N型外延层，同样地，为了制作N沟道超结MOSFET，当所述第一外延层为N型外延层时，所述第二外延层应该为P型外延层，
在上述技术方案中，优选地，所述第一氧化层的厚度等于所述浅沟槽的深度。
在该技术方案中，第一氧化层的厚度决定了第二外延层的厚度，在刻蚀浅槽的时候也会刻蚀深槽中第二外延层，第一氧化层的厚度等于浅槽的深度，可以保证沟槽表面的平整。
在上述技术方案中，优选地，所述深沟槽和所述浅沟槽采用干法刻蚀形成。
在该技术方案中，所述刻蚀方法(包括氧化物刻蚀和沟槽刻蚀)可以分为干法刻蚀和湿法刻蚀，其中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高；湿法刻蚀是一个纯粹的化学反应，是利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分进而达到刻蚀的目的，且湿法刻蚀的重复性好、成本低、使用的设备简单。
在上述技术方案中，优选地，采用湿法刻蚀去除所述第一氧化层。
在该技术方案中，采用湿法刻蚀去除所述第一氧化层，可以达到在不增加刻蚀成本的基础上，快速简洁地去掉第一氧化层的目的。
根据本发明的另一方面提出了一种沟槽型超结功率器件，包括如上述技术方案中的任一项技术方案。
通过以上技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。
附图说明
图1至图14示出了相关技术中N沟道超结MOSFET在制作过程中的结构示意图；
图15示出了根据本发明的一个实施例的沟槽型超结功率器件的制造方法的流程示意图；
图16至图22示出了根据本发明的一个实施例的沟槽型超结功率器件在制造过程中的结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图15示出了根据本发明的一个实施例的沟槽型超结功率器件的制造方法的流程示意图。
如图15所示，根据本发明的一个实施例的沟槽型超结功率器件的制造方法，包括：步骤1502，在衬底上生长第一外延层，在所述第一外延层上生长第一氧化层；步骤1504，在所述第一氧化层和所述第一外延层上刻蚀多个深沟槽；步骤1506，在所述第一氧化层和所述多个深沟槽中生长第二外延层；步骤1508，刻蚀掉所述第一氧化层上的所述第二外延层；步骤1510，刻蚀掉所述第一氧化层，并在所述第一外延层和所述多个深沟槽上淀积氧化硅层；步骤1512，刻蚀掉除所述多个深沟槽的侧墙外的其他氧化硅层；步骤1514，在所述多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；步骤1516，刻蚀掉所述多个深沟槽的侧墙的氧化硅层。
在该技术方案中，通过使用侧墙工艺，可以解决浅槽的对准问题，使浅槽与相邻两深槽可保持合适的距离，从而提高浅槽刻蚀的准确性，并且可以减少光刻版的数量，同时，由于不必受光刻CD的影响，因而可以提高元胞密度，从而提高器件性能。
在上述技术方案中，优选地，还包括：在所述第一外延层、所述两个深沟槽和所述浅沟槽上生长第二氧化层；在所述第二氧化层上生长多晶硅层；刻蚀掉所述第二氧化层上的多晶硅层；进行离子注入，以形成源极或栅极接触区；在所述源极或栅极接触区的表面制备金属层。
在该技术方案中，在刻蚀完浅槽后，通过制作并刻蚀多晶硅层，并形成源极或栅极接触区，最后再在源极或栅极接触区的表面制备金属层，即可完成MOSFET的制作。
在上述技术方案中，优选地，所述衬底为P型衬底或N型衬底。
在该技术方案中，所述衬底可以为P型衬底或N型衬底，以分别形成P沟道超结MOSFET和N沟道超结MOSFET。
在上述技术方案中，优选地，所述第一外延层为P型外延层或N型外延层，所述第二外延层为N型外延层或P型外延层。
在该技术方案中，为了制作P沟道超结MOSFET，当所述第一外延层为P型外延层时，所述第二外延层应该为N型外延层，同样地，为了制作N沟道超结MOSFET，当所述第一外延层为N型外延层时，所述第二外延层应该为P型外延层，
在上述技术方案中，优选地，所述第一氧化层的厚度等于所述浅沟槽的深度。
在该技术方案中，第一氧化层的厚度决定了第二外延层的厚度，在刻蚀浅槽的时候也会刻蚀深槽中第二外延层，第一氧化层的厚度等于浅槽的深度，可以保证沟槽表面的平整。
在上述技术方案中，优选地，所述深沟槽和所述浅沟槽采用干法刻蚀或湿法刻蚀形成。
在该技术方案中，所述深沟槽和所述浅沟槽的刻蚀方法可以分为干法刻蚀和湿法刻蚀，其中，干法刻蚀包括光辉发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高；湿法刻蚀是一个纯粹的化学反应，是利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分进而达到刻蚀的目的，且湿法刻蚀的重复性好、成本低、使用的设备简单。
在上述技术方案中，优选地，采用湿法刻蚀去除所述第一氧化层。
在该技术方案中，采用湿法刻蚀去除所述第一氧化层，可以达到在不增加刻蚀成本的基础上，快速简洁地去掉第一氧化层的目的。
下面以制作PMOS为例，结合图16至图22详细说明本发明的技术方案。
如图16所示，初始氧化层1604生长/光刻/刻蚀，利用初始氧化层1604做屏蔽，并在N型外延层1608上刻蚀深沟槽1606(此氧化层1604的厚度需和后续浅槽2102的深度保持一致)后的结构示意图；
如图17所示，在氧化层1604上生长P型外延层1702；
如图18所示，回刻P型外延层1702；
如图19所示，湿法去掉表面氧化层1604并重新淀积氮化硅侧墙；
如图20所示，回刻氮化硅1902侧墙；
如图21所示，在氮化硅1902侧墙屏蔽下，直接刻蚀浅槽2102；
如图22所示，去除表面氮化硅层1902；
去除氧化硅层1902后就可以按照相关技术中的步骤完成生长栅氧化层，体区源区注入，生长金属层等操作(如相关技术中图6至图14所示的步骤)。
以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，可以使浅槽的光刻不受对准程度的影响，减少光刻次数，并极大地提高元胞密度，进而提高器件的性能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种沟槽型超结功率器件的制造方法，其特征在于，包括：
在衬底上生长第一外延层，在所述第一外延层上生长第一氧化层；
在所述第一氧化层和所述第一外延层上刻蚀多个深沟槽；
在所述第一氧化层和所述多个深沟槽中生长第二外延层；
刻蚀掉所述第一氧化层上的所述第二外延层；
刻蚀掉所述第一氧化层，并在所述第一外延层和所述多个深沟槽上淀积氧化硅层；
刻蚀掉除所述多个深沟槽的侧墙外的其他氧化硅层；
在所述多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；
刻蚀掉所述多个深沟槽的侧墙的氧化硅层；
所述第一氧化层的厚度等于所述浅沟槽的深度。
2.根据权利要求1所述的沟槽型超结功率器件的制造方法，其特征在于，还包括：
在所述第一外延层、所述两个深沟槽和所述浅沟槽上生长第二氧化层；
在所述第二氧化层上生长多晶硅层；
刻蚀掉所述第二氧化层上的多晶硅层；
进行离子注入，以形成源极或栅极接触区；
在所述源极或栅极接触区的表面制备金属层。
3.根据权利要求1所述的沟槽型超结功率器件的制造方法，其特征在于，所述衬底为P型衬底或N型衬底。
4.根据权利要求1所述的沟槽型超结功率器件的制造方法，其特征在于，所述第一外延层为P型外延层或N型外延层，所述第二外延层为N型外延层或P型外延层。
5.根据权利要求1至4中任一项所述的沟槽型超结功率器件的制造方法，其特征在于，所述深沟槽和所述浅沟槽采用干法刻蚀或湿法刻蚀形成。
6.根据权利要求1至4中任一项所述的沟槽型超结功率器件的制造方法，其特征在于，采用湿法刻蚀去除所述第一氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410323861.3A CN105405763B (zh) | 2014-07-08 | 2014-07-08 | 沟槽型超结功率器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410323861.3A CN105405763B (zh) | 2014-07-08 | 2014-07-08 | 沟槽型超结功率器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105405763A CN105405763A (zh) | 2016-03-16 |
| CN105405763B true CN105405763B (zh) | 2018-12-28 |
Family
ID=55471171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410323861.3A Active CN105405763B (zh) | 2014-07-08 | 2014-07-08 | 沟槽型超结功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105405763B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107359120B (zh) * | 2016-05-10 | 2020-06-23 | 北大方正集团有限公司 | 超结功率器件的制备方法及超结功率器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7867852B2 (en) * | 2008-08-08 | 2011-01-11 | Alpha And Omega Semiconductor Incorporated | Super-self-aligned trench-dmos structure and method |
| US7767526B1 (en) * | 2009-01-29 | 2010-08-03 | Alpha & Omega Semiconductor Incorporated | High density trench MOSFET with single mask pre-defined gate and contact trenches |
| CN103123898B (zh) * | 2011-11-21 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 超级结双扩散金属氧化物半导体器件的制作方法 |
| CN102569411B (zh) * | 2012-03-02 | 2014-12-03 | 成都芯源系统有限公司 | 半导体器件及其制作方法 |
-
2014
- 2014-07-08 CN CN201410323861.3A patent/CN105405763B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105405763A (zh) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681355B (zh) | 制备准soi源漏场效应晶体管器件的方法 | |
| CN103956338B (zh) | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 | |
| CN105448726B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104347474B (zh) | 用于改进的epi分布的利用多层外延硬掩膜的cmos制造方法 | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| CN104425494B (zh) | 用于替换栅极流程的内部l间隔件 | |
| KR20180069662A (ko) | 향상된 pmos finfet | |
| CN104347513B (zh) | 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法 | |
| CN103137445B (zh) | 形成Finfet掺杂鳍状物的方法 | |
| US10446408B2 (en) | Process for etching a SiN-based layer | |
| CN105405763B (zh) | 沟槽型超结功率器件的制造方法 | |
| CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
| CN105633000A (zh) | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 | |
| TW200719438A (en) | Semiconductor device and method of manufacturing the same | |
| CN103646954A (zh) | 双应力薄膜的制造方法及具有双应力薄膜的半导体器件 | |
| CN109841521A (zh) | 半导体器件及其形成方法 | |
| CN104576522A (zh) | 表面沟道cmos逻辑器件和sonos器件的集成方法 | |
| CN106711238B (zh) | 半导体结构及其形成方法 | |
| CN104752225A (zh) | 晶体管的形成方法 | |
| CN105845591B (zh) | 一种监测离子注入角度的方法 | |
| CN105448731B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106384717B (zh) | 鳍式场效应晶体管的形成方法 | |
| US11217483B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN103280432A (zh) | 一种小尺寸集成功率器件的制造方法 | |
| CN105336773B (zh) | 鳍式场效应晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |