CN107359120B - 超结功率器件的制备方法及超结功率器件 - Google Patents
超结功率器件的制备方法及超结功率器件 Download PDFInfo
- Publication number
- CN107359120B CN107359120B CN201610304810.5A CN201610304810A CN107359120B CN 107359120 B CN107359120 B CN 107359120B CN 201610304810 A CN201610304810 A CN 201610304810A CN 107359120 B CN107359120 B CN 107359120B
- Authority
- CN
- China
- Prior art keywords
- layer
- super junction
- power device
- junction power
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 210000000746 body region Anatomy 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000010301 surface-oxidation reaction Methods 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- -1 or the like Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种超结功率器件的制备方法和一种超结功率器件，其中，所述制备方法包括：在制备有衬底结构的第一外延层上形成掩膜层，并对所述掩膜层进行刻蚀处理；对所述第一外延层进行浅槽刻蚀处理，以形成与所述第一外延层接触的第一沟槽；对所述第一沟槽进行表面氧化处理形成氧化层，并对所述氧化层的底部进行刻蚀处理；对所述第一外延层进行深槽刻蚀处理，并去除剩余的所述掩膜层和所述氧化层，以形成第二沟槽；在所述第二沟槽中填充第二外延层，形成超结结构，以用于完成所述超结功率器件的制备。该技术方案，可以在最大限度增加金属层与体区的接触面积的同时，确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种超结功率器件的制备方法和一种超结功率器件。
背景技术
超结功率器件是一种发展迅速，应用广泛的新型功率半导体器件，其在普通双扩散金属氧化物半导体的基础上引入超结结构，除了具备DMOS Double-Diffused MetalOxide Semiconductor，双扩散金属-氧化物半导体场效应晶体管)器件输入阻抗高、开关速度快、工作频率高、易电压控制、热稳定性好、易于集成等特点外，还克服了DMOS器件的导通电阻随着击穿电压增大而增大的缺点。目前，超结功率器件已经广泛应用于电脑、手机、照明等消费电子产品的电源和适配器等。
然而在超结功率器件的实际使用中，超结功率器件中的源极和漏极之间的漏电流大，击穿电压偏低，晶圆中超结功率器件的良率较低。同时考虑到超结功率器件相对于传统双扩散金属氧化物半导体的高成本，低的良率会给产品代工带来较大的压力。
目前较佳的解决方法为：将超结器件的源极金属接触深入到外延层内部，使金属接触与源极和体区接触，进而使金属接触与体区之间的寄生电阻较小，当向超结功率器件的漏极施加正电压、向栅极和源极施加电压为零且栅极关闭时，施加于体区的电压较小，寄生的双极晶体管不易开启，从而使超结功率器件中源极和漏极之间的漏电流较小，击穿电压升高，提高产品良率。
不过此种方法有其固有的缺点，通常通过刻蚀沟槽的方式来增大金属和体区的接触面积，若要使得金属和体区接触面积变大，则必须要增大沟槽的宽度和深度，但又不能使得沟槽深度大于体区深度，否则会引起源漏短路。这在工艺上是非常难以控制的，如果工艺不当，良率将会不升反降，造成器件失效。
如图1所示，若要增大金属层和体区的接触面积，必须要增加沟槽的深度，但如果工艺控制不好，沟槽底部超过体区的深度，则会导致源极和漏极直接短接，器件失效。而如果在设计上进行调整，将沟槽的宽度小于底部P型柱的宽度，会存在将体区刻穿的风险，进而导致P型柱直接与金属层短接，影响缓冲层的电平衡，使超结功率器件的耐压性能下降。
因此，如何在最大限度增加金属层与体区的接触面积的同时，确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本，成为亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的超结功率器件的制备方案，可以在最大限度增加金属层与体区的接触面积的同时，确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。
有鉴于此，本发明的一方面提出了一种超结功率器件的制备方法，包括：在制备有衬底结构的第一外延层上形成掩膜层，并对所述掩膜层进行刻蚀处理；对所述第一外延层进行浅槽刻蚀处理，以形成与所述第一外延层接触的第一沟槽；对所述第一沟槽进行表面氧化处理形成氧化层，并对所述氧化层的底部进行刻蚀处理；对所述第一外延层进行深槽刻蚀处理，并去除剩余的所述掩膜层和所述氧化层，以形成第二沟槽；在所述第二沟槽中填充第二外延层，形成超结结构，以用于完成所述超结功率器件的制备。
在该技术方案中，首先在经刻蚀处理的掩膜层的掩蔽下对第一外延层(比如N型外延层)进行浅槽刻蚀处理，然后在经刻蚀处理的掩膜层和氧化层的掩蔽下对第一外延层进行深槽刻蚀处理，继而在去除剩余的掩膜层和氧化层形成的第二沟槽中填充第二外延层(比如P型外延层)，以形成用于制备超结功率器件的超结结构，即通过采用先形成金属接触沟槽(即第二沟槽)后形成体区的方式，以最大限度地增加金属层与体区的接触面积，从而减小金属层与体区之间的寄生电阻，升高击穿电压，即确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。
在上述技术方案中，优选地，在形成所述超结结构之后，还包括：对所述第二外延层进行热扩散处理，以形成器件体区。
在该技术方案中，在第二沟槽中填充第二外延层形成超结结构之后，进一步需要对第二外延层进行热扩散处理，以形成器件体区，进而形成可靠的超结功率器件。
在上述任一技术方案中，优选地，在形成所述器件体区之后，还包括：在形成有所述器件体区的所述超结结构上依次生长栅极、源极、介质层；对所述栅极和所述介质层进行刻蚀处理，以形成第三沟槽；根据所述第三沟槽对所述器件体区进行刻蚀处理，以形成接触孔。
在该技术方案中，在超结结构的基础上形成器件体区之后，可按照传统工艺依次生长栅极、源极、介质层，并对栅极和介质层进行刻蚀处理形成第三沟槽，进而在根据第三沟槽对器件体区进行刻蚀形成接触孔，完成超结功率器件基本结构的制备，从而保证制备超结功率器件的可靠性。
在上述任一技术方案中，优选地，在形成所述接触孔之后，还包括：在所述接触孔内填充金属，并在所述介质层上生长一层金属层，以形成金属接触，完成所述超结功率器件的制备。
在该技术方案中，形成接触孔后需要在接触孔内填充金属，形成金属接触，从而完成超结功率器件的制备。
在上述任一技术方案中，优选地，所述热扩散处理的温度处于950℃至1050℃之间；所述热扩散处理的时间处于90分钟至120分钟之间。
在该技术方案中，对第二外延层进行热扩散处理形成器件体区时，优选地，加热的温度处于950℃至1050℃之间，而加热的时间应控制在90分钟至120分钟之间，具体的视器件的设计而定，从而保证超结功率器件的可靠性。
在上述任一技术方案中，优选地，对所述掩膜层完成刻蚀处理，具体包括：在所述掩膜层上形成光刻层；根据所述光刻层对所述掩膜层进行刻蚀处理。
在该技术方案中，当对掩膜层进行刻蚀处理时，首先在掩膜层上生长一层光刻层，该光刻层具有一定宽度的窗口，具体视功率器件而定，继而在光刻层的保护下刻蚀掉相同宽度的掩膜层，为了获得较好的侧壁形貌，可优选采用干法刻蚀。
在上述任一技术方案中，优选地，在所述在制备有衬底结构的第一外延层上形成掩膜层之前，还包括：在衬底上形成所述第一外延层，以形成所述衬底结构。
在该技术方案中，通过在衬底上形成第一外延层以制备衬底结构，完成了基本结构的制备，从而保证了制备超结功率器件的可靠性，其中，第一外延层的厚度可以根据超结功率器件的耐压性来确定，超结功率器件的耐压性越高第一外延层的厚度就越厚。
本发明的另一方面提出了一种超结功率器件，采用如上技术方案中任一项所述的超结功率器件的制备方法制备而成。
在该技术方案中，通过采用先形成金属接触沟槽后形成体区的方式，以最大限度地增加金属层与体区的接触面积，从而减小金属层与体区之间的寄生电阻，升高击穿电压，即确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。
在上述技术方案中，优选地，所述第一沟槽的深度处于3微米至5微米之间；所述氧化层的厚度处于2000埃至10000埃之间。
在该技术方案中，为了保证超结功率器件的可靠性，在经刻蚀处理的掩膜层的掩蔽下对第一外延层进行浅槽刻蚀处理得到的第一沟槽的深度优选地处于3微米至5微米之间，而在对第一沟槽进行表面氧化处理得到的氧化层的厚度优选地处于2000埃至10000埃之间。
在上述任一技术方案中，优选地，当所述掩膜层为介质材料层时，所述掩膜层的厚度处于1微米至10微米之间；当所述掩膜层为金属材料层时，所述掩膜层的厚度小于或等于5微米。
在该技术方案中，在第一外延层上生长的掩膜层可以是介质材料层，比如，二氧化硅、三氧化二铝，也可以是金属材料层，而由于不同材料的掩膜层相对于硅刻蚀的选择比不同，因此厚度也不同，视后续刻蚀沟槽的深度而定，具体地，对于介质材料，掩膜层的厚度优选地处于1微米至10微米之间，而对于金属材料，掩膜层的厚度优选地应小于或等于5微米。
通过本发明的技术方案，可以在最大限度增加金属层与体区的接触面积的同时，确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。
附图说明
图1示出了相关技术中的超结功率器件的示意图；
图2示出了根据本发明的一个实施例的超结功率器件的制备方法的流程示意图；
图3至图13示出了根据本发明的一个实施例的超结功率器件的制备方法的原理示意图。
具体实施方式
为了可以更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图2示出了根据本发明的一个实施例的超结功率器件的制备方法的流程示意图。
如图2所示，根据本发明的一个实施例的超结功率器件的制备方法，包括：
步骤202，在制备有衬底结构的第一外延层上形成掩膜层，并对所述掩膜层进行刻蚀处理；
步骤204，对所述第一外延层进行浅槽刻蚀处理，以形成与所述第一外延层接触的第一沟槽；
步骤206，对所述第一沟槽进行表面氧化处理形成氧化层，并对所述氧化层的底部进行刻蚀处理；
步骤208，对所述第一外延层进行深槽刻蚀处理，并去除剩余的所述掩膜层和所述氧化层，以形成第二沟槽；
步骤210，在所述第二沟槽中填充第二外延层，形成超结结构，以用于完成所述超结功率器件的制备。
在该技术方案中，首先在经刻蚀处理的掩膜层的掩蔽下对第一外延层(比如N型外延层)进行浅槽刻蚀处理，然后在经刻蚀处理的掩膜层和氧化层的掩蔽下对第一外延层进行深槽刻蚀处理，继而在去除剩余的掩膜层和氧化层形成的第二沟槽中填充第二外延层(比如P型外延层)，以形成用于制备超结功率器件的超结结构，即通过采用先形成金属接触沟槽(即第二沟槽)后形成体区的方式，以最大限度地增加金属层与体区的接触面积，从而减小金属层与体区之间的寄生电阻，升高击穿电压，即确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。
在上述技术方案中，优选地，在形成所述超结结构之后，还包括：步骤214，对所述第二外延层进行热扩散处理，以形成器件体区。
在该技术方案中，在第二沟槽中填充第二外延层形成超结结构之后，进一步需要对第二外延层进行热扩散处理，以形成器件体区，进而形成可靠的超结功率器件。
在上述任一技术方案中，优选地，在形成所述器件体区之后，还包括：步骤216，在形成有所述器件体区的所述超结结构上依次生长栅极、源极、介质层；步骤218，对所述栅极和所述介质层进行刻蚀处理，以形成第三沟槽；步骤220，根据所述第三沟槽对所述器件体区进行刻蚀处理，以形成接触孔。
在该技术方案中，在超结结构的基础上形成器件体区之后，可按照传统工艺依次生长栅极、源极、介质层，并对栅极和介质层进行刻蚀处理形成第三沟槽，进而在根据第三沟槽对器件体区进行刻蚀形成接触孔，完成超结功率器件基本结构的制备，从而保证制备超结功率器件的可靠性。
在上述任一技术方案中，优选地，在形成所述接触孔之后，还包括：步骤222，在所述接触孔内填充金属，并在所述介质层上生长一层金属层，以形成金属接触，完成所述超结功率器件的制备。
在该技术方案中，形成接触孔后需要在接触孔内填充金属，形成金属接触，从而完成超结功率器件的制备。
在上述任一技术方案中，优选地，所述热扩散处理的温度处于950℃至1050℃之间；所述热扩散处理的时间处于90分钟至120分钟之间。
在该技术方案中，对第二外延层进行热扩散处理形成器件体区时，优选地，加热的温度处于950℃至1050℃之间，而加热的时间应控制在90分钟至120分钟之间，具体的视器件的设计而定，从而保证超结功率器件的可靠性。
在上述任一技术方案中，优选地，步骤202具体包括：步骤2020，在所述掩膜层上形成光刻层；步骤2022，根据所述光刻层对所述掩膜层进行刻蚀处理。
在该技术方案中，当对掩膜层进行刻蚀处理时，首先在掩膜层上生长一层光刻层，该光刻层具有一定宽度的窗口，具体视功率器件而定，继而在光刻层的保护下刻蚀掉相同宽度的掩膜层，为了获得较好的侧壁形貌，可优选采用干法刻蚀。
在上述任一技术方案中，优选地，在所述在制备有衬底结构的第一外延层上形成掩膜层之前，还包括：步骤200，在衬底上形成所述第一外延层，以形成所述衬底结构。
在该技术方案中，通过在衬底上形成第一外延层以制备衬底结构，完成了基本结构的制备，从而保证了制备超结功率器件的可靠性，其中，第一外延层的厚度可以根据超结功率器件的耐压性来确定，超结功率器件的耐压性越高第一外延层的厚度就越厚。
本发明的另一方面提出了一种超结功率器件，采用如上技术方案中任一项所述的超结功率器件的制备方法制备而成。
在该技术方案中，通过采用先形成金属接触沟槽后形成体区的方式，以最大限度地增加金属层与体区的接触面积，从而减小金属层与体区之间的寄生电阻，升高击穿电压，即确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。
在上述技术方案中，优选地，所述第一沟槽的深度处于3微米至5微米之间；所述氧化层的厚度处于2000埃至10000埃之间。
在该技术方案中，为了保证超结功率器件的可靠性，在经刻蚀处理的掩膜层的掩蔽下对第一外延层进行浅槽刻蚀处理得到的第一沟槽的深度优选地处于3微米至5微米之间，而在对第一沟槽进行表面氧化处理得到的氧化层的厚度优选地处于2000埃至10000埃之间。
在上述任一技术方案中，优选地，当所述掩膜层为介质材料层时，所述掩膜层的厚度处于1微米至10微米之间；当所述掩膜层为金属材料层时，所述掩膜层的厚度小于或等于5微米。
在该技术方案中，在第一外延层上生长的掩膜层可以是介质材料层，比如，二氧化硅、三氧化二铝，也可以是金属材料层，而由于不同材料的掩膜层相对于硅刻蚀的选择比不同，因此厚度也不同，视后续刻蚀沟槽的深度而定，具体地，对于介质材料，掩膜层的厚度优选地处于1微米至10微米之间，而对于金属材料，掩膜层的厚度优选地应小于或等于5微米。
下面将结合图3至图13详细说明本发明的一个实施例的二极管的制备方法，其中，图3至图13中附图标记与部件名称之间的对应关系为：
11第一外延层，12掩膜层，13光刻层、14第一沟槽，15氧化层，16第二沟槽，17第二外延层，18器件体区，19栅极，20源极、21介质层、22第三沟槽、23接触孔、24金属层、25衬底。
本实施例中以第一外延层11为N型外延层、第二外延层17为P型外延层为例进行说明。
如图3所示，在N型外延层11上形成一层掩膜层12，此掩膜层的材料可以为二氧化硅、三氧化二铝等介质材料，也可以为金属材料，如Ti(钛)、Al(铝)等。由于不同材料的掩膜层12相对于硅刻蚀的选择比不同，因此厚度也不同，视后续刻蚀沟槽的深度决定。对于介质材料，通常掩膜层12厚度在1微米-10微米之间，对于金属材料，通常掩膜层厚度在5微米以内。
如图4所示，采用干法刻蚀完成掩膜层12的刻蚀，获得较好的侧壁形貌，具体在先在掩膜层12上形成一层光刻层13(如图3所示)，然后根据光刻层13完成掩膜层12的刻蚀。
如图5所示，在经刻蚀处理的掩膜层的掩蔽下，使用干法刻蚀对N型外延层11做浅槽刻蚀，形成第一沟槽14，刻蚀深度视器件的体区深度决定，通常为3-5微米之间。
如图6所示，对第一沟槽14进行表面氧化处理，形成氧化层15，通常氧化层厚度为2000-10000埃。
如图7所示，使用干法刻蚀对氧化层15进行表面刻蚀，将第一沟槽14底部的氧化层刻蚀掉。
如图8所示，在经刻蚀处理的掩膜层12和经刻蚀处理的氧化层15(侧壁氧化层)的保护下，对N型外延层11继续做深沟槽刻蚀，得到第二沟槽16。
如图9所示，采用湿法刻蚀工艺将经刻蚀处理剩余的掩膜层12和侧壁的氧化层15全部去除。去除后做P型外延层，即在第二沟槽16中填充，形成P型外延层17，并完成P型外延层17的回刻。
如图10所示，对P型外延层17进行热扩散，形成器件体区18，通常热扩散的温度为950°-1050°，时间通常为90分钟-120分钟，视器件设计而定；其中，器件体区18(P-体区)中表面展宽的区域的宽度为图6所示的氧化层15的厚度与P型外延层17的热扩散的宽度之和，通常在1微米以内，此宽度要小于最终超结功率器件的沟槽的长度。
如图11所示，按传统工艺形成超结功率器件的栅极19、源极20(N+源极)、介质层21等，并对栅极19和介质层21进行刻蚀处理形成第三沟槽22。如图10的讲解，由于器件体区18的侧向宽度是小于沟槽长度的，因此，再加上介质层的宽度，也就保证了后续沟槽刻蚀的宽度不会超过器件体区18底部的宽度。
如图12所示，在介质层21掩蔽下，根据第三沟槽22对器件体区18做金属-体区接触沟槽刻蚀，形成接触孔23，由于器件体区18和P型柱25通过一次P型外延形成，因此浓度保持一致，不存在金属和P型柱25接触导致的电荷不平衡问题，因此可以大大提高沟槽的深度，降低工艺误差所带来的不利影响，降低漏电，提高产品良率。
如图13所示，对接触孔23进行填充金属，并在介质层上生长一层金属，得到金属层24，形成金属接触。
综上，为改善生产超结功率器件的相关工艺中存在的问题，同时降低器件工艺上的成本，通过采用先形成金属接触沟槽，后形成体区的方式，最大限度的增加金属和体区接触面积，同时改善了由于后续接触沟槽的刻蚀深度/宽度难控制所造成的器件低良问题。
以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，可以在最大限度增加金属层与体区的接触面积的同时，确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种超结功率器件的制备方法，其特征在于，包括：
在制备有衬底结构的第一外延层上形成掩膜层，并对所述掩膜层进行刻蚀处理；
对所述第一外延层进行浅槽刻蚀处理，以形成与所述第一外延层接触的第一沟槽；
对所述第一沟槽进行表面氧化处理形成氧化层，并对所述氧化层的底部进行刻蚀处理；
对所述第一外延层进行深槽刻蚀处理，并去除剩余的所述掩膜层和所述氧化层，以形成第二沟槽；
在所述第二沟槽中填充第二外延层，形成超结结构，以用于完成所述超结功率器件的制备；
对所述第二外延层进行热扩散处理，以形成器件体区；
在所述器件体区内填充形成金属层沟槽。
2.根据权利要求1所述的超结功率器件的制备方法，其特征在于，在形成所述器件体区之后，还包括：
在形成有所述器件体区的所述超结结构上依次生长栅极、源极、介质层；
对所述栅极和所述介质层进行刻蚀处理，以形成第三沟槽；
根据所述第三沟槽对所述器件体区进行刻蚀处理，以形成接触孔。
3.根据权利要求2所述的超结功率器件的制备方法，其特征在于，在形成所述接触孔之后，还包括：
在所述接触孔内填充金属，并在所述介质层上生长一层金属层，以形成金属接触，完成所述超结功率器件的制备。
4.根据权利要求2或3所述的超结功率器件的制备方法，其特征在于，
所述热扩散处理的温度处于950℃至1050℃之间；
所述热扩散处理的时间处于90分钟至120分钟之间。
5.根据权利要求1至3中任一项所述的超结功率器件的制备方法，其特征在于，对所述掩膜层完成刻蚀处理，具体包括：
在所述掩膜层上形成光刻层；
根据所述光刻层对所述掩膜层进行刻蚀处理。
6.根据权利要求1至3中任一项所述的超结功率器件的制备方法，其特征在于，在所述在制备有衬底结构的第一外延层上形成掩膜层之前，还包括：
在衬底上形成所述第一外延层，以形成所述衬底结构。
7.一种超结功率器件，其特征在于，采用如权利要求1至6中任一项所述的超结功率器件的制备方法制备而成。
8.根据权利要求7所述的超结功率器件，其特征在于，
所述第一沟槽的深度处于3微米至5微米之间；
所述氧化层的厚度处于2000埃至10000埃之间。
9.根据权利要求7所述的超结功率器件，其特征在于，
当所述掩膜层为介质材料层时，所述掩膜层的厚度处于1微米至10微米之间；
当所述掩膜层为金属材料层时，所述掩膜层的厚度小于或等于5微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610304810.5A CN107359120B (zh) | 2016-05-10 | 2016-05-10 | 超结功率器件的制备方法及超结功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610304810.5A CN107359120B (zh) | 2016-05-10 | 2016-05-10 | 超结功率器件的制备方法及超结功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107359120A CN107359120A (zh) | 2017-11-17 |
| CN107359120B true CN107359120B (zh) | 2020-06-23 |
Family
ID=60271408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610304810.5A Active CN107359120B (zh) | 2016-05-10 | 2016-05-10 | 超结功率器件的制备方法及超结功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107359120B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461767B (zh) * | 2018-10-25 | 2022-03-29 | 深圳市金鑫城纸品有限公司 | 一种超结结构的制作方法 |
| CN113628968B (zh) * | 2020-05-06 | 2022-06-24 | 苏州东微半导体股份有限公司 | 半导体超结器件的制造方法 |
| CN113628969B (zh) * | 2020-05-06 | 2022-06-24 | 苏州东微半导体股份有限公司 | 半导体超结器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856200A (zh) * | 2011-06-28 | 2013-01-02 | 上海华虹Nec电子有限公司 | 形成超级结mosfet的pn柱层的方法 |
| CN104658914A (zh) * | 2015-02-15 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 一种改善形貌的深沟槽制造方法及深沟槽 |
| CN105405763A (zh) * | 2014-07-08 | 2016-03-16 | 北大方正集团有限公司 | 沟槽型超结功率器件及其制造方法 |
-
2016
- 2016-05-10 CN CN201610304810.5A patent/CN107359120B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856200A (zh) * | 2011-06-28 | 2013-01-02 | 上海华虹Nec电子有限公司 | 形成超级结mosfet的pn柱层的方法 |
| CN105405763A (zh) * | 2014-07-08 | 2016-03-16 | 北大方正集团有限公司 | 沟槽型超结功率器件及其制造方法 |
| CN104658914A (zh) * | 2015-02-15 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 一种改善形貌的深沟槽制造方法及深沟槽 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107359120A (zh) | 2017-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6720962B2 (ja) | 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置 | |
| JP5135879B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5096739B2 (ja) | 半導体装置の製造方法 | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| US9299793B2 (en) | Semiconductor device with a field plate trench having a thick bottom dielectric | |
| US20150044840A1 (en) | Method for producing silicon carbide semiconductor device | |
| CN107359120B (zh) | 超结功率器件的制备方法及超结功率器件 | |
| US8222109B2 (en) | Method of fabricating semiconductor device | |
| KR20200019581A (ko) | 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법 | |
| KR20210034650A (ko) | 반도체 디바이스 및 이의 제조 방법 | |
| JP2013110331A (ja) | 半導体装置の製造方法 | |
| US20050202637A1 (en) | Recessed termination for trench schottky device without junction curvature | |
| US20190067427A1 (en) | Inter-poly oxide in field effect transistors | |
| TWI491042B (zh) | 半導體裝置及其製造方法 | |
| CN108091683B (zh) | 半导体功率器件的超结结构及其制作方法 | |
| US9978846B2 (en) | Method for forming stepped oxide on a substrate | |
| CN106971977B (zh) | 半导体装置及其制造方法 | |
| US11315824B2 (en) | Trench isolation structure and manufacturing method therefor | |
| TWI601215B (zh) | 利用氧化層與氮化層依序包覆電極部之場效電晶體及其製造方法 | |
| CN108682685B (zh) | 半导体器件及其制作方法 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| CN107046055B (zh) | 高压半导体介质耐压终端 | |
| US9543427B2 (en) | Semiconductor device and method for fabricating the same | |
| CN108922851B (zh) | 一种带有超结结构的沟槽型vdmos器件及其制作方法 | |
| JP5671777B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |