CN102856200A - 形成超级结mosfet的pn柱层的方法 - Google Patents

形成超级结mosfet的pn柱层的方法 Download PDF

Info

Publication number
CN102856200A
CN102856200A CN2011101778789A CN201110177878A CN102856200A CN 102856200 A CN102856200 A CN 102856200A CN 2011101778789 A CN2011101778789 A CN 2011101778789A CN 201110177878 A CN201110177878 A CN 201110177878A CN 102856200 A CN102856200 A CN 102856200A
Authority
CN
China
Prior art keywords
groove
hard mask
layer
doped epitaxial
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101778789A
Other languages
English (en)
Inventor
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011101778789A priority Critical patent/CN102856200A/zh
Publication of CN102856200A publication Critical patent/CN102856200A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种形成超级结MOSFET的PN柱层的方法，采用湿法刻蚀和干法刻蚀结合的工艺，即在掺杂硅外延层上形成硬掩模后，用介质膜刻蚀把硬掩模窗口打开，然后用湿法刻蚀在窗口处刻蚀出第一沟槽，再用干法各向异性刻蚀方法刻蚀出第二沟槽；由于湿法刻蚀的特殊形貌——碗口状，所以最终形成的深沟槽顶部形貌为碗口状，所以在用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽及第二沟槽共同组成的深沟槽时，不会由于沟槽顶部和沟槽底部硅外延生长速率的差异而发生过早封口的问题，避免了硅外延填充后在沟槽内部产生较大的空洞和其他外延缺陷。

Description

形成超级结MOSFET的PN柱层的方法
技术领域
本发明涉及半导体制造工艺，特别涉及一种形成超级结MOSFET的PN柱层的方法。
背景技术
超级结MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金氧半场效应晶体管)采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层结构(或称为PN柱层)充当超级结，在截止状态且较低电压下就将P型和N型区耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下实现高的击穿电压，同时获得低导通电阻，打破了传统功率MOSFET理论的极限，因此这种新的耐压层结构在高压器件中受到越来越多的重视。超级结MOSFET主要的难点是交替排列的P型和N型半导体薄层结构(或称为PN柱层)的形成。所述PN柱层制作方法可以分为两种：一是利用多次外延成长-光刻-注入来获得交替的P型和N型掺杂区；二是首先在硅衬底上生长一层厚的掺杂硅外延层，然后在此掺杂硅外延层上形成深沟槽，再用与掺杂硅外延层有相反掺杂的硅外延填充深沟槽。第一种方法不仅工艺复杂，成本高，而且实现难度大。第二种方法中，由于沟槽为深沟槽，高宽比较大(通常大于3，例如一般600V器件中，深沟槽的高宽比约为9到16)，并且由于在沟槽内部反应物浓度的差异，沟槽顶部硅外延的生长速率总是大于沟槽底部硅外延的生长速率，所以硅外延填充后在深沟槽内部一般会有较大的空洞和其他外延缺陷存在，而较大的空洞和其它缺陷都会对器件的性能产生负面影响。
发明内容
本发明要解决的技术问题是，在形成超级结MOSFET的PN柱层时，能避免硅外延填充后在沟槽内部产生较大的空洞和其他外延缺陷。
为解决上述技术问题，本发明提供了一种形成超级结MOSFET的PN柱层的方法，包括以下步骤：
一.在硅衬底上生长一层厚度大于等于10微米的掺杂硅外延层，在所述掺杂硅外延层上形成硬掩膜；
二.用光刻胶作为介质膜，刻蚀出所述硬掩膜的窗口，所述窗口的宽度小于所述掺杂硅外延层的厚度的三分之一；
三.用湿法刻蚀在所述窗口处的掺杂硅外延层，刻蚀出第一沟槽；所述第一沟槽的深度为所述窗口的宽度的0.5～1倍；
四.用干法各向异性刻蚀方法刻蚀所述第一沟槽下的掺杂硅外延层，刻蚀出第二沟槽，所述第二沟槽的宽度与所述窗口的宽度一致；
五.去除所述硬掩膜；
六.用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽及第二沟槽共同组成的深沟槽。
所述窗口的宽度并大于等于0.2微米。
所述硬掩膜可以为氧化硅、氮化硅、氮氧化硅中的一种或多种。
为解决上述技术问题，本发明还提供了另一种形成超级结MOSFET的PN柱层的方法，包括以下步骤：
一.在硅衬底上生长一层厚度大于等于10微米的掺杂硅外延层，在所述掺杂硅外延层上生长第一硬掩膜；
二.在所述第一硬掩膜之上生长和第一硬掩膜不相同第二硬掩膜；
三.用光刻胶作为介质膜，刻蚀出由第一硬掩膜及第二硬掩膜共同组成的硬掩膜的窗口，所述窗口的宽度小于所述掺杂硅外延层的厚度的三分之一；
四.用湿法刻蚀在所述窗口处的掺杂硅外延层，刻蚀出第一沟槽；所述第一沟槽的深度为所述窗口的宽度的0.5～1倍；
五.用干法各向异性刻蚀方法刻蚀所述第一沟槽下的掺杂硅外延层，刻蚀出第二沟槽，所述第二沟槽的宽度与所述窗口的宽度一致；
六.在第二硬掩膜保护下，用湿法刻蚀第一硬掩膜，使第一硬掩膜的开口宽度与相对应的第一沟槽的顶部宽度一致；
七.去除所述第二硬掩膜；
八.用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽及第二沟槽共同组成的深沟槽。
所述窗口的宽度并大于等于0.2微米。
较佳的，所述第一硬掩膜为氮化硅，所述第二硬掩膜为氧化硅。
本发明的形成超级结MOSFET的PN柱层的方法，采用湿法刻蚀和干法刻蚀结合的工艺，即在掺杂硅外延层上形成硬掩模后，用介质膜刻蚀把硬掩模窗口打开，然后用湿法刻蚀在窗口处刻蚀出第一沟槽，再用干法各向异性刻蚀方法刻蚀出第二沟槽；由于湿法刻蚀的特殊形貌——碗口状，所以最终形成的深沟槽顶部形貌为碗口状，即可以形成顶部宽度越来越大的深沟槽，所以在用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽及第二沟槽共同组成的深沟槽时，不会由于沟槽顶部和沟槽底部硅外延生长速率的差异而发生过早封口的问题，避免了硅外延填充后在沟槽内部产生较大的空洞和其他外延缺陷。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明的形成超级结MOSFET的PN柱层的方法第一实施方式形成硬掩膜的示意图；
图2是本发明的形成超级结MOSFET的PN柱层的方法第一实施方式硬掩膜开窗的示意图；
图3是本发明的形成超级结MOSFET的PN柱层的方法第一实施方式刻蚀出第一沟槽的示意图；
图4是本发明的形成超级结MOSFET的PN柱层的方法第一实施方式刻蚀出第二沟槽的示意图；
图5是本发明的形成超级结MOSFET的PN柱层的方法第一实施方式去除硬掩膜的示意图；
图6是本发明的形成超级结MOSFET的PN柱层的方法第二实施方式生长第一硬掩膜的示意图；
图7是本发明的形成超级结MOSFET的PN柱层的方法第二实施方式生长第二硬掩膜的示意图；
图8是本发明的形成超级结MOSFET的PN柱层的方法第二实施方式硬掩膜开窗的示意图；
图9是本发明的形成超级结MOSFET的PN柱层的方法第二实施方式刻蚀出第一沟槽的示意图；
图10是本发明的形成超级结MOSFET的PN柱层的方法第二实施方式刻蚀出第二沟槽的示意图；
图11是本发明的形成超级结MOSFET的PN柱层的方法第二实施方式刻蚀第一硬掩膜的示意图；
图12是本发明的形成超级结MOSFET的PN柱层的方法第二实施方式去除第二硬掩膜的示意图。
具体实施方式
本发明的形成超级结MOSFET的PN柱层的方法第一实施方式如图1到5所示，包括以下步骤：
一.首先在硅衬底1上生长一层厚的(大于等于10微米)掺杂硅外延层2，在所述掺杂硅外延层2上形成硬掩膜5，如图1所示；所述硬掩膜5可以为氧化硅、氮化硅、氮氧化硅中的一种或多种；
二.用光刻胶作为介质膜，刻蚀出所述硬掩膜5的窗口6，如图2所示，所述窗口的宽度小于所述掺杂硅外延层2的厚度的三分之一，并大于等于0.2微米；
三.用湿法刻蚀在所述窗口6处的掺杂硅外延层2，刻蚀出第一沟槽7；第一沟槽7的深度(第一沟槽7底部到所述硬掩膜5下表面的最大距离)为所述窗口6的宽度的0.5～1倍，如图3所示；
四.用干法各向异性刻蚀方法刻蚀所述第一沟槽7下的掺杂硅外延层2，刻蚀出第二沟槽8，第二沟槽8的宽度与所述窗口6的宽度一致，如图4所示；
五.去除所述硬掩膜5，如图5所示；
六.用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽7及第二沟槽8共同组成的深沟槽。
本发明的形成超级结MOSFET的PN柱层的方法第二实施方式如图6到12所示，包括以下步骤：
一.首先在硅衬底1上生长一层厚的(大于等于10微米)掺杂硅外延层2，在所述掺杂硅外延层2上生长第一硬掩膜9(如氮化硅)，如图6所示；
二.在第一硬掩膜9之上生长和第一硬掩膜9(如氮化硅)不相同第二硬掩膜10(如氧化硅)，如图7所示；
三.用光刻胶作为介质膜，刻蚀出由第一硬掩膜9及第二硬掩膜10共同组成的硬掩膜的窗口6，如图8所示，所述窗口6的宽度小于所述掺杂硅外延层2的厚度的三分之一，并大于等于0.2微米；
四.用湿法刻蚀在所述窗口6处的掺杂硅外延层2，刻蚀出第一沟槽7；第一沟槽7的深度(第一沟槽7底部到所述第一硬掩膜9下表面的最大距离)为所述窗口6的宽度的0.5～1倍，如图9所示；
五.用干法各向异性刻蚀方法刻蚀所述第一沟槽7下的掺杂硅外延层2，刻蚀出第二沟槽8，第二沟槽8的宽度与所述窗口6的宽度一致，如图10所示；
六.在第二硬掩膜10保护下，用湿法刻蚀第一硬掩膜9，使第一硬掩膜9的开口宽度与相对应的第一沟槽7的顶部宽度一致，如图11所示；
七.去除所述第二硬掩膜10，如图12所示；
八.用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽7及第二沟槽8共同组成的深沟槽。
本发明的形成超级结MOSFET的PN柱层的方法，采用湿法刻蚀和干法刻蚀结合的工艺，即在掺杂硅外延层上形成硬掩模后，用介质膜刻蚀把硬掩模窗口打开，然后用湿法刻蚀在窗口处刻蚀出第一沟槽，再用干法各向异性刻蚀方法刻蚀出第二沟槽；由于湿法刻蚀的特殊形貌——碗口状，所以最终形成的深沟槽顶部形貌为碗口状，即可以形成顶部宽度越来越大的深沟槽，所以在用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽及第二沟槽共同组成的深沟槽时，不会由于沟槽顶部和沟槽底部硅外延生长速率的差异而发生过早封口的问题，避免了硅外延填充后在沟槽内部产生较大的空洞和其他外延缺陷。

Claims (6)

1.一种形成超级结MOSFET的PN柱层的方法，其特征在于，包括以下步骤：
一.在硅衬底上生长一层厚度大于等于10微米的掺杂硅外延层，在所述掺杂硅外延层上形成硬掩膜；
二.用光刻胶作为介质膜，刻蚀出所述硬掩膜的窗口，所述窗口的宽度小于所述掺杂硅外延层的厚度的三分之一；
三.用湿法刻蚀在所述窗口处的掺杂硅外延层，刻蚀出第一沟槽；所述第一沟槽的深度为所述窗口的宽度的0.5～1倍；
四.用干法各向异性刻蚀方法刻蚀所述第一沟槽下的掺杂硅外延层，刻蚀出第二沟槽，所述第二沟槽的宽度与所述窗口的宽度一致；
五.去除所述硬掩膜；
六.用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽及第二沟槽共同组成的深沟槽。
2.根据权利要求1所述的形成超级结MOSFET的PN柱层的方法，其特征在于，所述窗口的宽度并大于等于0.2微米。
3.根据权利要求1所述的形成超级结MOSFET的PN柱层的方法，其特征在于，所述硬掩膜为氧化硅、氮化硅、氮氧化硅中的一种或多种。
4.一种形成超级结MOSFET的PN柱层的方法，其特征在于，包括以下步骤：
一.在硅衬底上生长一层厚度大于等于10微米的掺杂硅外延层，在所述掺杂硅外延层上生长第一硬掩膜；
二.在所述第一硬掩膜之上生长和第一硬掩膜不相同第二硬掩膜；
三.用光刻胶作为介质膜，刻蚀出由第一硬掩膜及第二硬掩膜共同组成的硬掩膜的窗口，所述窗口的宽度小于所述掺杂硅外延层的厚度的三分之一；
四.用湿法刻蚀在所述窗口处的掺杂硅外延层，刻蚀出第一沟槽；所述第一沟槽的深度为所述窗口的宽度的0.5～1倍；
五.用干法各向异性刻蚀方法刻蚀所述第一沟槽下的掺杂硅外延层，刻蚀出第二沟槽，所述第二沟槽的宽度与所述窗口的宽度一致；
六.在第二硬掩膜保护下，用湿法刻蚀第一硬掩膜，使第一硬掩膜的开口宽度与相对应的第一沟槽的顶部宽度一致；
七.去除所述第二硬掩膜；
八.用与所述掺杂硅外延层有相反掺杂的硅外延填充由所述第一沟槽及第二沟槽共同组成的深沟槽。
5.根据权利要求4所述的形成超级结MOSFET的PN柱层的方法，其特征在于，所述窗口的宽度并大于等于0.2微米。
6.根据权利要求4所述的形成超级结MOSFET的PN柱层的方法，其特征在于，所述第一硬掩膜氮化硅，所述第二硬掩膜为氧化硅。
CN2011101778789A 2011-06-28 2011-06-28 形成超级结mosfet的pn柱层的方法 Pending CN102856200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101778789A CN102856200A (zh) 2011-06-28 2011-06-28 形成超级结mosfet的pn柱层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101778789A CN102856200A (zh) 2011-06-28 2011-06-28 形成超级结mosfet的pn柱层的方法

Publications (1)

Publication Number Publication Date
CN102856200A true CN102856200A (zh) 2013-01-02

Family

ID=47402671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101778789A Pending CN102856200A (zh) 2011-06-28 2011-06-28 形成超级结mosfet的pn柱层的方法

Country Status (1)

Country Link
CN (1) CN102856200A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425229A (zh) * 2013-09-10 2015-03-18 中国科学院微电子研究所 鳍片制造方法
CN104576311A (zh) * 2013-10-28 2015-04-29 上海华虹宏力半导体制造有限公司 沟槽的形成和填充方法
CN104766867A (zh) * 2014-01-03 2015-07-08 中国科学院微电子研究所 半导体器件及其制造方法
CN104810290A (zh) * 2014-01-27 2015-07-29 北大方正集团有限公司 超结mosfet的制作方法
CN107359120A (zh) * 2016-05-10 2017-11-17 北大方正集团有限公司 超结功率器件的制备方法及超结功率器件
CN109243971A (zh) * 2018-09-07 2019-01-18 成都海威华芯科技有限公司 一种半导体器件介质膜低角度蚀刻方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640171A (zh) * 2008-08-01 2010-02-03 富士电机电子技术株式会社 半导体器件制造方法
CN101710575A (zh) * 2009-12-04 2010-05-19 上海集成电路研发中心有限公司 一种防止深沟绝缘工艺中产生空洞的方法
CN101877307A (zh) * 2009-04-29 2010-11-03 上海华虹Nec电子有限公司 获得交替p型和n型半导体器件结构的方法及其器件结构
CN102082110A (zh) * 2009-11-26 2011-06-01 上海华虹Nec电子有限公司 获得倾斜沟槽结构或改变沟槽结构倾斜角的方法
CN102082082A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 填充高深宽比沟槽的外延工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640171A (zh) * 2008-08-01 2010-02-03 富士电机电子技术株式会社 半导体器件制造方法
CN101877307A (zh) * 2009-04-29 2010-11-03 上海华虹Nec电子有限公司 获得交替p型和n型半导体器件结构的方法及其器件结构
CN102082110A (zh) * 2009-11-26 2011-06-01 上海华虹Nec电子有限公司 获得倾斜沟槽结构或改变沟槽结构倾斜角的方法
CN102082082A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 填充高深宽比沟槽的外延工艺方法
CN101710575A (zh) * 2009-12-04 2010-05-19 上海集成电路研发中心有限公司 一种防止深沟绝缘工艺中产生空洞的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425229A (zh) * 2013-09-10 2015-03-18 中国科学院微电子研究所 鳍片制造方法
CN104576311A (zh) * 2013-10-28 2015-04-29 上海华虹宏力半导体制造有限公司 沟槽的形成和填充方法
CN104766867A (zh) * 2014-01-03 2015-07-08 中国科学院微电子研究所 半导体器件及其制造方法
CN104810290A (zh) * 2014-01-27 2015-07-29 北大方正集团有限公司 超结mosfet的制作方法
CN107359120A (zh) * 2016-05-10 2017-11-17 北大方正集团有限公司 超结功率器件的制备方法及超结功率器件
CN107359120B (zh) * 2016-05-10 2020-06-23 北大方正集团有限公司 超结功率器件的制备方法及超结功率器件
CN109243971A (zh) * 2018-09-07 2019-01-18 成都海威华芯科技有限公司 一种半导体器件介质膜低角度蚀刻方法
CN109243971B (zh) * 2018-09-07 2021-04-20 成都海威华芯科技有限公司 一种半导体器件介质膜低角度蚀刻方法

Similar Documents

Publication Publication Date Title
CN104779293B (zh) 沟槽型超级结器件的制造方法
CN102856200A (zh) 形成超级结mosfet的pn柱层的方法
CN101872724A (zh) 超级结mosfet的制作方法
CN101958283B (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
JP2010040653A (ja) 半導体装置の製造方法
CN104103515B (zh) Pmos晶体管的制作方法与nmos晶体管的制作方法
WO2012024858A1 (zh) 一种具有扩展型沟槽的dram结构及其制作方法
CN101877307B (zh) 获得交替p型和n型半导体器件结构的方法及其器件结构
CN104409334B (zh) 一种超结器件的制备方法
CN104253048A (zh) 堆叠纳米线制造方法
CN105575781A (zh) 沟槽型超级结的制造方法
CN103579003A (zh) 一种制作超结mosfet的方法
CN102479699B (zh) 超级结半导体器件结构的制作方法
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
CN103700631A (zh) 无结mos fet器件的制备方法
CN103280459B (zh) 具有深槽结构的图形化应变nmos器件及其制作方法
CN106057876B (zh) 具有反向续流能力的igbt及其制造方法
CN105428299A (zh) 一种深槽隔离结构的制作方法
US11315824B2 (en) Trench isolation structure and manufacturing method therefor
CN105655385A (zh) 沟槽型超级结器件的制造方法
CN104599972A (zh) 一种半导体器件及其形成方法
CN105529355B (zh) 沟槽型超级结外延填充方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN100561752C (zh) 一种准双栅mos晶体管的制备方法
CN108063159A (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102