CN104425229A - 鳍片制造方法 - Google Patents

鳍片制造方法 Download PDF

Info

Publication number
CN104425229A
CN104425229A CN201310407827.XA CN201310407827A CN104425229A CN 104425229 A CN104425229 A CN 104425229A CN 201310407827 A CN201310407827 A CN 201310407827A CN 104425229 A CN104425229 A CN 104425229A
Authority
CN
China
Prior art keywords
fin
substrate
initial fin
hard mask
nitrogenize
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310407827.XA
Other languages
English (en)
Inventor
钟汇才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310407827.XA priority Critical patent/CN104425229A/zh
Publication of CN104425229A publication Critical patent/CN104425229A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Abstract

本发明公开了一种鳍片制造方法,包括:在衬底上形成多个硬掩模线条;湿法腐蚀衬底,形成多个沟槽以及沟槽之间的多个初始鳍片;调节初始鳍片的剖面形貌,减小初始鳍片的顶部和/或底部宽度,形成最终的鳍片。依照本发明的鳍片制造方法,通过特殊的分步刻蚀工艺形成了精细化的鳍片线条,由此提高了器件性能和可靠性。

Description

鳍片制造方法
技术领域
本发明涉及一种半导体器件制造方法,特别是涉及一种制造FinFET器件鳍片的方法。
背景技术
随着器件尺寸等比例缩减至22nm技术以及以下,诸如鳍片场效应晶体管(FinFET)和三栅(tri-gate)器件的三维多栅器件成为最有前途的新器件技术之一,这些结构增强了栅极的控制能力、抑制了漏电与短沟道效应。
对于传统工艺而言,通过如下的步骤来对包括FinFET、tri-gate器件的CMOS器件进行栅极图形化以及形成接触,以便实现隔离的功能器件:
1、采用布线-切割(line-and-cut)双光刻图形化技术以及随后刻蚀栅极堆叠来对栅极图形化;
2、采用统一特征尺寸和节距来沿一个方向印刷用于栅极图形化的平行线条;
3、仅在预定的网格节点处布置栅极线端(尖端);
4、通过在形成器件间绝缘垫层之后光刻以及刻蚀来形成用于器件栅极电极和源/漏极的导电接触孔。
上述方法具有一些优点:
1、简化了适用于特殊照明模式的光刻;
2、消除了使得光刻、刻蚀和OPC复杂化的许多邻近效应。
FinFET和三栅器件与平面CMOS器件不同,是三维器件。通常,通过选择性干法或者湿法刻蚀在体衬底或者SOI衬底上形成半导体鳍片,然后横跨鳍片而形成栅极堆叠。三维三栅晶体管在垂直鳍片结构的三个侧边上均形成了导电沟道,由此提供了“全耗尽”器件运行模式。三栅晶体管也可以具有连接起来的多个鳍片以增大用于更器件高性能的总驱动能力。
然而,随着FinFET器件进入22nm技术节点并且进一步缩减,鳍片的尺寸变得越来越小,例如仅约10~30nm。此时即使采用均匀性良好的外延生长,用于器件源/漏区的鳍片尺寸仍旧非常小,这使得难以在这些区域上形成有效的接触。另一方面,这些非常小尺寸的鳍片也是脆弱的,非常容易断裂或倒塌,特别是对于形成在SOI晶片上的鳍片而言。因此,非常难以控制鳍片高度以及在体硅晶片上形成FinFET所用的浅沟槽隔离(STI)。
发明内容
由上所述,本发明的目的在于克服上述技术困难,提高鳍片的工艺控制精确度,以及提高鳍片间绝缘隔离效果。
为此,本发明提供了一种鳍片制造方法,包括:在衬底上形成多个硬掩模线条;湿法腐蚀衬底,形成多个沟槽以及沟槽之间的多个初始鳍片;调节初始鳍片的剖面形貌,减小鳍片的顶端尺寸及底部宽度,形成最终的鳍片。
其中,衬底材质选自Si、Ge、SOI、GeOI、应变硅、SiGe、GaN、GaAs、InP、InSb、石墨烯、SiC、碳纳管的任一及其组合。
其中,硬掩模线条的材质选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳的任一及其组合。
其中,初始鳍片和/或硬掩模线条的宽度为10-100nm,节距为10-200nm。
其中,湿法腐蚀的腐蚀液选自TMAH、KOH、强酸与强氧化剂的组合中的任一。
其中,初始鳍片的顶部宽度小于等于硬掩模线条的底部宽度。
其中,调整湿法腐蚀工艺参数控制沟槽底部角度。
其中,调节初始鳍片的剖面形貌的步骤为各向异性干法刻蚀衬底、或者氧化或氮化部分鳍片之后清洗去除氧化物或氮化物。
其中,调节初始鳍片的剖面形貌之前进一步包括对沟槽侧壁和底部执行掺杂,掺入选自Ge、As、B、O的元素以调节刻蚀或者氧化或氮化速率。
其中,氧化或氮化工艺包括热氧化、化学氧化或氮化、等离子氧化或氮化、气相氧化或氮化,或者倾斜注入氧或氮之后退火使其氧化或氮化。
其中,清洗去除氧化物的腐蚀液选自dHF、BOE、强酸与强氧化剂的组合的任一。
其中,初始鳍片具有梯形剖面形貌。
其中,最终的鳍片具有倒梯形的剖面形貌,或者具有倒梯形剖面形貌的上部以及矩形剖面形貌的下部。
依照本发明的鳍片制造方法,通过特殊的分步刻蚀工艺形成了精细化的鳍片线条,由此提高了器件性能和可靠性。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1为本发明器件的顶视图,其中在衬底上形成了硬掩模;
图2至图7为依照本发明的鳍片制造方法各步骤的剖面示意图;以及
图8为依照本发明的鳍片制造方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能有效提高鳍片的精细度、以及提高鳍片间绝缘隔离效果的鳍片制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
图1所示为现有技术以及本发明中FinFET、三栅器件的顶视图,其中包括衬底1以及在衬底1形成的硬掩模2。图1中A-A’线为垂直硬掩模2延伸分布方向的剖面线,B-B’线为平行于并且通过硬掩模2延伸分布方向的剖面线。特别地,在以下图2、图3中,图左部所示为器件沿图1的A-A’剖面线得到的剖视图,而图右部所示为器件沿图1的B-B’剖面线得到的剖视图;在图4至图7中,均为器件沿图1的A-A’剖面线得到的剖视图。
如图2所示,在衬底1上形成硬掩模线条2。提供衬底1,衬底1依照器件用途需要而合理选择,可包括单晶体硅(Si)、单晶体锗(Ge)、SOI、GeOI、应变硅(Strained Si)、锗硅(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb),以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑,衬底1优选地为体Si或SOI。在衬底1上通过LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射等常规工艺形成绝缘材料层,其材料可以选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)等及其组合。优选地,在绝缘材料上通过旋涂、喷涂、丝网印刷等工艺形成聚合物材料的光刻胶,随后采用预设的模板曝光、显影,得到多个平行的光刻胶线条。以光刻胶线条为掩模,对绝缘材料进行干法刻蚀,在衬底1上留下了多个平行的绝缘材料线条构成的硬掩模线条2。硬掩模线条2自身的长度/宽度(沿图1中A-A’方向,也即沿最终器件栅极堆叠延伸方向或称作第二方向)为10-100nm,平行线条2之间的节距为10-200nm。虽然本发明图示中均显示了周期性的线条,然而实际上可以依据版图设计需要合理设置线条自身宽度与节距,也即线条布局可以是离散、分立的。
如图3所示,刻蚀衬底1,在衬底1中形成多个沿第一方向(也即B-B’剖面线方向)平行分布的沟槽1G以及沟槽1G之间剩余的衬底1材料所构成的初始鳍片1F0。沟槽1G的深宽比优选地大于5:1。在本发明一个实施例中,刻蚀工艺优选湿法腐蚀,对于Si(单晶体Si或者SOI)材质的衬底1而言,湿法腐蚀的刻蚀剂为四甲基氢氧化铵(TMAH)或者KOH溶液,对于其他材质(SiGe、Ge、GaN等)可以采用强酸(例如硫酸、硝酸)与强氧化剂(例如双氧水、含臭氧的去离子水)的组合。在本发明一个实施例中,由于单晶Si等材料自身的晶格特性,在(111)面腐蚀速率明显低于其他晶面,因此沟槽1G为倒三角剖面,而初始鳍片1F0为正梯形剖面。通过调整溶液浓度(例如与水的体积比为1:2~1:5)、温度(例如20~40摄氏度并优选25摄氏度)等刻蚀条件可以精细调整刻蚀得到的沟槽1G的剖面角度(侧壁与衬底水平表面之间的锐夹角)。在本发明一个实施例中,沟槽1G底面夹角(侧壁与衬底水平表面之间的锐夹角)为54..7度。值得注意的是,可以通过控制腐蚀速率和时间来调整初始鳍片1F0的沿第二方向的长度/宽度(取梯形中位线),使得初始鳍片1F0的顶部沿第二方向的长度/宽度可以等于或者小于硬掩模线条2的底部宽度,例如也为10-100nm或者8-90nm(此时硬掩模线条2下方的衬底1被凹进2-10nm)。初始鳍片1F0之间的节距仍然与硬掩模线条2的节距相同,例如10-200nm。
如图4至图6所示,调节初始鳍片1F0的剖面形态,减小初始鳍片顶部和/或底部宽度。
可选地,如图4所示,首先通过倾斜离子注入Ge、As、B、O等元素而在沟槽1G侧壁和底部(也即初始鳍片的侧壁)形成掺杂区1D,以便调整稍后腐蚀或者刻蚀的速率。
一方面,如图5所示,采用各向异性的干法刻蚀,刻蚀衬底1中沟槽1G的底部,以便增大沟槽1G底部宽度,也即减小初始鳍片1F0底部宽度,使得最终鳍片1F宽度达到预定范围。鳍片1F沿第二方向的长度/宽度例如为5~50nm。各向异性的干法刻蚀中,垂直方向刻蚀速率明显大于水平横向侵蚀速率(例如垂直刻蚀速率:水平刻蚀速率>=5:1),刻蚀工艺例如是等离子干法刻蚀、反应离子刻蚀(RIE),刻蚀气体例如包括氟基或氯基气体,例如NF3、SF6、CF4、CH2F2、CH3F、CHF3、Cl2等及其组合。优选地,可以采用酸性腐蚀液(对于Si基衬底而言采用HF酸基腐蚀液,例如稀释HF酸dHF、或者缓释刻蚀剂BOE)来清洗沟槽、鳍片表面的氧化物以便减小缺陷。由于掺杂区提高了刻蚀速率,因此最终的沟槽1G包括倒梯形的上部(具有倾斜的第一侧壁)以及矩形的下部(具有垂直的第二侧壁),也即最终的鳍片1F具有正梯形剖面的上部以及矩形剖面的下部。
另一方面,如图6所示,可以氧化或氮化之后湿法清洗来调节剖面形态。氧化或氮化工艺可以包括热氧化、化学氧化或氮化、等离子氧化或氮化、或气相氧化或氮化,也可以倾斜注入氧和/或氮(该步骤可以合并至图4所示的注入掺杂步骤)然后退火使其氧化或氮化,最终在沟槽1G侧壁和底部形成氧化或氮化区(未示出,通常是大致均匀厚度)。之后,采用酸性腐蚀液(对于Si基衬底而言采用HF酸基腐蚀液,例如稀释HF酸dHF、或者缓释刻蚀剂BOE;对于其他材质(SiGe、Ge、GaN等)可以采用强酸(例如硫酸、硝酸)与强氧化剂(例如双氧水、含臭氧的去离子水)的组合)清洗去除氧化或氮化区得到最终的鳍片1F。由于氧化或氮化区厚度大致相同,因此最终的沟槽1G为上宽下窄的梯形剖面,鳍片1F为上窄下宽的倒梯形剖面。值得注意的是,在上述图5或者图6所示工艺步骤中,初始鳍片的底部会受到较大侵蚀,而其顶部受到较小的侵蚀,因此同时减小了上下线宽而获得了更为精细的图形线条。
如图7所示,最后去除硬掩模线条2,得到最终的鳍片1F(此处按照图5所示结构得到,也可以获得图6所示的鳍片形貌)。依照硬掩模线条2材质不同,可以选用湿法腐蚀(热磷酸针对氮化硅材质,HF酸针对氧化硅材质)或者干法刻蚀(氧等离子刻蚀针对非晶碳、DLC材质)。当硬掩模材质与图4至图6所示的掺杂区或者氧化或氮化区材质相同,均为氧化硅等氧化物或氮化硅等氮化物材质时,图7所示的步骤可以省略而合并至去除氧化区的工艺步骤中。
至此,参照图2至图7以及图8的流程图描述了本发明的绝缘体上鳍片的制造方法。此后,可以在A-A’方向沉积并刻蚀形成栅极堆叠,在栅极堆叠沿B-B’方向的两侧的鳍片1F中掺杂形成源漏区并制作接触,完成器件结构。
依照本发明的鳍片制造方法,通过特殊的分步刻蚀工艺形成了精细化的鳍片线条,由此提高了器件性能和可靠性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种鳍片制造方法,包括:
在衬底上形成多个硬掩模线条;
湿法腐蚀衬底,形成多个沟槽以及沟槽之间的多个初始鳍片;
调节初始鳍片的剖面形貌,减小初始鳍片的顶端和/或底部宽度,形成最终的鳍片。
2.如权利要求1所述的方法,其中,衬底材质选自Si、Ge、SOI、GeOI、应变硅、SiGe、GaN、GaAs、InP、InSb、石墨烯、SiC、碳纳管的任一及其组合。
3.如权利要求1所述的方法,其中,硬掩模线条的材质选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳的任一及其组合。
4.如权利要求1所述的方法,其中,初始鳍片和/或硬掩模线条的宽度为10-100nm,节距为10-200nm。
5.如权利要求1所述的方法,其中,湿法腐蚀的腐蚀液选自TMAH、KOH、强酸与强氧化剂的组合中的任一。
6.如权利要求1所述的方法,其中,初始鳍片的顶部宽度小于等于硬掩模线条的底部宽度。
7.如权利要求1所述的方法,其中,调整湿法腐蚀工艺参数控制沟槽底部角度。
8.如权利要求1所述的方法,其中,调节初始鳍片的剖面形貌的步骤为各向异性干法刻蚀衬底、或者氧化或氮化部分初始鳍片之后清洗去除氧化物或氮化物。
9.如权利要求8所述的方法,其中,调节初始鳍片的剖面形貌之前进一步包括对沟槽侧壁和底部执行掺杂,掺入选自Ge、As、B、O的元素以调节刻蚀或者氧化或氮化速率。
10.如权利要求8所述的方法,其中,氧化或氮化工艺包括热氧化、化学氧化或氮化、等离子氧化或氮化、气相氧化或氮化,或者倾斜注入氧或氮之后退火使其氧化或氮化。
CN201310407827.XA 2013-09-10 2013-09-10 鳍片制造方法 Pending CN104425229A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310407827.XA CN104425229A (zh) 2013-09-10 2013-09-10 鳍片制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310407827.XA CN104425229A (zh) 2013-09-10 2013-09-10 鳍片制造方法

Publications (1)

Publication Number Publication Date
CN104425229A true CN104425229A (zh) 2015-03-18

Family

ID=52973915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310407827.XA Pending CN104425229A (zh) 2013-09-10 2013-09-10 鳍片制造方法

Country Status (1)

Country Link
CN (1) CN104425229A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805613A (zh) * 2018-10-31 2021-05-14 应用材料公司 产生渐缩倾斜鳍片的受控硬掩模成形

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114319A (en) * 1980-02-14 1981-09-08 Fujitsu Ltd Method for forming contact hole
CN1585594A (zh) * 2003-08-22 2005-02-23 日东电工株式会社 双面布线电路板及其制造过程
CN1851945A (zh) * 2006-04-27 2006-10-25 矽畿科技股份有限公司 光二极管的封装基座结构及其制作方法
CN101038874A (zh) * 2006-03-15 2007-09-19 雅马哈株式会社 形成硅氧化物膜的方法和制造电容器与半导体装置的方法
CN101905854A (zh) * 2009-06-04 2010-12-08 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
CN101958234A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 光刻刻蚀制作工艺
CN101996876A (zh) * 2009-08-27 2011-03-30 上海华虹Nec电子有限公司 将较大尺寸沟槽顶部直角改变成明显圆角的方法
CN102543836A (zh) * 2010-12-21 2012-07-04 无锡华润上华半导体有限公司 通孔的刻蚀方法
CN102856200A (zh) * 2011-06-28 2013-01-02 上海华虹Nec电子有限公司 形成超级结mosfet的pn柱层的方法
CN103050533A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺
CN103107072A (zh) * 2011-11-11 2013-05-15 中芯国际集成电路制造(上海)有限公司 一种多栅极场效应晶体管器件的制造方法
CN103177961A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114319A (en) * 1980-02-14 1981-09-08 Fujitsu Ltd Method for forming contact hole
CN1585594A (zh) * 2003-08-22 2005-02-23 日东电工株式会社 双面布线电路板及其制造过程
CN101038874A (zh) * 2006-03-15 2007-09-19 雅马哈株式会社 形成硅氧化物膜的方法和制造电容器与半导体装置的方法
CN1851945A (zh) * 2006-04-27 2006-10-25 矽畿科技股份有限公司 光二极管的封装基座结构及其制作方法
CN101905854A (zh) * 2009-06-04 2010-12-08 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
CN101958234A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 光刻刻蚀制作工艺
CN101996876A (zh) * 2009-08-27 2011-03-30 上海华虹Nec电子有限公司 将较大尺寸沟槽顶部直角改变成明显圆角的方法
CN102543836A (zh) * 2010-12-21 2012-07-04 无锡华润上华半导体有限公司 通孔的刻蚀方法
CN102856200A (zh) * 2011-06-28 2013-01-02 上海华虹Nec电子有限公司 形成超级结mosfet的pn柱层的方法
CN103050533A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺
CN103107072A (zh) * 2011-11-11 2013-05-15 中芯国际集成电路制造(上海)有限公司 一种多栅极场效应晶体管器件的制造方法
CN103177961A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805613A (zh) * 2018-10-31 2021-05-14 应用材料公司 产生渐缩倾斜鳍片的受控硬掩模成形
US11581189B2 (en) 2018-10-31 2023-02-14 Applied Materials, Inc. Controlled hardmask shaping to create tapered slanted fins

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
KR101287743B1 (ko) 3차원 트랜지스터 응용제품에 대하여 플라즈마 도핑 및 에칭을 사용하는 선택적 핀 형상화 공정
TWI500154B (zh) 半導體裝置、電晶體及其形成方法
US8648400B2 (en) FinFET semiconductor device with germanium (GE) fins
CN102446972B (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
TWI329925B (en) Semiconductor device and method of fabricating the same
US8946029B2 (en) Methods of manufacturing integrated circuits having FinFET structures with epitaxially formed source/drain regions
CN103915316B (zh) 堆叠纳米线制造方法
CN104078324A (zh) 堆叠纳米线制造方法
CN105489555A (zh) 半导体器件制造方法
CN104253048B (zh) 堆叠纳米线制造方法
CN104425346A (zh) 绝缘体上鳍片的制造方法
US20090256207A1 (en) Finfet devices from bulk semiconductor and methods for manufacturing the same
CN106952819B (zh) 鳍式场效应晶体管的形成方法
CN104064469A (zh) 半导体器件制造方法
CN104078363A (zh) 半导体器件制造方法
CN104425229A (zh) 鳍片制造方法
US20150228765A1 (en) Method of finfet formation
CN105702725B (zh) 半导体器件及其制造方法
TW202240900A (zh) 半導體裝置及其製造方法
CN104425603A (zh) 半导体器件及其制造方法
CN103367432B (zh) 多栅极场效应晶体管及其制造方法
JP2005228781A (ja) 半導体装置およびその製造方法
CN106449761B (zh) 半导体器件的形成方法
CN112992681A (zh) 绝缘体上鳍片的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150318

RJ01 Rejection of invention patent application after publication