CN104253048B - 堆叠纳米线制造方法 - Google Patents

堆叠纳米线制造方法 Download PDF

Info

Publication number
CN104253048B
CN104253048B CN201310269609.4A CN201310269609A CN104253048B CN 104253048 B CN104253048 B CN 104253048B CN 201310269609 A CN201310269609 A CN 201310269609A CN 104253048 B CN104253048 B CN 104253048B
Authority
CN
China
Prior art keywords
groove
nano wire
etching
fin
wire manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310269609.4A
Other languages
English (en)
Other versions
CN104253048A (zh
Inventor
马小龙
秦长亮
殷华湘
付作振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310269609.4A priority Critical patent/CN104253048B/zh
Publication of CN104253048A publication Critical patent/CN104253048A/zh
Application granted granted Critical
Publication of CN104253048B publication Critical patent/CN104253048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种堆叠纳米线制造方法，包括：步骤a，在衬底上形成硬掩模；步骤b，刻蚀衬底形成第一沟槽；步骤c，在第一沟槽底部形成底部刻蚀停止层；步骤d，刻蚀第一沟槽，在第一沟槽侧面形成第二沟槽；步骤e，圆润化鳍片，形成堆叠纳米线。依照本发明的堆叠纳米线制造方法，采用干法刻蚀与湿法刻蚀混合，利用干法刻蚀控制垂直方向节距，注入形成刻蚀停止层以控制湿法腐蚀的进行，由此提高了堆叠纳米线的精度，有利于器件小型化。

Description

堆叠纳米线制造方法
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种堆叠纳米线的制造方法。
背景技术
在当前的亚20nm技术中，三维多栅器件（FiinFET或Trii-gate）是主要的器件结构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。
例如，双栅SOI结构的MOSFET与传统的单栅体Si或者SOIMOSFET相比，能够抑制短沟道效应（SCE）以及漏致感应势垒降低（DIBL）效应，具有更低的结电容，能够实现沟道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降低了对于有效栅氧厚度（EOT）的要求。而三栅器件与双栅器件相比，栅极包围了沟道区顶面以及两个侧面，栅极控制能力更强。进一步地，全环绕纳米线多栅器件更具有优势。
在全环绕纳米线多栅器件的制造过程中，已知的一种方法如下：在Si衬底上形成硬掩模，采用SF6刻蚀气体的各向异性等离子体干法刻蚀在硬掩模下方衬底中形成略微内凹的第一沟槽，相对的第一沟槽之间留有衬底材料构成鳍片结构；采用高密度CxF（碳氟比较高）刻蚀气体的等离子体刻蚀，在衬底上以及第一沟槽侧壁形成钝化层；再次SF6各向异性刻蚀，去除衬底上钝化层，留下第一沟槽内侧壁的钝化层；SF6各向同性刻蚀，继续刻蚀衬底，在第一沟槽下方形成第二沟槽；依次类推，形成多个沟槽以及鳍片结构；氧化沟槽间的鳍片结构，去除氧化物，留下纳米线阵列。该方法工艺控制困难，纳米线密度较小，一致性较差。
另一种已知的方法包括：在SOI衬底上依次外延形成Si与Ge/SiGe的交叠外延层，在顶层形成硬掩模层，刻蚀形成栅极线条，选择性刻蚀去除相邻Si层之间的Ge/SiGe层，留下Si纳米线。该方法受限于Ge/SiGe层界面性能差，工艺成本高，难以普及。
又一种已知的方法包括对衬底交替进行各向异性和各向同性的刻蚀，在衬底中形成多个Σ形剖面的沟槽。形成Σ形剖面的沟槽的方法例如是利用Si衬底在TMAH等刻蚀液中110面刻蚀速率大于100面速率，使得刻蚀终止在选定的晶面上。然而，该方法很难控制沟槽（纳米线）形状在垂直方向上的均一性，例如沟槽的上端点与下端点不在垂直线上（沟槽上部刻蚀较快，使得下部宽于上部），不易于形成纳米线堆叠结构。
发明内容
由上所述，本发明的目的在于提供一种能低成本、高效的堆叠纳米线制造方法。
为此，本发明提供了一种堆叠纳米线制造方法，包括：步骤a，在衬底上形成硬掩模；步骤b，刻蚀衬底形成第一沟槽，第一沟槽之间形成鳍片；步骤c，在第一沟槽底部形成底部刻蚀停止层；步骤d，刻蚀鳍片，形成第二沟槽；步骤e，圆润化鳍片，形成堆叠纳米线。
其中，重复步骤b至步骤d，形成上下层叠的多个鳍片。
其中，步骤b中采用各向异性的干法刻蚀，形成的第一沟槽具有垂直侧壁。
其中，步骤c中采用离子注入或者旋涂玻璃形成底部刻蚀停止层。
其中，注入离子包括C、F、O、N、S、P、As及其组合。
其中，步骤e中采用湿法腐蚀，形成的第二沟槽侧壁向内凹陷。
其中，形成的第二沟槽具有三角形或者梯形侧壁。
其中，湿法腐蚀液包括TMAH。
其中，步骤d中的第二沟槽之间保留有鳍片的剩余部分。
其中，步骤e进一步包括：在鳍片表面形成氧化层；去除氧化层，露出棱柱形鳍片；使得棱柱形鳍片圆润化，形成堆叠纳米线。
其中，步骤d中的第二沟槽相连，使得鳍片分离成棱柱形纳米线。
其中，步骤e中在氢气氛围下退火，使得棱柱形纳米线圆润化，形成堆叠纳米线。
其中，衬底表面为（100）面。
其中，第一沟槽侧壁为（110）面。
其中，第二沟槽侧壁为（111）面。
依照本发明的堆叠纳米线制造方法，采用干法刻蚀与湿法刻蚀混合，利用干法刻蚀控制垂直方向节距，注入形成刻蚀停止层以控制湿法腐蚀的进行，由此提高了堆叠纳米线的精度，有利于器件小型化。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图11为依照本发明第一实施例的制造方法各步骤的剖示图；
图12至图14为依照本发明第二实施例的制造方法步骤的剖视图；以及
图15为依照本发明的制造方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能低成本、高效的堆叠纳米线制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
首先，以下将结合图15的流程图并且参照图1至图11的剖面示意图来详细说明依照本发明第一实施例的半导体器件制造方法各步骤。
如图1所示，提供衬底1。衬底1依照器件用途需要而合理选择，可包括单晶体硅（Si）、绝缘体上硅（SOI）、单晶体锗（Ge）、绝缘体上锗（GeOI）、应变硅（Strained Si）、锗硅（SiGe），或是化合物半导体材料，例如氮化镓（GaN）、砷化镓（GaAs）、磷化铟(InP)、锑化铟（InSb），以及碳基半导体例如石墨烯、SiC、碳纳管等等。优选地，衬底1为体Si以便与CMOS工艺兼容而用于制作大规模集成电路。更优选地，衬底1为（100）晶面。
如图2所示，步骤a，在衬底1上形成硬掩模2。通过LPCVD、PECVD、UHVCVD、HDPCVD、热氧化、化学氧化、MBE、ALD、蒸发、溅射等常规方法，在衬底1上形成硬掩模层，并利用已知工艺光刻/刻蚀形成硬掩模图形2。硬掩模2的材料可以是氧化硅、氮化硅、氮氧化硅及其组合。
如图3所示，步骤b，刻蚀衬底1形成第一沟槽1G，硬掩模2下方留下的衬底1剩余部分构成第一鳍片1F。刻蚀优选为各向异性刻蚀，以使得第一沟槽1G的侧壁为（基本）垂直。各向异性刻蚀优选是氟基气体等离子体干法刻蚀，以便于通过控制刻蚀条件精确控制刻蚀深度dE，进而控制最终纳米线高度/厚度。刻蚀使得第一沟槽1G的侧壁为（110）面，而衬底1表面仍然为（100）面。
如图4所示，步骤c，在第一沟槽1G的底部形成底部刻蚀停止层1D。例如，执行离子注入，在（衬底1表面下方）第一沟槽1G的底部形成注入层1D，用作稍后湿法腐蚀的刻蚀停止层。注入的离子种类包括C、F、O、N、S、P、As等及其组合。此外，也可以在第一沟槽底部通过旋涂电介质材料，例如旋涂玻璃（SOG），来形成较薄的材料不同的底部刻蚀停止层1D（虽然图4仅示出了在衬底下方形成层1D，但是当采用SOG法形成刻蚀停止层时，层1D位于衬底表面、第一沟槽1G的底部）。此外，这个刻蚀停止层是选择性的刻蚀停止层，步骤b可以刻蚀上一个循环中经后续图5中的步骤d刻蚀后形成的凹槽的底面，但是后续图5中的步骤d不能够刻蚀经步骤c处理完后的底面。
如图5所示，步骤d，执行湿法腐蚀，在第一沟槽1G侧面形成第二沟槽1G’。湿法腐蚀的腐蚀液为四甲基氢氧化铵（TMAH），各向同性刻蚀第一沟槽1G之间的第一鳍片1F，在鳍片1F中（第一沟槽1G侧面）形成第二沟槽1G’。在湿法腐蚀过程中，由于注入的离子影响了衬底1表面注入层1D的晶体结构，使得TMAH基本不腐蚀注入层或者腐蚀速率很慢，腐蚀停止在层1D上而仅侧向腐蚀了鳍片1F。控制湿法腐蚀的速率和时间，使得第二沟槽1G’的剖面形态基本是三角形，终止在（111）面上。如图5所示，在本发明第一实施例中，第二沟槽1G’并未使得鳍片1F穿通，而是在相对的第二沟槽之间留有相连部分。
如图6所示，与图3所示类似，继续各向异性地刻蚀衬底1，在鳍片1F下方形成垂直侧壁的另一个第一沟槽1G。
如图7所示，与图4所示类似，再次执行离子注入，在衬底1表面下方形成又一注入层1D，用作稍后湿法腐蚀的刻蚀停止层。
如图8所示，与图5所示类似，再次执行湿法腐蚀，在第一鳍片1F下方腐蚀形成又一第二沟槽1G’，留下第二鳍片1F’。
之后，如图9所示，重复图3至图5（或者图6至图8）的流程，形成多个第一沟槽、第二沟槽和鳍片结构。
如图10所示，进行后处理以减薄鳍片结构。常用的方法包括采用热氧化、化学氧化的方法，在鳍片结构1F表面形成氧化层3（例如氧化硅），而使得剩余的鳍片结构1F构成纳米线1NW。优选地，可以进一步在氢气氛围中退火，使得剩余地鳍片结构1F表面圆润化，形成圆形的纳米线1NW。
如图11所示，去除表面的氧化层3，留下纳米线1NW。去除方法例如是整个器件晶片浸入HF基腐蚀液（dHF或者dBOE（缓释刻蚀剂）），腐蚀去除氧化硅材质的氧化层3，仅留下多个纳米线1NW堆叠构成的栅极线条阵列。
在实施例1的上述制造工艺过程中，由于在湿法腐蚀形成侧面的第二沟槽阶段利用离子注入层作为刻蚀停止层，有效控制了鳍片的剖面形态，有利于精确控制纳米线的精细度，提高了器件加工的精度，使得本发明能有效应用于大规模制造精细的小尺寸纳米线堆叠。
图12至图14所示为依照本发明第二实施例的制造方法的各步骤剖视图。
图12之前的各步骤与实施例的图1至图4类似，也即包括先干法刻蚀形成第一沟槽1G，然后注入形成刻蚀停止层1D，在此不再赘述。
如图12所示，与图5所示类似，执行湿法腐蚀，在第一沟槽1G侧面形成第二沟槽1G’。湿法腐蚀的腐蚀液为四甲基氢氧化铵（TMAH），各向同性刻蚀第一沟槽1G之间的第一鳍片1F，在鳍片1F中（第一沟槽1G侧面）形成第二沟槽1G’。在湿法腐蚀过程中，由于注入的离子影响了衬底1表面注入层1D的晶体结构，使得TMAH基本不腐蚀注入层或者腐蚀速率很慢，腐蚀停止在层1D上而仅侧向腐蚀了鳍片1F。与实施例1相比，增大腐蚀速度或者腐蚀时间，使得第二沟槽1G’的剖面形态基本是梯形，终止在（111）面上。如图12所示，在本发明第二实施例中，相对的两个第二沟槽1G’相连从而使得鳍片1F穿通，相对的第二沟槽之间不再有相连部分。剩余的鳍片1F实际上构成了棱柱形的纳米线阵列。
之后，如图13所示，重度执行干法刻蚀-离子注入-湿法腐蚀的工艺步骤，形成多个第一、第二沟槽以及棱柱形的纳米线结构。
最后，如图14所示，圆润化纳米线结构。与实施例1不同的，实施例2无需进行图10、11所示的氧化以及去氧化层步骤，仅在氢气氛围下执行退火，使得Si材质的棱柱形鳍片结构圆润化为圆柱形的纳米线结构1NW。
依照本发明的堆叠纳米线制造方法，采用干法刻蚀与湿法刻蚀混合，利用干法刻蚀控制垂直方向节距，注入形成刻蚀停止层以控制湿法腐蚀的进行，由此提高了堆叠纳米线的精度，有利于器件小型化。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种堆叠纳米线制造方法，包括：
步骤a，在衬底上形成硬掩模；
步骤b，各向异性刻蚀衬底形成第一沟槽，第一沟槽之间形成鳍片；
步骤c，在第一沟槽底部形成选择性的电介质材料的底部刻蚀停止层；
步骤d，湿法腐蚀刻蚀第一沟槽，形成第二沟槽；
步骤e，圆润化鳍片，形成堆叠纳米线。
2.如权利要求1的堆叠纳米线制造方法，其中，重复步骤b至步骤d，形成上下层叠的位于第一沟槽之间的多个鳍片。
3.如权利要求1的堆叠纳米线制造方法，其中，步骤b中采用各向异性的干法刻蚀，形成的第一沟槽具有垂直侧壁。
4.如权利要求1的堆叠纳米线制造方法，其中，步骤c中电介质材料为旋涂玻璃(SOG)。
5.如权利要求1的堆叠纳米线制造方法，其中，步骤d中采用湿法腐蚀，形成的第二沟槽侧壁向内凹陷。
6.如权利要求5的堆叠纳米线制造方法，其中，湿法腐蚀液包括TMAH。
7.如权利要求1的堆叠纳米线制造方法，其中，步骤d中的第二沟槽之间保留有鳍片的剩余部分。
8.如权利要求7的堆叠纳米线制造方法，其中，步骤e进一步包括：在鳍片表面形成氧化层；去除氧化层，露出棱柱形鳍片。
9.如权利要求1的堆叠纳米线制造方法，其中，步骤d中的第二沟槽相连，使得鳍片分离成棱柱形纳米线。
10.如权利要求8或9的堆叠纳米线制造方法，其中，步骤e中在氢气氛围下退火，使得棱柱形纳米线圆润化，形成堆叠纳米线。
CN201310269609.4A 2013-06-28 2013-06-28 堆叠纳米线制造方法 Active CN104253048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310269609.4A CN104253048B (zh) 2013-06-28 2013-06-28 堆叠纳米线制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310269609.4A CN104253048B (zh) 2013-06-28 2013-06-28 堆叠纳米线制造方法

Publications (2)

Publication Number Publication Date
CN104253048A CN104253048A (zh) 2014-12-31
CN104253048B true CN104253048B (zh) 2019-03-15

Family

ID=52187842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310269609.4A Active CN104253048B (zh) 2013-06-28 2013-06-28 堆叠纳米线制造方法

Country Status (1)

Country Link
CN (1) CN104253048B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520466B2 (en) * 2015-03-16 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate-all-around field effect transistors and methods of forming same
CN108242470B (zh) 2016-12-23 2023-10-13 Imec 非营利协会 形成水平纳米线的方法以及由水平纳米线制备的器件
EP3339245B1 (en) * 2016-12-23 2022-06-01 IMEC vzw Method for forming horizontal nanowires and devices manufactured thereof
CN108470685B (zh) * 2018-03-30 2022-02-01 中国科学院微电子研究所 一种纳米线结构及其制造方法
CN108962750B (zh) * 2018-07-09 2021-08-31 中国科学院微电子研究所 纳米线围栅mos器件及其制备方法
CN111564445B (zh) * 2020-03-31 2021-11-16 长江存储科技有限责任公司 3d存储器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030190766A1 (en) * 2002-04-08 2003-10-09 Micron Technology, Inc. Process for making a silicon-on-insulator ledge and structures achieved thereby
CN101960570A (zh) * 2008-02-26 2011-01-26 Nxp股份有限公司 制造半导体器件的方法和半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5413782B2 (ja) * 2008-06-09 2014-02-12 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びこれを含む集積回路
US7851790B2 (en) * 2008-12-30 2010-12-14 Intel Corporation Isolated Germanium nanowire on Silicon fin

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030190766A1 (en) * 2002-04-08 2003-10-09 Micron Technology, Inc. Process for making a silicon-on-insulator ledge and structures achieved thereby
CN101960570A (zh) * 2008-02-26 2011-01-26 Nxp股份有限公司 制造半导体器件的方法和半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Vertically Stacked Silicon Nanowire Transistors Fabricated by Inductive Plasma Etching and Stress-Limited Oxidation;Ricky M.Y.Ng . et al;《IEEE ELECTRON DEVICE LETTERS》;20090531;第30卷(第5期);正文520页右栏最后一段-第522页右栏第一段及附图1-2 *

Also Published As

Publication number Publication date
CN104253048A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
CN103730366B (zh) 堆叠纳米线mos晶体管制作方法
CN104078324B (zh) 堆叠纳米线制造方法
CN103915316B (zh) 堆叠纳米线制造方法
CN104253048B (zh) 堆叠纳米线制造方法
CN103839816B (zh) 半导体器件及其制造方法
US9929245B2 (en) Semiconductor structures and methods for multi-level work function
CN104282560B (zh) 级联堆叠纳米线mos晶体管制作方法
US8859389B2 (en) Methods of making fins and fin field effect transistors (FinFETs)
CN104282561B (zh) FinFET器件及其制作方法
US9337340B2 (en) FinFET with active region shaped structures and channel separation
US20120086053A1 (en) Transistor having notched fin structure and method of making the same
US8383474B2 (en) Thin channel device and fabrication method with a reverse embedded stressor
US9620589B2 (en) Integrated circuits and methods of fabrication thereof
CN103915324B (zh) 堆叠纳米线制造方法
CN105810585B (zh) 半导体结构的制作方法
CN108807179B (zh) 半导体结构及其形成方法
CN106571383B (zh) 半导体元件及其制作方法
US20150340229A1 (en) Transistor(s) with different source/drain channel junction characteristics, and methods of fabrication
CN107068764B (zh) 半导体器件制备方法
CN106558489A (zh) 一种纳米线结构、围栅纳米线器件及其制造方法
CN105097938A (zh) 一种鳍式场效应管及其形成方法
CN104103517A (zh) FinFET及其制造方法
CN104425229A (zh) 鳍片制造方法
CN112992681A (zh) 绝缘体上鳍片的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant