CN108962750B - 纳米线围栅mos器件及其制备方法 - Google Patents
纳米线围栅mos器件及其制备方法 Download PDFInfo
- Publication number
- CN108962750B CN108962750B CN201810745480.2A CN201810745480A CN108962750B CN 108962750 B CN108962750 B CN 108962750B CN 201810745480 A CN201810745480 A CN 201810745480A CN 108962750 B CN108962750 B CN 108962750B
- Authority
- CN
- China
- Prior art keywords
- fin
- nanowire
- dummy gate
- region
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 117
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000003989 dielectric material Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000151 deposition Methods 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- NTWSIWWJPQHFTO-AATRIKPKSA-N (2E)-3-methylhex-2-enoic acid Chemical compound CCC\C(C)=C\C(O)=O NTWSIWWJPQHFTO-AATRIKPKSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 238000005429 filling process Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 2
- 230000005669 field effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种纳米线围栅MOS器件及其制备方法。该方法在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管制造工艺兼容。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种纳米线围栅MOS器件及其制备方法。
背景技术
在先进CMOS制造中，纳米线沟道与环栅结合的方式成为解决<5nm以下制程的热点技术。目前纳米线围栅MOS器件主要包括两种制备方法：第一种方法是采用外延生长的方式在衬底上生长出Si/GeSi的叠层，然后通过选择性腐蚀其中的GeSi留下Si的纳米线。其优点为工艺与FinFet工艺类似，但局限性为外延工艺的晶格缺陷要多于体硅，尤其是多层交替外延后比较难以保证外延层的晶格完美无缺，因此器件性能会收到影响。第二种方法是采用直接刻蚀衬底硅的方法(各向异性刻蚀与各向同性刻蚀交替)形成凸凹侧壁的硅条，再采用氧化的方法来形成彼此独立的纳米线。该方法做出沟道为衬底自身的单晶硅，质量比前者强，但是在替代的假栅刻蚀过程中纳米线之间的假栅材质容易残留，从而导致假栅刻蚀后的侧墙工艺(spacer无法完全覆盖住侧壁，假栅去除工艺步骤会沿着残留通道一致腐蚀形成空洞，高K金属栅回填时会填满这些空洞，会导致有效栅长偏长，并在源漏间产生寄生电容，影响器件性能。
发明内容
本发明的主要目的在于提供一种纳米线围栅MOS器件及其制备方法，以解决现有技术中在制备纳米线围栅MOS器件时假栅刻蚀过程中纳米线之间的假栅材质容易残留的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种纳米线围栅MOS器件的制备方法，包括以下步骤：S1，对衬底进行刻蚀，形成纳米线堆叠，沿垂直于衬底的方向上纳米线堆叠中相邻的纳米线之间具有凹槽；S2，采用化学气相沉积工艺将介电材料填充到凹槽中，形成包裹纳米线的鳍结构，纳米线的堆叠方向为鳍结构的高度方向，介电材料；S3，形成跨鳍结构的假栅，鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅覆盖第二鳍体段，纳米线具有被第一鳍体段包裹的第一区域、被第二鳍体段包裹的第二区域以及被第三鳍体段包裹的第三区域；S4，去除第一鳍体段和第三鳍体段，以使纳米线中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极；S5，去除假栅及第二鳍体段，以使纳米线中的第二区域裸露，并绕第二区域的外周形成栅堆叠结构。
进一步地，采用高深宽比填充工艺或原子层沉积工艺填充介电材料，优选介电材料为SiO2。
进一步地，步骤S2包括以下步骤：S21，在刻蚀后的衬底上沉积介电材料，以使部分介电材料填充于凹槽中；S22，对除了填充于凹槽之外的介电材料进行各向异性刻蚀，以得到包裹纳米线的鳍结构。
进一步地，步骤S3包括以下步骤：S31，在刻蚀后的衬底上沉积假栅材料，以形成假栅预备层，假栅预备层的上表面高于鳍结构的上表面；S32，刻蚀假栅预备层，以形成位于第二鳍体段上方的凸起部，凸起部的延伸方向垂直于鳍结构的延伸方向；S33，形成包裹凸起部的掩膜层，掩膜层具有覆盖于凸起部两侧表面的侧墙，假栅预备层在凸起部的两侧具有未被掩膜层覆盖的裸露表面；S34，刻蚀去除裸露表面对应的部分预备层，以形成覆盖第二鳍体段的假栅。
进一步地，在步骤S4中，采用缓冲氧化物刻蚀液腐蚀去除第一鳍体段和第三鳍体段。
进一步地，步骤S5包括以下步骤：S51，在刻蚀后的衬底上沉积绝缘材料并进行平坦化处理，以使绝缘材料包裹纳米线中的第一区域和第三区域，并使假栅对应第二鳍体段的部分表面裸露；S52，依次刻蚀去除假栅和第二鳍体段，以使纳米线中的第二区域裸露；S53，绕第二区域的外周形成栅堆叠结构。
进一步地，在步骤S52中，采用TMHA溶液选择性腐蚀去除假栅，采用缓冲氧化物刻蚀液腐蚀去第二鳍体段。
进一步地，在步骤S53中，顺序绕第二区域的外周形成高K介质层和栅极。
根据本发明的另一方面，提供了一种纳米线围栅MOS器件，包括：衬底；纳米线堆叠，位于衬底上，纳米线堆叠中的纳米线包括沿长度方向顺次连接的第一区域、第二区域和第三区域；栅堆叠结构，环绕第二区域设置；以及源/漏极，位于第一区域和第三区域中。
进一步地，栅堆叠结构包括高K介质层和栅极，高K介质层环绕第二区域设置，栅极环绕高K介质层设置。
应用本发明的技术方案，提供了一种纳米线围栅MOS器件的制备方法，由于该方法在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，由于现有技术中在形成假栅时，相邻纳米线之间的凹槽中会填充有假栅材料，而在之后刻蚀去除假栅的步骤中，凹槽之中的假栅材料无法被完全去除，从而导致假栅材料在凹槽中的残留；而本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，从而能够分别通过两个步骤分别对假栅材料与填充凹槽的介电材料进行刻蚀，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管(FinFet)制造工艺兼容。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的纳米线围栅MOS器件的制备方法中，对衬底进行刻蚀以形成凹槽堆叠后的基体剖面结构示意图；
图2示出了对图1所示的凹槽堆叠进行热氧化以形成纳米线堆叠后的基体剖面结构示意图；
图3示出了在图2所示的刻蚀后的衬底上沉积介电材料以使部分介电材料填充于凹槽中后的基体剖面结构示意图；
图4示出了对图3所示的除了填充于凹槽之外的介电材料进行各向异性刻蚀以得到包裹纳米线的鳍结构后的基体剖面结构示意图；
图5示出了去除图4所示的第一硬掩膜后的基体剖面结构示意图；
图6示出了在图5所示的刻蚀后的衬底上沉积假栅材料以形成假栅预备层后的基体剖面结构示意图；
图7示出了刻蚀图6所示的假栅预备层以形成位于第二鳍体段上方的凸起部后的基体剖面结构示意图；
图8示出了图7所示的基体在A-A′方向的断面结构示意图；
图9示出了在图7所示的假栅预备层上形成第三硬掩膜后的基体剖面结构示意图；
图10示出了图9所示的基体在A-A′方向的断面结构示意图；
图11示出了形成包裹图9所示的凸起部的掩膜层后的基体剖面结构示意图；
图12示出了图11所示的基体在A-A′方向的断面结构示意图；
图13示出了刻蚀去除图11所示的裸露表面对应的部分预备层以形成覆盖第二鳍体段的假栅后的基体剖面结构示意图；
图14示出了图13所示的基体在A-A′方向的断面结构示意图；
图15示出了去除图14所示的第一鳍体段和第三鳍体段以使纳米线中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极后的基体剖面结构示意图；
图16示出了图15所示的基体在B-B′方向的断面结构示意图；
图17示出了在图15所示的刻蚀后的衬底上沉积绝缘材料并进行平坦化处理后的基体剖面结构示意图；
图18示出了图17所示的基体在B-B′方向的断面结构示意图；
图19示出了依次刻蚀去除图17所示的假栅和第二鳍体段以使纳米线中的第二区域裸露后的基体剖面结构示意图；
图20示出了图19所示的基体在B-B′方向的断面结构示意图；
图21示出了绕图19所示的第二区域的外周形成栅堆叠结构后的基体剖面结构示意图；
图22示出了图21所示的基体在B-B′方向的断面结构示意图；
图23示出了在本申请实施方式所提供的纳米线围栅MOS器件的剖面结构示意图；
图24示出了图23所示的纳米线围栅MOS器件在B-B′方向的断面结构示意图。
其中，上述附图包括以下附图标记：
100、衬底；110、第一硬掩膜；120、凹槽；130、纳米线；140、介电材料；141、鳍结构；150、假栅预备层；151、凸起部；152、假栅；160、第二硬掩膜；170、第三硬掩膜；180、掩膜层；190、源/漏极；200、绝缘材料；210、栅堆叠结构。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术中在制备纳米线围栅MOS器件时假栅刻蚀过程中纳米线之间的假栅材质容易残留。本发明的发明人针对上述问题进行研究，提出了一种纳米线围栅MOS器件的制备方法，包括以下步骤：S1，对衬底100进行刻蚀，形成纳米线堆叠，沿垂直于衬底100的方向上纳米线堆叠中相邻的纳米线130之间具有凹槽120；S2，采用化学气相沉积将介电材料140填充到凹槽120中，形成包裹纳米线130的鳍结构141，纳米线130的堆叠方向为鳍结构141的高度方向；S3，形成跨鳍结构141的假栅152，鳍结构141由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅152覆盖第二鳍体段，纳米线130具有被第一鳍体段包裹的第一区域、被第二鳍体段包裹的第二区域以及被第三鳍体段包裹的第三区域；S4，去除第一鳍体段和第三鳍体段，以使纳米线130中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极190；S5，去除假栅152及第二鳍体段，以使纳米线130中的第二区域裸露，并绕第二区域的外周形成栅堆叠结构210。
上述纳米线围栅MOS器件的制备方法中由于在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹纳米线的鳍结构，然后再形成跨鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，由于现有技术中在形成假栅时，相邻纳米线之间的凹槽中会填充有假栅材料，而在之后刻蚀去除假栅的步骤中，凹槽之中的假栅材料无法被完全去除，从而导致假栅材料在凹槽中的残留；而本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，从而能够分别通过两个步骤分别对假栅材料与填充凹槽的介电材料进行刻蚀，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步的工艺难度，使之与目前主流量产的鳍结构场效应晶体管(FinFet)制造工艺兼容。
下面将更详细地描述根据本发明提供的纳米线围栅MOS器件的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：对衬底100进行刻蚀，形成纳米线堆叠，沿垂直于衬底100的方向上纳米线堆叠中相邻的纳米线130之间具有凹槽120，如图1和图2所示。
上述衬底100可以是硅基衬底，例如体硅、SOI、应变硅、GeSi中的一种，也可以采用三五族材料，优选为体硅衬底。
在上述步骤S1中，可以采用现有技术中常规的工艺方法形成上述纳米线堆叠，在一种优选的实施方式中，上述步骤S1包括以下过程：在衬底100上，采用化学气相沉积等工艺沉积一层掩膜材料并图形化以形成第一硬掩膜110；以第一硬掩膜110为掩模，对上述衬底100进行刻蚀，形成相对的凹槽120，此时，对衬底100进行刻蚀的刻蚀性气体可以为SF6、SF6/O2、SF6/O2/Ar或SF6与其他气体的组合，从而实现对干法刻蚀的调控；利用C4F6或C4F8等钝化性气体在凹槽120的底部和侧壁形成钝化保护层；然后，交替执行通入离子体刻蚀和通入钝化性气体进行钝化形成聚合物保护层的步骤，以得到凹槽堆叠，如图1所示；随后，上述凹槽堆叠进行高温热氧化处理，以得到表面具有氧化物层的纳米线堆叠，纳米线堆叠的内部形成较为圆滑的纳米线130，如图2所示。
在执行完上述步骤S1之后，执行步骤S2：采用化学气相沉积工艺(CVD)将介电材料140填充到凹槽120中，形成包裹纳米线130的鳍结构141，纳米线130的堆叠方向为鳍结构141的高度方向，如图3至图5所示。
在上述步骤S2中，为了保证材料能够具有较高的填充能力，优选地，采用高深宽比工艺填充介电材料140，或采用等离子体增强工艺填充介电材料140，更为优选地，上述介电材料140为SiO2。
在一种优选的实施方式中，上述步骤S2包括以下步骤：S21，在刻蚀后的衬底100上沉积上述介电材料140，以使部分介电材料140填充于凹槽120中，如图3所示；S22，对除了填充于凹槽120之外的介电材料140进行各向异性刻蚀，以得到包裹纳米线130的鳍结构141，如图4所示。
当在上述步骤S1中形成有第一硬掩膜110时，在上述步骤S21中，可以通过平坦化处理使沉积的介电材料140与第一硬掩膜110的上表面齐平，得到如图3所示的结构；然后，在上述步骤S22中，以第一硬掩膜110为掩模，对上述介电材料140进行各向异性刻蚀，从而得到包裹纳米线130的鳍结构141，得到如图4所示的结构；随后，去除上述第一硬掩膜110，得到如图5所示的结构。
在执行完上述步骤S2之后，执行步骤S3：形成跨鳍结构141的假栅152，鳍结构141由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅152覆盖第二鳍体段，纳米线130具有被第一鳍体段包裹的第一区域、被第二鳍体段包裹的第二区域以及被第三鳍体段包裹的第三区域，如图6至图14所示。
在一种优选的实施方式中，上述步骤S3包括以下步骤：S31，在刻蚀后的衬底100上沉积假栅材料，以形成假栅预备层150，假栅预备层150的上表面高于鳍结构141的上表面，如图6所示；S32，刻蚀假栅预备层150，以形成位于第二鳍体段上方的凸起部151，凸起部151的延伸方向垂直于鳍结构141的延伸方向，如图7和图8所示；S33，形成包裹凸起部151的掩膜层180，掩膜层180具有覆盖于凸起部151两侧表面的侧墙，假栅预备层150在凸起部151的两侧具有未被掩膜层180覆盖的裸露表面，如图9至图12所示；S34，刻蚀去除裸露表面对应的部分预备层150，以形成覆盖第二鳍体段的假栅152，如图13和图14所示。
在上述步骤31中，在沉积假栅材料之后，可以通过平坦化处理以使假栅预备层150具有平坦的表面，得到如图6所示的结构；在上述步骤S32中，可以在采用化学气相沉积等工艺沉积一层掩膜材料并图形化以形成第二硬掩膜160，第二硬掩膜160对应设置于鳍结构141中第二鳍体段的上方，然后以第一硬掩膜110为掩模，对假栅预备层150进行刻蚀，使得到的凸起部151同样对应设置于第二鳍体段上方，得到如图7和图8所示的结构；在上述步骤S33中，继续沉积掩膜材料以形成第三硬掩膜170，得到如图9和图10所示的结构，然后，对位于第三硬掩膜170进行各向异性刻蚀，以去除位于凸起部151两侧的部分第三硬掩膜170，得到如图11和图12所示的掩膜层180；在上述步骤34中，以该掩膜层180为掩模，对未被掩膜层180覆盖的假栅预备层150表面进行刻蚀，以将假栅预备层150形成覆盖第二鳍体段的假栅152，得到如图13和图14所示的结构。
在执行完上述步骤S3之后，执行步骤S4：去除鳍结构141中的第一鳍体段和第三鳍体段，以使纳米线130中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极190，如图15和图16所示。
在上述步骤S4中，为了提高对上述第一鳍体段和上述第三鳍体段的刻蚀效率，优选地，采用缓冲氧化物刻蚀液(BOE)腐蚀去除第一鳍体段和第三鳍体段；形成上述源/漏极40的工艺可以为原位掺杂，本领域技术人员可以根据现有技术对上述原位掺杂的工艺条件进行合理设定。
在执行完上述步骤S4之后，执行步骤S5：去除假栅152以及鳍结构141中的第二鳍体段，以使纳米线130中的第二区域裸露，并绕第二区域的外周形成栅堆叠结构210，如图17至图22所示。
在一种优选的实施方式中，上述步骤S5包括以下步骤：S51，在刻蚀后的衬底100上沉积绝缘材料200并进行平坦化处理，以使绝缘材料200包裹纳米线130中的第一区域和第三区域，并使假栅152对应第二鳍体段的部分表面裸露，如图17和图18所示；S52，依次刻蚀去除假栅152和鳍结构141中的第二鳍体段，以使纳米线130中的第二区域裸露，如图19和图20所示；S53，绕第二区域的外周形成栅堆叠结构210，如图21和图22所示。
在上述步骤S52中，为了提高对上述假栅152和上述鳍结构141中第二鳍体段的刻蚀效率，优选地，采用TMHA溶液选择性腐蚀去除假栅152；优选地，采用缓冲氧化物刻蚀液(BOE)腐蚀去第二鳍体段。
在上述步骤S53中，优选地，顺序绕第二区域的外周形成高K介质层和栅极，从而使栅堆叠结构包括包裹且环绕纳米线130的高K介质层和栅极。形成上述高K介质层的高K介质材料可以包括HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3等。形成上述栅极的金属栅材料可以为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu和RuOx等，本领域技术人员可以根据现有技术对上述高K介质与金属栅材料的种类进行合理选取。
根据本发明的领域方面，还提供了一种纳米线围栅MOS器件，如图23和图24所示，包括衬底100、纳米线堆叠、栅堆叠结构210和源/漏极190；纳米线堆叠位于衬底100上，纳米线堆叠中的纳米线130包括沿长度方向顺次连接的第一区域、第二区域和第三区域；栅堆叠结构210环绕第二区域设置；源/漏极190位于第一区域和第三区域中。
上述纳米线围栅MOS器件由于是通过在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，以形成包裹纳米线的鳍结构，然后再形成跨鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。
在本发明的上述纳米线围栅MOS器件中，栅堆叠结构210包括高K介质层和栅极，高K介质层环绕第二区域设置，栅极环绕高K介质层设置，本领域技术人员可以根据现有技术对上述高K介质与金属栅材料的种类进行合理选取。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，由于现有技术中在形成假栅时，相邻纳米线之间的凹槽中会填充有假栅材料，而在之后刻蚀去除假栅的步骤中，凹槽之中的假栅材料无法被完全去除，从而导致假栅材料在凹槽中的残留；而本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，从而能够分别通过两个步骤分别对假栅材料与填充凹槽的介电材料进行刻蚀，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管(FinFet)制造工艺兼容。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种纳米线围栅MOS器件的制备方法，其特征在于，包括以下步骤：
S1，对衬底（100）进行刻蚀，对衬底（100）进行刻蚀，形成柱状结构，所述柱状结构的侧壁上具有凹槽（120），对所述柱状结构进行热氧化处理，以得到表面具有氧化物层的纳米线堆叠，所述凹槽（120）位于纳米线堆叠中相邻纳米线（130）之间的柱状结构的侧壁上；
S2，采用化学气相沉积工艺将介电材料（140）填充到所述凹槽（120）中，形成包裹所述纳米线（130）的鳍结构（141），所述纳米线（130）的堆叠方向为所述鳍结构（141）的高度方向；
S3，形成跨所述鳍结构（141）的假栅（152），所述鳍结构（141）由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，所述假栅（152）覆盖所述第二鳍体段，所述纳米线（130）具有被所述第一鳍体段包裹的第一区域、被所述第二鳍体段包裹的第二区域以及被所述第三鳍体段包裹的第三区域；
S4，去除所述第一鳍体段和所述第三鳍体段，以使所述纳米线（130）中的所述第一区域和所述第三区域裸露，并在所述第一区域和所述第三区域中形成源/漏极（190）；
S5，去除所述假栅（152）及所述第二鳍体段，以使所述纳米线（130）中的所述第二区域裸露，并绕所述第二区域的外周形成栅堆叠结构（210）。
2.根据权利要求1所述的制备方法，其特征在于，采用高深宽比填充工艺或原子层沉积工艺填充所述介电材料（140）。
3.根据权利要求2所述的制备方法，其特征在于，所述介电材料（140）为SiO2。
4.根据权利要求1至3中任一项所述的制备方法，其特征在于，所述步骤S2包括以下步骤：
S21，在刻蚀后的所述衬底（100）上沉积所述介电材料（140），以使部分所述介电材料（140）填充于所述凹槽（120）中；
S22，对除了填充于所述凹槽（120）之外的所述介电材料（140）进行各向异性刻蚀，以得到包裹所述纳米线（130）的所述鳍结构（141）。
5.根据权利要求1所述的制备方法，其特征在于，所述步骤S3包括以下步骤：
S31，在刻蚀后的所述衬底（100）上沉积假栅材料，以形成假栅预备层（150），所述假栅预备层（150）的上表面高于所述鳍结构（141）的上表面；
S32，刻蚀所述假栅预备层（150），以形成位于所述第二鳍体段上方的凸起部（151），所述凸起部（151）的延伸方向垂直于所述鳍结构（141）的延伸方向；
S33，形成包裹所述凸起部（151）的掩膜层（180），所述掩膜层（180）具有覆盖于所述凸起部（151）两侧表面的侧墙，所述假栅预备层（150）在所述凸起部（151）的两侧具有未被所述掩膜层（180）覆盖的裸露表面；
S34，刻蚀去除所述裸露表面对应的部分所述预备层（150），以形成覆盖所述第二鳍体段的所述假栅（152）。
6.根据权利要求1所述的制备方法，其特征在于，在所述步骤S4中，采用缓冲氧化物刻蚀液腐蚀去除所述第一鳍体段和所述第三鳍体段。
7.根据权利要求1所述的制备方法，其特征在于，所述步骤S5包括以下步骤：
S51，在刻蚀后的所述衬底（100）上沉积绝缘材料（200）并进行平坦化处理，以使所述绝缘材料（200）包裹所述纳米线（130）中的所述第一区域和所述第三区域，并使所述假栅（152）对应所述第二鳍体段的部分表面裸露；
S52，依次刻蚀去除所述假栅（152）和所述第二鳍体段，以使所述纳米线（130）中的所述第二区域裸露；
S53，绕所述第二区域的外周形成栅堆叠结构（210）。
8.根据权利要求7所述的制备方法，其特征在于，在所述步骤S52中，采用TMHA溶液选择性腐蚀去除所述假栅（152），采用缓冲氧化物刻蚀液腐蚀去所述第二鳍体段。
9.根据权利要求7所述的制备方法，其特征在于，在所述步骤S53中，顺序绕所述第二区域的外周形成高K介质层和栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810745480.2A CN108962750B (zh) | 2018-07-09 | 2018-07-09 | 纳米线围栅mos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810745480.2A CN108962750B (zh) | 2018-07-09 | 2018-07-09 | 纳米线围栅mos器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108962750A CN108962750A (zh) | 2018-12-07 |
| CN108962750B true CN108962750B (zh) | 2021-08-31 |
Family
ID=64482500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810745480.2A Active CN108962750B (zh) | 2018-07-09 | 2018-07-09 | 纳米线围栅mos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108962750B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164762B (zh) * | 2019-05-24 | 2021-05-04 | 中国科学院微电子研究所 | 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 |
| CN111029407B (zh) * | 2019-11-25 | 2023-10-03 | 长江存储科技有限责任公司 | 场效应晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104253048A (zh) * | 2013-06-28 | 2014-12-31 | 中国科学院微电子研究所 | 堆叠纳米线制造方法 |
| CN105590845A (zh) * | 2015-12-25 | 2016-05-18 | 中国科学院微电子研究所 | 堆叠围栅纳米线制造方法 |
| CN106531632A (zh) * | 2015-09-10 | 2017-03-22 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257450B2 (en) * | 2014-02-18 | 2016-02-09 | Stmicroelectronics, Inc. | Semiconductor device including groups of stacked nanowires and related methods |
| US9716142B2 (en) * | 2015-10-12 | 2017-07-25 | International Business Machines Corporation | Stacked nanowires |
-
2018
- 2018-07-09 CN CN201810745480.2A patent/CN108962750B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104253048A (zh) * | 2013-06-28 | 2014-12-31 | 中国科学院微电子研究所 | 堆叠纳米线制造方法 |
| CN106531632A (zh) * | 2015-09-10 | 2017-03-22 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管制作方法 |
| CN105590845A (zh) * | 2015-12-25 | 2016-05-18 | 中国科学院微电子研究所 | 堆叠围栅纳米线制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108962750A (zh) | 2018-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337193B2 (en) | Semiconductor device with epitaxial structures | |
| US9842737B2 (en) | Self-aligned quadruple patterning process | |
| US9666715B2 (en) | FinFET transistor with epitaxial structures | |
| CN103858215B (zh) | 非平坦晶体管以及其制造的方法 | |
| US8536563B2 (en) | Nanowire field effect transistors | |
| TWI404206B (zh) | 形成具有鰭狀物之半導體裝置之方法及其結構 | |
| CN110189997B (zh) | 堆叠纳米片环栅晶体管及其制备方法 | |
| US20050136585A1 (en) | Method of fabricating semiconductor devices with replacement, coaxial gate structure | |
| CN107871740A (zh) | 在衬底和/或鳍中包括器件隔离区的半导体器件 | |
| US11335681B2 (en) | Fin-type field effect transistor structure and manufacturing method thereof | |
| JP4965462B2 (ja) | プレーナ型ダブルゲートトランジスタを形成する方法 | |
| CN108695382B (zh) | 半导体装置及其制造方法 | |
| TWI593111B (zh) | 半導體裝置 | |
| CN108962750B (zh) | 纳米线围栅mos器件及其制备方法 | |
| US10083879B2 (en) | Semiconductor nanowire device and fabrication method thereof | |
| CN104347709B (zh) | 半导体装置 | |
| CN105097693A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| WO2015008548A1 (ja) | 半導体装置の製造方法 | |
| US20160181382A1 (en) | Method for fabricating a transistor with a raised source-drain structure | |
| JP2010010382A (ja) | 半導体装置およびその製造方法 | |
| CN118248718A (zh) | 一种核壳超晶格场效应晶体管器件及其制备方法 | |
| CN104681607B (zh) | 一种FinFET器件及其制造方法 | |
| CN114093943A (zh) | 一种半导体器件及其制造方法 | |
| CN117693820A (zh) | 环栅晶体管、其制备方法、cmos晶体管及电子设备 | |
| TWI529804B (zh) | 一種具有金屬閘極之半導體結構暨其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |