TWI529804B

TWI529804B - 一種具有金屬閘極之半導體結構暨其製作方法

Info

Publication number: TWI529804B
Application number: TW101114191A
Authority: TW
Inventors: 劉安淇; 林俊賢
Original assignee: 聯華電子股份有限公司
Priority date: 2012-04-20
Filing date: 2012-04-20
Publication date: 2016-04-11
Also published as: TW201344792A

Description

一種具有金屬閘極之半導體結構暨其製作方法

本發明係關於一種半導體結構及其製程，特別係關於一種具有金屬閘極與低介電常數(low-K)間隙壁的半導體結構暨其製程。

近年來，隨著各種消費性電子產品不斷的朝小型化發展，半導體元件設計的尺寸亦不斷縮小，以符合高積集度、高效能和低耗電之潮流以及產品需求。

隨著場效電晶體(field effect transistors,FETs)元件尺寸持續地縮小，習知平面式(planar)場效電晶體元件之發展已面臨製程上之極限。為了克服製程限制，以非平面(non-planar)之場效電晶體元件，例如鰭狀場效電晶體(fin field effect transistor,Fin FET)元件來取代平面電晶體元件已成為目前之主流發展趨勢。由於鰭狀場效電晶體元件的立體結構可增加閘極與鰭狀結構的接觸面積，因此，可進一步增加閘極對於載子通道區域的控制，從而降低小尺寸元件面臨的汲極引發能帶降低(drain induced barrier lowering,DIBL)效應，並可以抑制短通道效應(short channel effect,SCE)。再者，由於鰭狀場效電晶體元件在同樣的閘極長度下會具有更寬的通道寬度，因而可獲得加倍的汲極驅動電流。甚而，電晶體元件的臨界電壓(threshold voltage)亦可藉由調整閘極的功函數而加以調控。

在習知的鰭狀場效電晶體元件製程中，閘極與鰭狀結構的側壁上會覆蓋有一層間隙壁(spacer)。在該間隙壁的形成過程中，間隙壁材質(多為SiN)易殘留在鰭狀結構的側壁上，且其填洞率不佳，不易填入凹槽、溝渠等結構中。再者，隨著半導體元件尺寸持續地縮小，閘極與源極/汲極之間的距離越來越近，傳統的間隙壁材質將容易導致寄生電容的產生，影響到半導體元件的電性。

是以，本發明即針對習知半導體元件之製程與結構進行改善，以進一步提升元件之效能。

有鑒於前述習知技術之諸項缺失，本發明特以提出了一種新穎的半導體結構及其製程，其製程中使用低介電常數(low-K)材質的間隙壁來取代預先形成的犧牲間隙壁，可進一步改善所形成閘極元件之電性。

本發明的目的之一在於提供一種金屬閘極製程，其步驟包含提供一基底、在該基底上形成一犧牲閘極、在該犧牲閘極之至少一周圍側壁上形成一犧牲間隙壁、在該犧牲閘極兩側的該基底中分別形成一源極與一汲極、進行一替換金屬閘極製程，以金屬閘極取代該犧牲閘極、移除該犧牲間隙壁；以及形成一低介電常數間隙壁取代該犧牲間隙壁。

本發明的另一目的在於提供一種鰭狀場效電晶體製程，其步驟包含提供一基底、在該基底上形成至少一鰭狀結構、在部分該鰭狀結構上形成一犧牲閘極、在該犧牲閘極之至少一周圍側壁上形成一犧牲間隙壁、在該犧牲閘極兩側的該鰭狀結構中分別形成一源極與一汲極、進行一替換金屬閘極製程，以金屬閘極取代該犧牲閘極、移除該犧牲間隙壁、以及形成一低介電常數(low-K)間隙壁取代該犧牲間隙壁。

本發明的又一目的在於提供一種具有金屬閘極之半導體結構，其包含有一基底、一金屬閘極，位於該基底上、磊晶結構，分別設置於該金屬閘極兩側、以及低介電常數間隙壁，分別設置於該金屬閘極與該磊晶結構之間的凹部中，且該低介電常數間隙壁的頂面低於該金屬閘極的頂面。

本發明的又一目的在於提供一種鰭狀場效電晶體，其包含有一基底、至少一鰭狀結構，形成在該基底上、一閘極，形成在該鰭狀結構上、磊晶結構，分別形成在該閘極兩側的該鰭狀結構中、以及低介電常數間隙壁，分別形成在該閘極與該源極/汲極之間的凹部中以及該鰭狀結構周圍的凹槽中，其中該低介電常數間隙壁係與該源極/汲極的頂面齊平且低於該閘極的頂面。

無疑地，本發明的這類目的與其他目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明後將變得更為顯見。

在下文的細節描述中，元件符號會標示在隨附的圖示中成為其中的一部份，並且以可實行該實施例之特例描述方式來表示。這類實施例會說明足夠的細節俾使該領域之一般技藝人士得以具以實施。閱者須瞭解到本發明中亦可利用其他的實施例或是在不悖離所述實施例的前提下作出結構性、邏輯性、及電性上的改變。因此，下文之細節描述將不欲被視為是一種限定，反之，其中所包含的實施例將由隨附的申請專利範圍來加以界定。再者，本發明通篇說明書與隨附申請專利範圍中會使用某些詞彙來指稱特定的組成元件。該領域的技藝人士將理解到，半導體元件製造商可能會以不同的名稱來指稱一相同的元件，如間隙壁與側壁子(spacer)等。

現在下文中將提供數個實施例搭配圖示來說明本發明之半導體製程。其中，第1-8圖係繪示出根據本發明第一較佳實施例中一金屬閘極(metal gate)製程的截面示意圖，第9-15圖繪示出根據本發明第二較佳實施例中一鰭狀場效電晶體(Fin FET)製程的截面示意圖。

首先，請參照第1-8圖，該些圖示係依序繪示出本發明一金屬閘極的製作流程。如第1圖所示，首先提供一基底100，其包含但不限定於是矽基底、磊晶矽、矽鍺半導體基底、碳化矽基底或矽覆絕緣(silicon-on-insulator,SOI)等基材，來作為整個半導體結構的基礎。基底100上可預先定義出NMOS區域與PMOS區域，並形成有對應的P井與N井結構。一圖案化的閘極結構101形成在基底100上，其中形成此閘極結構101的步驟可包含：依序在基底100上形成一閘極氧化層(如SiO₂和/或高介電常數high-k材質)102、一犧牲閘極103(如poly-Si、SiN或SiON、或是進階圖案化薄膜(advanced pattern film,APF)等材質)、以及一蓋層104(如SiN或SiO₂)等層結構，接著以微影蝕刻製程來圖案化蓋層104，並以圖案化後的蓋層104作為硬遮罩來進行蝕刻，以將蓋層104之圖案轉移至閘極氧化層102與犧牲閘極103。上述閘極結構101之形成方法為本領域習用已久之技術，故於此不再多加贅述。

復參照第1圖，閘極結構101的至少一周圍側壁上會形成犧牲間隙壁(dummy spacer)105結構。犧牲間隙壁105可藉由沉積一材質層後再對其進行乾蝕刻之方式形成。在本發明中，犧牲間隙壁105的功用在於可將後續所形成的磊晶結構或源極/汲極與閘極結構101分隔，並具有較高的機械強度以因應後續的替換金屬閘極製程。犧牲間隙壁105之材質可包含易於移除的氮化矽(SiN)或進階圖案化薄膜(APF)等材質，以替換上低介電常數(low-K)之間隙壁。

再者，在形成犧牲間隙壁105之前，閘極結構101兩側可先分別形成一襯裡層106。襯裡層106之材質可包含氮碳化矽(SiCN)、氮氧化矽(SiON)、氮化矽(SiN)等材質，這些材質與其上所形成的犧牲間隙壁106具有相當不同的濕蝕刻速率，故可因高蝕刻選擇比之故在後續移除犧牲間隙壁105的步驟中作為一蝕刻停止層。同時，襯裡層106之存在亦有助於使犧牲間隙壁105更能有效地附著在閘極結構101與基底100上。

接著請參照第2圖，在形成閘極結構101之後，閘極結構101的兩側會分別形成一磊晶結構107。磊晶結構107係透過一磊晶製程而在閘極結構101兩側的矽質表面形成，其材質會視電晶體的電性(如PMOS或NMOS)而定，其可能為一矽鍺磊晶層(Si-Ge)或一矽碳磊晶層(SiC)，或是元素週期表中的III-V族化合物等。形成磊晶結構107的步驟可包含：進行數道乾蝕刻製程及/或濕蝕刻製程分別在閘極結構101兩側的基底100中形成一凹槽108，由於上述的蝕刻製程會沿著特定晶向蝕刻之故，最後所蝕刻出之凹槽108會具有特定方向性的形狀，如圖中所示的鑽石形的截面形狀。之後，進行一選擇性磊晶製程(Selective Epitaxy Growth,SEG)在凹槽108中長出磊晶結構107。在本實施例中，由於凹槽108呈鑽石形截面形狀以及磊晶會沿晶面成長之特性，所長出的磊晶結構107截面亦會呈鑽石形，且其頂面會高於基底100的表面。由於磊晶結構107與基底100(通常為矽材質)具有不同的晶格常數，故其會對閘極結構101下方之基底100中的晶格造成應力，進而產生應變矽通道以提昇電子/電洞遷移率。此外，磊晶結構107可由下而上可依序包含一未摻雜磊晶層、一摻雜磊晶塊層與一未摻雜磊晶蓋層。

在形成磊晶結構107之後，一離子植入製程會施加在前述所形成的磊晶結構107，以將N型摻質(如磷、砷或銻)、P型摻質(如硼、二氟化硼)並混合其他共同摻質(如碳、氮、氟、鍺、矽)分別植入相對應之NMOS或PMOS的磊晶結構107中，以在閘極結構101兩側的磊晶結構107中分別定義出一源極107a與一汲極107b，完成電晶體整體架構。

之後，磊晶結構107上亦可選擇性地透過一自對準金屬矽化物製程在其表面順應地形成一層金屬矽化物(salicide，未示於圖中)，以方便後續與接觸插塞(contact plug，未示於圖中)電性連接。上述金屬矽化物製程可包含前清洗製程、金屬沉積製程、退火製程、選擇性蝕刻製程等，該些製程已為本領域中所習知者，故在此不多加贅述。或者，上述的金屬矽化物製程亦可能留待後續完成替換金屬閘極製程、層間介電層(inter-layer dielectric，ILD)覆蓋源極107a與汲極107b、挖出接觸孔之後才施行。

或者，在本發明其它實施例中，磊晶結構107亦可直接形成在基底100的源極107a與汲極107b上，如第3圖所示的升起式源極/汲極(raised S/D)態樣，而不須形成凹槽108。在此實施例中，磊晶結構107係順應地形成在基底100平面上，而源極107a與汲極107b則定義在磊晶結構107下方的基底100中。

在定義出源極107a與汲極107b後，接著，請同時參照第2圖及第4圖，進行一替換金屬閘極(replacement metal gate,RMG)製程以金屬閘極來取代犧牲閘極103。採用替換性金屬閘極製程將可避免源極/汲極超淺接面活化回火以及形成金屬矽化物等高熱預算製程，且具有較寬廣的材料選擇，是為一相當具有優勢之技術。本發明替換性金屬閘極製程之步驟流程可包含如下：形成一層間介電層109毯覆整個基底100表面(包含整個閘極結構101與磊晶結構107區域)；藉由一平坦化製程移除部分的層間介電層109以及蓋層104，直至暴露出閘極結構101中的犧牲閘極103；進行一蝕刻製程來蝕刻裸露出的犧牲閘極103。犧牲閘極103與閘極氧化層102在此步驟會被移除殆盡，而裸露出下方的基底100。此製程會形成一閘極溝渠110，以供後續替換的閘極金屬材料填入。

接著請參照第5圖，以後置高介電常數層(high-K last)製程為例，在形成閘極溝渠110後，先進行一沉積製程在閘極溝渠110內形成一閘極介電層111。閘極氧化層111會是一介電常數大約大於4的高介電常數材質，其可以是稀土金屬氧化物層或鑭系金屬氧化物層，如氧化鉿(HfO₂)、矽酸鉿氧化合物(HfSiO₄)、矽酸鉿氮氧化合物(HfSiON)、氧化鋁(Al₂O₃)、氧化鑭(La₂O₃)、氧化鉭(Ta₂O₅)、氧化釔(Y₂O₃)、氧化鋯(ZrO₂)、鈦酸鍶(SrTiO₃)、矽酸鋯氧化合物(ZrSiO₄)、鋯酸鉿(HfZrO₄)、鍶鉍鉭氧化物(SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(PbZr_xTi₁-xO₃,PZT)與鈦酸鋇鍶(Ba_xSr₁-xTiO₃,BST)等材質，其可作為後續金屬閘極之介電層。

然，須注意對於前置高介電常數層(high-K first)製程而言，前述的閘極氧化層102是以高介電常數材質形成，其在閘極溝渠110形成步驟中不會被移除，而係直接作為此替換金屬閘極製程中的閘極氧化層，故不需再額外製作閘極介電層111。

之後，復參照第5圖，進行一化學氣相沈積(CVD)製程、一物理氣相沈積(PVD)製程、或一原子層沉積(atomic layer deposition，ALD)，以於閘極溝渠110內形成一功函數金屬層112。視閘極元件的種類而定，功函數金屬層112可為一具有p型導電型式的p型功函數金屬層，例如氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、碳化鉭(TaC)、碳化鎢(WC)、或氮化鋁鈦(TiAlN)，但不限於此。或是具有n型導電型式之n型功函數金屬層，例如鋁化鈦(TiAl)層、鋁化鋯(ZrAl)層、鋁化鎢(WAl)層、鋁化鉭(TaAl)層或鋁化鉿(HfAl)層，但不限於此。此外，功函數金屬層112可為一單層結構或一複合層結構，如功函數金屬層112可能同時包含複數層不同的功函數金屬層，藉以對閘極元件的電性作最佳的調整。

在形成功函數金屬層112後，接下來，係於閘極溝渠110內選擇性形成一頂部阻障層(圖未示)，再形成一填充金屬層113。填充金屬層113係用以填滿閘極溝渠110以作為閘極電極之主體，其可選擇具有優良填充能力與較低阻率的金屬或金屬氧化物，例如鋁(Al)、鎢(W)、銅(Cu)、鋁化鈦(TiAl)或氧化鋁鈦(TiAlO)，但不限於此。

在完成上述閘極電極之製作後，最後，進行一或多道平坦化製程，如一CMP製程，用以移除形成在層間介電層109表面多餘的填充金屬層113、功函數金屬層112、以及閘極介電層111等層結構，完成一金屬閘極結構之製作。須注意，上述所提供之金屬閘極製程之實施例係僅供例示之用，其僅重點性地說明了製作金屬閘極各部件的基本步驟，可能省略了一些繁複的步驟或是非必要之元件，但並不影響本發明金屬閘極製程之概念。

接著請同時參照第5圖與第6圖，在完成金屬閘極之製作後，進行一濕蝕刻製程將犧牲間隙壁105移除，如此層間介電層109與襯裡層106之間會形成一凹槽。之後，再以旋轉塗佈玻璃製程(spin on glass,SOG)在該凹槽中形成一低介電常數(low-K)間隙壁114，如透過通入氫聚合多元醇(hydrogen polysilozane，介電常數約為3.5)、甲基矽倍半氧烷(methyl silsesquioxane，介電常數約為2.7)、以及有機芳香族聚合物(organo aromatic polymer，介電常數約介於2.6到2.9)等前驅物再予以固化之方式，尤其是在金屬閘極116與磊晶結構107之間的凹部117中形成低介電常數間隙壁114。此外，在移除犧牲間隙壁105後與形成低介電常數間隙壁114之前，可選擇性的透過一離子佈植製程在低介電常數間隙壁114預定位置下方的基底100中形成一輕摻雜汲極區(lightly doped drain,LDD，未示於圖中)，其可能是以輕度摻雜方式植入磷(P)、砷(As)等n型摻質(對NMOS)，或是硼(B)等p型摻質(對PMOS)。

本發明的低介電常數間隙壁114亦可能具有不同的態樣。請同時參照第5圖及第7圖，在移除犧牲間隙壁105的製程中，層間介電層109也可以加以移除，如此整個金屬閘極結構116與磊晶結構之間會形成一凹部118。低介電常數間隙壁114會分別設置於凹部118中，且其頂面會低於金屬閘極結構116之頂面。

在本發明其它實施例中，閘極結構的襯裡層106亦可在金屬閘極製程完成後才進行製作，而非如前述般在形成犧牲間隙壁105之前就形成。請參照第5圖與第8圖，在此實施例中，第5圖中並未有襯裡層106存在。犧牲間隙壁105被移除後可先進行一沉積製程在金屬閘極結構116與層間介電層109之間的凹槽中形成一層襯裡層106，之後才在該凹槽中形成低介電常數間隙壁114，尤其是在金屬閘極結構116與磊晶結構107之間的凹部117中形成低介電常數間隙壁114。如此，襯裡層106會包覆低介電常數間隙壁114。此襯裡層106之材質可包含氮碳化矽(SiCN)、氮氧化矽(SiON)、氮化矽(SiN)。

另一方面，本發明中的替換金屬閘極製程亦可在形成低介電常數間隙壁114之後才進行，端視低介電常數間隙壁114的機械強度而定。如果替換金屬閘極製程是在形成低介電常數間隙壁114之後才進行，則第4圖中形成閘極溝渠110的步驟會延後進行，亦即位於犧牲閘極103與層間介電層109之間的犧牲間隙壁105會先被移除並替換上低介電常數間隙壁114，之後才進行金屬閘極之替換流程。

根據上述本發明方法流程，本發明亦提出了一種具有金屬閘極之半導體結構，如第7圖所示，其包含有一基底100、一金屬閘極結構116，位於基底100上、磊晶結構107，分別設置於金屬閘極結構116兩側、以及低介電常數間隙壁114，分別設置於金屬閘極結構116與磊晶結構107之間的凹部118中且低介電常數間隙壁114的頂面低於金屬閘極結構116的頂面。

對本發明而言，本發明方法同樣可應用到鰭狀場效電晶體(FinFET)的製作中。在接下來的實施例中，吾人將參照第9-15圖來說明本發明鰭狀場效電晶體的製作流程。

首先，請參照第9圖，提供一基底200，其包含但不限定於是矽基底、磊晶矽、矽鍺半導體基底、碳化矽基底或矽覆絕緣(SOI)等基材，來作為整個半導體結構的基礎。基底200上可預先定義出NMOS區域與PMOS區域，並形成有對應的P井與N井結構。接著，在基底100上製作出複數個凸起的鰭狀結構200a。鰭狀結構200a可經由在基底200上形成一圖案化的遮罩層，再以該圖案化遮罩層作為蝕刻遮罩對基底200進行一蝕刻步驟之方式形成。形成鰭狀結構200a後，再利用沉積、平坦化與回蝕刻等製程在各鰭狀結構200a之間形成一絕緣結構200b(如一氧化層)。如第15圖所示，絕緣結構200b會位於相互平行的各鰭狀結構200a之間，使後續製作出的各式元件彼此間有良好的隔絕。

接著，在鰭狀結構200a上形成一圖案化的閘極結構201，其中包含一閘極氧化層(如SiO₂和/或高介電常數high-k材質)202、一犧牲閘極203(如poly-Si、SiN或SiON、或是進階圖案化薄膜(APF)等材質)、以及一蓋層204(如SiN或SiO₂等材質)等層結構。上述閘極結構201之形成方法為本領域習用已久之技術，故於此不再多加贅述。如第15圖所示，所形成的閘極結構201會以與各鰭狀結構200a直交之方式跨設在部分鰭狀結構200a與基底200上，形成三閘極場效電晶體(tri-gate FET)或鰭狀場效電晶體(Fin FET)之結構態樣。

復參照第9圖，閘極結構201的至少一周圍側壁上會形成犧牲間隙壁205結構。犧牲間隙壁205可藉由沉積一材質層後再對其進行乾蝕刻之方式而形成。在本發明中，犧牲間隙壁205的功用在於可將後續所形成磊晶結構或源極/汲極區與閘極結構201分隔，並具有較高的機械強度以因應後續的替換金屬閘極製程。犧牲間隙壁205之材質可包含易於移除的氮化矽(SiN)或進階圖案化薄膜(APF)等材質，以替換上低介電常數(low-K)的間隙壁。

再者，在形成犧牲間隙壁205之前，閘極結構201兩側可先分別形成一襯裡層206。襯裡層206之材質可包含氮碳化矽(SiCN)、氮氧化矽(SiON)、氮化矽(SiN)等材質，這些材質與其上所形成的犧牲間隙壁206具有相當不同的濕蝕刻速率，故可因高蝕刻選擇比之故在移除犧牲間隙壁205的步驟中作為一蝕刻停止層。同時，襯裡層206之存在亦有助於使犧牲間隙壁205更能有效地附著在閘極結構201與鰭狀結構200a上。

接著請參照第10圖，在形成閘極結構201之後，閘極結構201的兩側會分別形成一磊晶結構207。磊晶結構207係透過一磊晶製程而在閘極結構201兩側的矽質表面形成，其材質會視電晶體的電性(如PMOS或NMOS)而定，其可能為一矽鍺磊晶層(Si-Ge)或一矽碳磊晶層(SiC)，或是元素週期表中的III-V族化合物等。形成該閘極結構201的步驟可包含：進行數道乾蝕刻製程及/或濕蝕刻製程以分別在閘極結構201兩側的鰭狀結構200a中形成一凹部208、進行一選擇性磊晶製程(Selective Epitaxy Growth,SEG)在凹部208中長出磊晶結構207。由於沿著特定晶向成長之故，磊晶結構207會具有六角形等多邊形的截面形狀，其頂面會高於鰭狀結構200a的頂面。由於磊晶結構207與鰭狀結構200a(通常為矽材質)具有不同的晶格常數，故其會對閘極結構201下方之鰭狀結構200a中的晶格造成應力，進而產生應變矽通道以提昇電子/電洞遷移率。

在形成磊晶結構207之後，一離子植入製程會施加在前述所形成的磊晶結構207，以將n型摻質(如磷、砷或銻)、p型摻質(如硼、二氟化硼)並混合其他共同摻質(如碳、氮、氟、鍺、矽)分別植入相對應之NMOS或PMOS的磊晶結構207中，以在閘極結構201兩側的磊晶結構207中分別定義出一源極207a與一汲極207b，完成電晶體整體架構。

之後，磊晶結構207上亦可選擇性地透過一自對準金屬矽化物製程在其表面順應地形成一層金屬矽化物(salicide，未示於圖中)，以方便後續與接觸插塞(contact plug，未示於圖中)電性連接。金屬矽化物製程為本領域中所習知者，故在此不多加贅述。上述的金屬矽化物製程亦可能留待後續完成替換金屬閘極製程、層間介電層覆蓋源極207a與汲極207b、挖出接觸孔之後才施行。

或者，在本發明其它實施例中，磊晶結構207亦可直接形成在鰭狀結構200a上，形成如第11圖所示的升起式源極/汲極(raised S/D)態樣，而不須形成凹部208。在此實施例中，磊晶結構207係包覆在鰭狀結構200a表面，而源極207a與汲極207b則定義在部分的磊晶結構207與部分的鰭狀結構200a中。

在定義出源極207a與汲極207b後，接著，請同時參照第10圖及第12圖，進行一替換金屬閘極(replacement metal gate,RMG)製程以金屬閘極來取代犧牲閘極203。本發明替換性金屬閘極製程之步驟流程可包含如下：形成一層間介電層209毯覆整個基底200表面(包含閘極結構201、各鰭狀結構200a、各磊晶結構207、及絕緣結構200b)；藉由一平坦化製程移除部分的層間介電層209以及蓋層204，直至暴露出閘極結構201中的犧牲閘極203；再進行一蝕刻製程來蝕刻裸露出的犧牲閘極203。犧牲閘極203與閘極氧化層202在此步驟會被移除殆盡，而裸露出下方的鰭狀結構200a表面。此製程會形成一閘極溝渠210，以供後續替換的金屬閘極材料填入。

接著請參照第13圖，以後置高介電常數層(high-K last)製程為例，在形成閘極溝渠210後，先進行一沈積製程在閘極溝渠210內形成一閘極介電層211。閘極介電層211會是一高介電常數材質，其可以是稀土金屬氧化物層或鑭系金屬氧化物層，如氧化鉿(HfO₂)、矽酸鉿氧化合物(HfSiO₄)、矽酸鉿氮氧化合物(HfSiON)、氧化鋁(Al₂O₃)、氧化鑭(La₂O₃)、氧化鉭(Ta₂O₅)、氧化釔(Y₂O₃)、氧化鋯(ZrO₂)、鈦酸鍶(SrTiO₃)、矽酸鋯氧化合物(ZrSiO₄)、鋯酸鉿(HfZrO₄)、鍶鉍鉭氧化物(SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(PbZr_xTi₁-xO₃,PZT)與鈦酸鋇鍶(Ba_xSr₁-xTiO₃,BST)等材質，其可作為後續金屬閘極之介電層。須注意對於前置高介電常數層(high-K first)製程而言，前述的閘極氧化層202是以高介電常數材質形成，其在閘極溝渠210形成步驟中不會被移除，而係直接作為此替換金屬閘極製程中的閘極氧化層，故不需在額外製作閘極介電層211。

之後，復參照第13圖，進行一化學氣相沈積(CVD)製程、一物理氣相沈積(PVD)製程、或一原子層沉積(ALD)，以於閘極溝渠210內形成一功函數金屬層212。視閘極元件的種類而定，功函數金屬層211可為一具有p型導電型式的p型功函數金屬層，例如氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、碳化鉭(TaC)、碳化鎢(WC)、或氮化鋁鈦(TiAlN)，但不限於此。或是具有n型導電型式之n型功函數金屬層，例如鋁化鈦(TiAl)層、鋁化鋯(ZrAl)層、鋁化鎢(WAl)層、鋁化鉭(TaAl)層或鋁化鉿(HfAl)層，但不限於此。此外，功函數金屬層212可為一單層結構或一複合層結構，如功函數金屬層212可能同時包含複數層不同的功函數金屬層，藉以對閘極元件的電性作最佳的調整。

在形成功函數金屬層212後，接下來，係於閘極溝渠210內選擇性形成一頂部阻障層(圖未示)，再形成一填充金屬層213。填充金屬層213係用以填滿閘極溝渠210以作為閘極電極之主體，其可選擇具有優良填充能力與較低阻率的金屬或金屬氧化物，例如鋁(Al)、鎢(W)、銅(Cu)、鋁化鈦(TiAl)或氧化鋁鈦(TiAlO)，但不限於此。

在完成上述閘極電極之製作後，最後，進行一或多道平坦化製程，如一CMP製程，用以移除形成在層間介電層209表面、多餘的填充金屬層213、功函數金屬層212、以及閘極介電層211，而完成了一金屬閘極結構216之製作。須注意，上述所提供之金屬閘極製程之實施例係僅供例示之用，其僅重點性地說明了製作金屬閘極各部件的基本步驟，可能省略了一些繁複的步驟或是非必要之元件，但並不影響本發明金屬閘極製程之概念。

同樣地，在移除犧牲間隙壁205後與形成低介電常數間隙壁214之前，可選擇性地透過一離子佈植製程在原有間隙壁205下方的鰭狀結構200a中形成一輕摻雜汲極區(lightly doped drain,LDD，未示於圖中)，其可能是以輕度摻雜方式植入磷(P)、砷(As)等n型摻質(對NMOS)，或是硼(B)等p型摻質(對PMOS)。

接著請同時參照第13圖與第14圖，在完成金屬閘極結構216之製作後，進行數道濕蝕刻製程以將犧牲間隙壁205與層間介電層209移除，如此會裸露出金屬閘極結構216、磊晶結構207、絕緣結構200b等部位。之後，再進行一旋轉塗佈玻璃製程(spin on glass,SOG)在整個基板上(包含金屬閘極結構216、磊晶結構207、絕緣結構200b等部位)毯覆一層低介電常數(未示於圖中)材質層，如透過通入氫聚合多元醇(hydrogen polysilozane，介電常數約為3.5)、甲基矽倍半氧烷(methyl silsesquioxane，介電常數約為2.7)、以及有機芳香族聚合物(organo aromatic polymer，介電常數約介於2.6到2.9)等前驅物再予以固化之方式。在形成低介電常數材質層後，進行一回蝕製程(etch back)將原先所沉積之材質層的厚度蝕刻到一預定值，以形成低介電常數間隙壁214結構。更特定言之，如第14圖與第15圖所示，在本較佳實施例中，所形成的低介電常數間隙壁214將會填平閘極結構216與磊晶結構207之間的凹部217以及各鰭狀結構200a之間的間隙，且其表面會與磊晶結構207的頂面齊平或低於閘極結構216的頂面。

另一方面，本實施例中的替換金屬閘極製程亦可在形成低介電常數材質層之後才進行，端視低介電常數材質層的機械強度而定。如果替換金屬閘極製程是在形成低介電常數材質層之後才進行，則第12圖中形成閘極溝渠210的步驟會延後進行，亦即犧牲間隙壁205與層間介電層209會先被移除並毯覆沉積上一層低介電常數材質層後，才進行金屬閘極結構216之替換流程。

根據上述本發明方法流程，如第14圖所示，本發明亦提出了一種鰭狀場效電晶體，包含有一基底200、至少一鰭狀結構200a，形成在基底200上、一閘極216，形成在鰭狀結構200a上、磊晶結構207，分別形成在閘極216兩側的鰭狀結構200a中、以及低介電常數間隙壁214，分別形成在閘極216與磊晶結構207之間的凹部217中以及各鰭狀結構200a周圍的凹槽中，其中低介電常數間隙壁214係與磊晶結構207的頂面齊平且低於閘極216的頂面。

對本發明而言，使用旋轉塗佈玻璃製程將可使用低介電常數材質來製作間隙壁之概念變為可能。以低介電常數材料來形成閘極與源極/汲極之間的間隙壁結構將可有效降低寄生電容的產生，且由於上述製程具有較佳的填洞率，其對於凹陷結構會具有較好的填補效果，故之後所形成的間隙壁能完整填入閘極結構與層間介電層及磊晶結構之間的凹槽中，是為一具有相當優勢的製作方式。

綜合上述本發明之製程方法，第16圖提供了本發明製程方法之流程圖，如第16圖所示，其步驟依序包含提供一基底或具有鰭狀結構之基底(步驟300)、在該基底或該鰭狀結構上形成一閘極結構(步驟301)、在該基底側壁上形成犧牲間隙壁(步驟302)、在該基底上形成磊晶結構(步驟303)、進行一替換金屬閘極製程(步驟304)、移除該犧牲間隙壁(步驟305)、以及形成低介電常數間隙壁(步驟306)，其中替換金屬閘極製程(步驟304)亦可在形成低介電常數間隙壁(步驟306)之後施行。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．基底

101．．．閘極結構

102．．．閘極氧化層

103．．．犧牲閘極

104．．．蓋層

105．．．犧牲間隙壁

106．．．襯裡層

107．．．磊晶結構

107a．．．源極

107b．．．汲極

108．．．凹槽

109．．．層間介電層

110．．．閘極溝渠

111．．．閘極介電層

112．．．功函數金屬層

113．．．填充金屬層

114．．．低介電常數間隙壁

116．．．金屬閘極結構

117．．．凹部

118．．．凹部

200．．．基底

200a．．．鰭狀結構

200b．．．絕緣結構

201．．．閘極結構

202．．．閘極氧化層

203．．．犧牲閘極

204．．．蓋層

205．．．犧牲間隙壁

206．．．襯裡層

207．．．磊晶結構

207a．．．源極

207b．．．汲極

208．．．凹槽

209．．．層間介電層

210．．．閘極溝渠

211．．．閘極介電層

212．．．功函數金屬層

213．．．填充金屬層

214．．．低介電常數間隙壁

216．．．金屬閘極結構

217．．．凹部

300~306．．．步驟

本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中：

第1-8圖繪示出根據本發明一較佳實施例一金屬閘極(metal gate)製程的截面示意圖；

第9-15圖繪示出根據本發明另一實施例一鰭狀場效電晶體(FinFET)製程的截面示意圖；

第16圖繪示出本發明製程方法之流程圖。

須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同實施例中對應或類似的特徵。