CN118248718A - 一种核壳超晶格场效应晶体管器件及其制备方法 - Google Patents

一种核壳超晶格场效应晶体管器件及其制备方法 Download PDF

Info

Publication number
CN118248718A
CN118248718A CN202410207647.5A CN202410207647A CN118248718A CN 118248718 A CN118248718 A CN 118248718A CN 202410207647 A CN202410207647 A CN 202410207647A CN 118248718 A CN118248718 A CN 118248718A
Authority
CN
China
Prior art keywords
layer
channel
shell
core
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410207647.5A
Other languages
English (en)
Inventor
陈锦
母志强
俞文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202410207647.5A priority Critical patent/CN118248718A/zh
Publication of CN118248718A publication Critical patent/CN118248718A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66439Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/775Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种核壳超晶格场效应晶体管器件及其制备方法,包含衬底层、绝缘层、沟道区、环绕栅结构、源区、漏区;其中所述绝缘层设于衬底层上,所述的绝缘结构中设有凹槽;所述沟道区跨设于所述凹槽之上,凹槽向上朝沟道区延伸,所述沟道区包括中心沟道及2层以上外延层,具有核壳超晶格结构。背栅部分通过绝缘结构与源漏区域隔离开,进一步降低背栅部分与源漏区域的寄生电容。顶栅通过侧墙工艺以及假栅工艺获得对准精度提升的环绕栅结构并避免了顶栅过大而与源漏区域形成的交叠区域。本发明能够提供更好的电荷输运控制和更高的载流子迁移率,且其制备工艺实现较为简单,可兼容常规CMOS工艺节点,具有良好的市场应用前景。

Description

一种核壳超晶格场效应晶体管器件及其制备方法
技术领域
本发明属于微电子器件领域,特别涉及一种核壳超晶格场效应晶体管器件及其制备方法。
背景技术
随着微电子器件尺寸不断微缩,FinFET在5纳米、3纳米节点将面临着较大的技术瓶颈。纳米线/纳米片结构的环形栅极晶体管具有更加优秀的栅极控制能力,是公认的最有潜力的下阶段器件结构解决方案,但依旧存在着驱动电流小的问题,且目前纳米线/纳米片技术仅面向3nm及以下节点,工艺流程普遍存在工艺复杂、工艺难度大的问题,无法兼容现有常规CMOS工艺节点。采用核壳结构沟道可以提供更好的电荷输运控制和更高的空穴迁移率,被视为一种有潜力的解决驱动电流小的问题的方案。
发明内容
针对现有技术的缺陷,本发明所要解决的技术问题是提供一种核壳超晶格场效应晶体管器件及其制备方法,特别地涉及一种栅全包围核壳超晶格沟道晶体管。
本发明的一种栅全包围核壳超晶格沟道晶体管,包括衬底层;绝缘层,位于所述衬底层上,所述绝缘层的上表面成为凸出的绝缘结构,于所述绝缘结构之间界定出凹槽;沟道区,跨于所述凹槽之上;所述沟道区由多个纳米片或纳米线构成;所述沟道区包括中心沟道和外延层,外延层为两层或两层以上;所述沟道区材料呈现包围的核壳超晶格结构,具有周期性;环绕式栅结构,其环绕于所述核壳超晶格纳米沟道周围。包括所述沟道区的表面依次形成的界面层、高K栅介质层和金属栅电极层。所述栅电极层延伸进入所述凹槽形成为位于所述沟道区下方,所述栅电极层还包括堆叠于所述沟道区前后两侧以及堆叠于所述沟道上方的部分;源区和漏区,设置于所述绝缘层上,分别连接于所述沟道区的两端。
优选地,所述沟道区形成核壳超晶格结构;所述核壳超晶格结构材料包括周期性材料SixGe(1-x)/Si(0≤x≤1),SixGe(1-x)/Ge(0≤x≤1),Ge/Si,Ge/SixGe(1-x)(0≤x≤1),Si/Ge、Si/SixGe(1-x)(0≤x≤1),GaAs/GaP,GexSn(1-x)(0≤x≤1),Si/三五族化合物(包括GaAs、GaN、InP、GaP、InGaAs、InGaP等)中的一种或几种;其中SixGe(1-x)/Si(0≤x≤1),SixGe(1-x)/Ge(0≤x≤1),Ge/Si,Ge/SixGe(1-x)(0≤x≤1),Si/Ge,Si/SixGe(1-x)(0≤x≤1),GaAs/GaP,GexSn(1-x)(0≤x≤1),Si/三五族化合物(包括GaAs、GaN、InP、GaP、InGaAs、InGaP等)均为交替生长的周期性材料,例如SixGe(1-x)/Si交替生长的周期性材料可为SixGe(1-x)/Si、SixGe(1-x)/Si/SixGe(1-x)、SixGe(1-x)/Si/SixGe(1-x)/Si等。
所述SixGe(1-x)/Si(0≤x≤1)、SixGe(1-x)/Ge(0≤x≤1)、Ge/Si、Ge/SixGe(1-x)(0≤x≤1)、Si/Ge、Si/SixGe(1-x)(0≤x≤1),GaAs/GaP,GexSn(1-x)(0≤x≤1),Si/三五族化合物(包括GaAs、GaN、InP、GaP、InGaAs、InGaP等)均为交替生长的周期性材料,例如SixGe(1-x)/Si(0≤x≤1)交替生长的周期性材料可为SixGe(1-x)/Si、SixGe(1-x)/Si/SixGe(1-x)、SixGe(1-x)/Si/SixGe(1-x)/Si等。
优选地,所述环绕栅结构依次包括界面层、高K介质层、金属栅电极层;其中所述金属栅电极层包括覆盖层、阻挡层、功函数层、填充层。
优选地,所述晶体管包括侧墙,所述侧墙设于顶栅两侧。
优选的,制备该器件的衬底包含衬底层、绝缘层和顶层半导体层。所述绝缘层为二氧化硅层或类似的绝缘介质材料,且含有内嵌空腔结构。所述衬底层可以选用为半导体材料或绝缘材料。所述顶层半导体层的材料可以选用非故意掺杂的半导体材料,例如包括但不限于Si、Si1-x Gex、Ge、GaN、AlN、GaAs、SiC、ZnO、InP、In1-xGaxAs或In1-xAlxAs(0≤x≤1)中的一种;或者,掺杂的半导体材料,例如是Si、SiGe、Ge,或其它合适的材料。优选地,所述环绕栅结构依次包括界面层、高K介质层、金属栅电极层。
优选地,所述金属栅电极层包括覆盖层、阻挡层、功函数层、填充层。
进一步的,所述高K栅介质层的材料为HfO2、HfSiOx、HfON、HfSiON、HfAlOx、HfLaOx、Al2O3、ZrO2、ZrSiOx、Ta2O5或La2O3中的一种或几种。进一步的,所述金属栅电极材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax,MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx中的一种或几种。
本发明的一种栅全包围核壳超晶格沟道晶体管的制备方法,包括:
(1)提供一绝缘体上半导体衬底,所述绝缘体上半导体衬底包括衬底层、绝缘层和顶层半导体层;所述绝缘层中含有内嵌空腔,所述空腔不贯通所述绝缘层;
(2)图形化所述顶层半导体层以限定有源区以及悬空沟道的形成区域,即中心沟道;
(3)沉积并图形化隔离介质层,露出悬空沟道;
(4)在悬空沟道表面外延周期材料,形成两层或两层以上外延层,获得核壳超晶格沟道结构;
(5)去除隔离介质层;
(6)制备假栅/spacer侧墙结构;
(7)选择性刻蚀栅极两侧区域;
(8)在沟道两侧外延形成源极、漏极;
(9)沉积隔离介质层,露出假栅结构,然后去除假栅结构,释放悬空沟道;
(10)在所述核壳超晶格沟道结构外围生长界面层,高K介质层及金属栅电极层;
(11)沉积钝化层;在栅极,源漏处开孔,并形成金属接触,金属连线,获得栅全包围核壳超晶格场效应晶体管器件。
所述衬底中绝缘层为二氧化硅层或类似的绝缘介质材料,且含有内嵌空腔结构。所述衬底层可以选用为半导体材料或绝缘材料。所述顶层半导体层的材料可以选用非故意掺杂的半导体材料,例如包括但不限于Si、Si1-xGex、Ge、GaN、AlN、GaAs、SiC、ZnO、InP、In1- xGaxAs或In1-xAlxAs(0≤x≤1)中的一种;或者,掺杂的半导体材料,例如是Si、SiGe、Ge,或其它合适的材料。
所述步骤(4)中超晶格结构材料包括周期性材料SixGe(1-x)/Si(0≤x≤1)、SixGe(1-x)/Ge(0≤x≤1)、Ge/Si、Ge/SixGe(1-x)(0≤x≤1)、Si/Ge、Si/SixGe(1-x)(0≤x≤1),GaAs/GaP,GexSn(1-x)(0≤x≤1),Si/三五族化合物(包括GaAs、GaN、InP、GaP、InGaAs、InGaP等)中的一种或几种;外延层为两层或两层以上。
可选地,形成多层高K/金属栅结构的工艺方法包括不限于膜层的顺次沉积、选择光刻和腐蚀工艺过程。沉积的方法包括但不限于ALD、CVD、PVD等方式。
可选地,所述沟道区包括纳米线沟道、纳米片沟道和纳米板沟道中的一种。
可选地,所述步骤中的高K栅介质层材料为HfO2、HfSiOx、HfON、HfSiON、HfAlOx、HfLaOx、Al2O3、ZrO2、ZrSiOx、Ta2O5或La2O3(x、y值根据实际情况进行具体选择)。
可选地,所述步骤中的隔离介质层材料为绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种。
可选地,所述步骤中的钝化层材料为绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种。
可选地,所述步骤中的金属栅电极层材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax,MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx中的一种或几种(x、y值根据实际情况进行具体选择)。
可选地,所述侧墙的材料包括SiOx、SiNx和SiNxOy中的一种(x、y值根据实际情况进行具体选择)。
步骤(8)中选择性外延形成源漏极(如果是pMOSFET,那么源极漏极的材料可以是硼掺杂的SiGe(SiGe:B),如果是nMOSFET,那么源极漏极的材料则可以是磷掺杂的SiC(SiC:P)),或者所述源漏极,其材质可以与沟道的材质相同,例如均为Si,也可以材质不同,例如具有更高应力的SiGe、Si:C、Si:H、SiSn、GeSn、SiGe:C中的一种或者几种。
步骤(9)中牺牲假栅材料可选用,例如是多晶硅、非晶硅或者可选择性刻蚀的类似材料。
本发明中包含衬底层、绝缘层、沟道区、环绕栅结构、源区、漏区;其中所述绝缘层设于衬底层上,所述的绝缘结构中设有凹槽;所述沟道区跨设于所述凹槽之上,凹槽向上朝沟道区延伸,所述沟道区包括中心沟道及2层以上外延层,具有核壳超晶格结构。背栅部分通过绝缘结构与源漏区域隔离开,进一步降低背栅部分与源漏区域的寄生电容。顶栅通过侧墙工艺以及假栅工艺获得对准精度提升的环绕栅结构并避免了顶栅过大而与源漏区域形成的交叠区域。本发明能够提供更好的电荷输运控制和更高的载流子迁移率,且其制备工艺实现较为简单,可兼容常规CMOS工艺节点,具有良好的市场应用前景。
有益效果
本发明通过采用核壳结构沟道(如SixGe(1-x)/Si/SixGe(1-x)等)可以提供更好的电荷输运控制和更高的载流子迁移率,而栅全包围核壳超晶格沟道晶体进一步增强了电荷输运控制和更高的载流子迁移率。
本发明采用侧墙工艺以及假栅工艺获得对准精度提升的环绕栅结构并避免了顶栅过大而与源漏区域形成的交叠区域。
本发明的一种新的栅全包围核壳超晶格沟道晶体管制备方法,能提供较好的电荷运输控制能力,并在提升器件性能的同时降低工艺难度。
附图说明
图1为含有内嵌空腔的衬底结构示意图;
图2为经过步骤2后的器件结构示意图;
图3为经过步骤3后的器件结构示意图;
图4为经过步骤4后的器件结构示意图;
图5为经过步骤5后的器件结构示意图;
图6为经过步骤6后的器件结构示意图;
图7为经过步骤7后的器件结构示意图;
图8为经过步骤8后的器件结构示意图;
图9为经过步骤9后的器件结构示意图;
图10为经过步骤10后的器件结构示意图;
图11为经过步骤11后的器件结构的A-A’面的截面示意图;
图12为经过步骤11后的器件结构的B-B’面的截面示意图。
1 衬底层
2 绝缘层
3 顶层半导体层
4 沟道区
5 高K介质层
6 金属栅电极层
7 金属连线
8、9 源漏区
10 侧墙结构
11 钝化层
201 内嵌空腔结构
401 中心沟道
402 外延层1
403 外延层2
601 功函数层
602 填充层
具体实施方式
下面结合具体实施例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解,在阅读了本发明讲授的内容之后,本领域技术人员可以对本发明作各种改动或修改,这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施例1
本实施例提供一种核壳超晶格场效应晶体管器件的制备方法,包括:
如图1所示,提供一绝缘体上半导体衬底,所述绝缘体上半导体底包括衬底层1、绝缘层2和顶层半导体层3;所述绝缘层2为二氧化硅层或类似的绝缘介质材料;所述绝缘层2中含有内嵌空腔201,所述空腔201不贯通所述绝缘层2。空腔向顶层半导体层延伸,跨于空腔上方的顶层半导体厚度薄于没跨于空腔上方的顶层半导体。例如,衬底层1可以采用Si衬底;绝缘层2采用SiO2;顶层半导体层3采用顶层Si。
如图2所示,图形化顶层半导体层3以限定出器件有源区以及平面排列悬空沟道结构。图形化工艺包括但不限于选择性光刻和选择性刻蚀。每个悬空沟道的厚度或直径范围在1nm~100nm。
如图3所示,沉积并图形化隔离介质层,露出悬空中心沟道401;隔离介质层可保护空腔上方悬空沟道以外的区域不受到后续外延工艺的影响。可以为绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种。
如图4所示,在悬空沟道401表面外延形成外延层402、403,获得核壳超晶格结构;外延层可以为两层或两层以上,此处以两层为例。例如,第一外延层402为SixGe(1-x)(0≤x≤1);第二外延层403为Si,以此形成核壳超晶格沟道结构。所述核壳超晶格结构材料还可以包括周期性材料SixGe(1-x)/Si(0≤x≤1)、SixGe(1-x)/Ge(0≤x≤1)、Ge/Si、Ge/SixGe(1-x)(0≤x≤1)、Si/Ge、Si/SixGe(1-x)(0≤x≤1),GaAs/GaP,GexSn(1-x)(0≤x≤1),Si/三五族化合物(包括GaAs、GaN、InP、GaP、InGaAs、InGaP等)中的一种或几种。
如图5所示,去除隔离介质层;方法可以采用选择性湿法或干法刻蚀。
如图6所示,生长并图形化假栅结构,并在假栅两侧形成侧墙结构。图形化工艺包括但不限于选择性光刻和选择性刻蚀。假栅材料可选用,例如是多晶硅、非晶硅或者可选择性刻蚀的类似材料。所述侧墙的材料包括SiOx、SiNx和SiNxOy中的一种。
如图7所示,选择性刻蚀假栅侧墙两侧的沟道区域。
如图8所示,在沟道区两侧选择性外延出源漏区。如果是pMOSFET,那么源极漏极的材料可以是硼掺杂的SiGe(SiGe:B),如果是nMOSFET,那么源极漏极的材料则可以是磷掺杂的SiC(SiC:P)。
如图9所示,沉积隔离介质层,并利用平坦化技术露出假栅结构。后利用选择性刻蚀工艺去除假栅结构,释放出悬空沟道。平坦化技术可以采用化学机械抛光(CMP)等工艺。
如图10所示,沉积或生长形成界面层(IL,未示出),然后沉积高K介质层5及金属栅电极层6;金属栅电极层包括覆盖层(未示出)、阻挡层(未示出)、功函数层601、填充层602多层结构。后可再次利用平坦化技术,去除栅极位置外多余的金属材料。
如图11、12所示,沉积钝化层,后在栅极,源极,漏极出开孔并形成金属接触及金属连线属7,所述源区、漏区分别连接于所述沟道区的两端,且源区和漏区设置于所述绝缘层上,得到核壳超晶格场效应晶体管器件。钝化层材料为绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种。
本实施例中采用核壳结构沟道(如SixGe(1-x)/Si/SixGe(1-x)等)可以提供更好的电荷输运控制和更高的载流子迁移率,在提升器件性能的同时降低工艺难度,而栅全包围核壳超晶格沟道晶体进一步增强了电荷输运控制和更高的载流子迁移率。
采用侧墙工艺以及假栅工艺获得对准精度提升的环绕栅结构并避免了顶栅过大而与源漏区域形成的交叠区域。
新的栅全包围核壳超晶格沟道晶体管制备方法,能提供较好的电荷运输控制能力,并在提升器件性能的同时降低工艺难度。
以上对本发明的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本发明的范围之内。

Claims (11)

1.一种核壳超晶格场效应晶体管器件,其特征在于,包括:
衬底层;
绝缘层,位于所述衬底层上,所述绝缘层的上表面成为凸出的绝缘结构,于所述绝缘结构之间界定出凹槽;
沟道区,跨于所述凹槽之上;沟道区材料呈现包围的核壳超晶格结构;
环绕式栅结构,其环绕于所述核壳超晶格纳米沟道周围;包括所述沟道区的表面依次形成的界面层、高K栅介质层和金属栅电极层;所述栅电极层延伸进入所述凹槽形成为位于所述沟道区下方,所述栅电极层还包括堆叠于所述沟道区前后两侧以及堆叠于所述沟道上方的部分;
源区和漏区,设置于所述绝缘层上,分别连接于所述沟道区的两端。
2.根据权利要求1所述的核壳超晶格场效应晶体管器件,其特征在于,所述沟道区由纳米片和/或纳米线构成;所述沟道区包括中心沟道和外延层,外延层为两层或两层以上;所述沟道区材料呈现包围的核壳超晶格结构,具有周期性。
3.根据权利要求1所述的核壳超晶格场效应晶体管器件,其特征在于:所述核壳超晶格结构沟道材料包括周期性材料SixGe(1-x)/Si(0≤x≤1),SixGe(1-x)/Ge(0≤x≤1),Ge/Si、Ge/SixGe(1-x)(0≤x≤1),Si/Ge、Si/SixGe(1-x)(0≤x≤1),GaAs/GaP,GexSn(1-x)(0≤x≤1),Si/三五族化合物中的一种或几种;其中Si/三五族化合物中三五族化合物包括GaAs、GaN、InP、GaP、InGaAs、InGaP中的一种或几种。
4.根据权利要求1所述的核壳超晶格场效应晶体管器件,其特征在于:所述金属栅电极层包括覆盖层、阻挡层、功函数层、填充层;
所述晶体管包括侧墙,所述侧墙设于金属栅电极两侧;
所述金属栅电极层的材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax,MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx中的一种或几种。
5.一种权利要求1-4任意所述核壳超晶格场效应晶体管器件的制备方法,包括:
(1)提供一绝缘体上半导体衬底,所述绝缘体上半导体衬底包括衬底层、绝缘层和顶层半导体层;所述绝缘层中含有内嵌空腔,所述空腔不贯通所述绝缘层;
(2)图形化所述顶层半导体层以限定有源区以及悬空沟道的形成区域,即中心沟道;
(3)沉积并图形化隔离介质层,露出悬空沟道;
(4)在悬空沟道表面外延周期材料,形成两层或两层以上外延层,获得核壳超晶格沟道结构;
(5)去除隔离介质层;
(6)制备假栅/spacer侧墙结构;
(7)选择性刻蚀栅极两侧区域;
(8)在沟道两侧外延形成源极、漏极;
(9)沉积隔离介质层,露出假栅结构,然后去除假栅结构,释放悬空沟道;
(10)在所述核壳超晶格沟道结构外围生长界面层,高K介质层及金属栅电极层;
(11)沉积钝化层;在栅极,源漏处开孔,并形成金属接触,金属连线,获得栅全包围核壳超晶格场效应晶体管器件。
6.根据权利要求5所述的方法,其特征在于,所述中心沟道的纳米片厚度或纳米线直径为1nm~100nm。
7.根据权利要求5所述的方法,其特征在于:所述衬底中绝缘层为二氧化硅层或类似的绝缘介质材料,且含有内嵌空腔结构;所述衬底层可以选用为半导体材料或绝缘材料;所述顶层半导体层的材料为非故意掺杂的半导体材料或掺杂的半导体材料;其中非故意掺杂的半导体材料为Si、Si1-xGex、Ge、GaN、AlN、GaAs、SiC、ZnO、InP、In1-xGaxAs、In1-xAlxAs中的一种或几种;掺杂的半导体材料为Si、SiGe、Ge中的一种或几种。
8.根据权利要求5所述的方法,其特征在于:所述隔离介质层包括绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种;所述钝化层包括绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳中的一种或几种;所述侧墙的材料包括SiOx、SiNx和SiNxOy中的一种;
所述假栅材料为多晶硅、非晶硅或者可选择性刻蚀的类似材料。
9.根据权利要求5所述的方法,其特征在于:所述外延周期材料包括SixGe(1-x)/Si(0≤x≤1),SixGe(1-x)/Ge(0≤x≤1),Ge/Si、Ge/SixGe(1-x)(0≤x≤1),Si/Ge,Si/SixGe(1-x)(0≤x≤1),GaAs/GaP,GexSn(1-x)(0≤x≤1),Si/三五族化合物中的一种或几种;所述Si/三五族化合物中三五族化合物包括GaAs、GaN、InP、GaP、InGaAs、InGaP中的一种或几种。
10.根据权利要求5所述的方法,其特征在于:所述高K栅介质层的材料为HfO2、HfSiOx、HfON、HfSiON、HfAlOx、HfLaOx、Al2O3、ZrO2、ZrSiOx、Ta2O5或La2O3中的一种或几种;所述金属栅电极层的材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax,MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx中的一种或几种。
11.根据权利要求5所述的方法,其特征在于:所述生长或沉积工艺包括ALD、CVD、PVD方式中的一种或几种。
CN202410207647.5A 2024-02-26 2024-02-26 一种核壳超晶格场效应晶体管器件及其制备方法 Pending CN118248718A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410207647.5A CN118248718A (zh) 2024-02-26 2024-02-26 一种核壳超晶格场效应晶体管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410207647.5A CN118248718A (zh) 2024-02-26 2024-02-26 一种核壳超晶格场效应晶体管器件及其制备方法

Publications (1)

Publication Number Publication Date
CN118248718A true CN118248718A (zh) 2024-06-25

Family

ID=91551871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410207647.5A Pending CN118248718A (zh) 2024-02-26 2024-02-26 一种核壳超晶格场效应晶体管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN118248718A (zh)

Similar Documents

Publication Publication Date Title
US10629501B2 (en) Gate all-around semiconductor device including a first nanowire structure and a second nanowire structure
US11848242B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US10930498B2 (en) Methods for producing nanowire stack GAA device with inner spacer
US10546924B2 (en) Fabrication of nanomaterial T-gate transistors with charge transfer doping layer
US11948970B2 (en) Semiconductor device and manufacturing method thereof
TWI656638B (zh) 用於iii-v族奈米線穿隧fet之方法及結構
KR20180103423A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10777468B1 (en) Stacked vertical field-effect transistors with sacrificial layer patterning
US11894446B2 (en) Method of manufacturing a semiconductor device
US11929288B2 (en) Gate-all-around device with different channel semiconductor materials and method of forming the same
US20220328630A1 (en) Semiconductor device structure and methods of forming the same
US11239074B2 (en) Germanium nanosheets and methods of forming the same
US9419102B1 (en) Method to reduce parasitic gate capacitance and structure for same
CN118248718A (zh) 一种核壳超晶格场效应晶体管器件及其制备方法
CN118213390A (zh) 一种栅全包围核壳超晶格场效应晶体管器件及其制备方法
US20240339530A1 (en) Integrated circuit and method for forming the same
US20240347536A1 (en) Integrated circuit and method for forming the same
US20240243186A1 (en) Semiconductor device structure and method for forming the same
US12029025B2 (en) Semiconductor device structure
US20230402522A1 (en) Semiconductor device structure and method for forming the same
CN110660841B (zh) 半导体元件的制造方法
US20240355822A1 (en) Semiconductor device and method for forming the same
US20240154022A1 (en) Etching process with protected region
CN118198067A (zh) 一种多阈值纳米片gaafet器件阵列及其制备方法
CN118198131A (zh) 一种全包围栅铁电场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination