CN110164762B - 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 - Google Patents
纳米线、纳米线围栅器件以及纳米孔筛的制备方法 Download PDFInfo
- Publication number
- CN110164762B CN110164762B CN201910441230.4A CN201910441230A CN110164762B CN 110164762 B CN110164762 B CN 110164762B CN 201910441230 A CN201910441230 A CN 201910441230A CN 110164762 B CN110164762 B CN 110164762B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- material layer
- nanowire
- reaction gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 86
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000001179 sorption measurement Methods 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000012495 reaction gas Substances 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000005260 corrosion Methods 0.000 claims abstract description 10
- 230000007797 corrosion Effects 0.000 claims abstract description 10
- 239000003989 dielectric material Substances 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000001020 plasma etching Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 3
- 238000005086 pumping Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000700605 Viruses Species 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
- G01N27/403—Cells and electrode assemblies
- G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
- G01N27/4145—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
- G01N27/403—Cells and electrode assemblies
- G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
- G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Molecular Biology (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Health & Medical Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Pathology (AREA)
- Electrochemistry (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Immunology (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Plasma & Fusion (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种纳米线、纳米线围栅器件以及纳米孔筛的制备方法。该制备方法包括以下步骤：S1，提供表面设置有凸台的衬底，凸台包括沿远离衬底的方向层叠设置的第一材料层与第二材料层；S2，使反应气体吸附于凸台表面形成吸附层，利用吸附层对第一材料层进行各向同性腐蚀；S3，重复执行步骤S2，以完成对第一材料层的刻蚀，形成位于衬底与第二材料层之间的纳米线。采用上述方法实现了精确自限制选择性横向刻蚀来精确微缩，在不用先进光刻的情况下即可获得纳米线或实现对纳米孔直径灵活调节，从而提高了工艺的重复性和一致性。
Description
技术领域
本发明涉及纳米技术领域，具体而言，涉及一种纳米线、纳米线围栅器件以及纳米孔筛的制备方法。
背景技术
一方面，主流的互补金属氧化物半导体（CMOS）已经进入7nm节点，预计5nm及以下技术节点将采用环栅纳米线技术，所以纳米线的形成均需要精确光刻和刻蚀形成结构。
另一方面，为了进行分子级别的生物学检测，纳米级别的筛孔很有应用价值，但目前主流制造技术为依赖先进光刻和电子束来制造纳米孔筛。
以上纳米器件制造都强烈依赖先进光刻技术，然而普通刻蚀技术工艺涨落很大，很难控制关键尺寸的重复性和一致性。
发明内容
本发明的主要目的在于提供一种纳米线、纳米线围栅器件以及纳米孔筛的制备方法，以解决现有技术中制备纳米器件的刻蚀工艺难控制关键尺寸的重复性和一致性的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种纳米线的制备方法，包括以下步骤：S1，提供表面设置有凸台的衬底，凸台包括沿远离衬底的方向层叠设置的第一材料层与第二材料层；S2，使反应气体吸附于凸台表面形成吸附层，利用吸附层对第一材料层进行各向同性腐蚀；S3，重复执行步骤S2，以完成对第一材料层的刻蚀，形成位于衬底与第二材料层之间的纳米线。
进一步地，采用低温吸附法形成吸附层，低温吸附法包括以下步骤：将设置有衬底的低温腔室冷却至室温以下，并通入反应气体，以使至少部分反应气体吸附于凸台的表面，低温腔室的温度小于室温，优选小于20℃；对低温腔室进行抽真空处理，以去除未吸附的反应气体，剩余的反应气体形成吸附层。
进一步地，第一材料层为Si1-x1Ge x1，1＞x1≥0.2，反应气体为HCl。
进一步地，在形成吸附层之后，步骤S2包括：表面具有吸附层的衬底设置于反应腔室中，将反应腔室加热至反应气体与第一材料层的反应温度，以使吸附层对第一材料层进行各向同性腐蚀，直至吸附层耗尽，优选反应温度为400~800℃。
进一步地，形成吸附层的步骤包括：对设置有衬底的等离子刻蚀腔室进行第一次抽真空处理，并通入反应气体，以使至少部分反应气体吸附于凸台的表面，优选等离子刻蚀腔室的真空度小于1mT；对等离子刻蚀腔室进行第二次抽真空处理，以去除未吸附的反应气体，剩余的反应气体形成吸附层。
进一步地，第一材料层为Si1-x1Ge x1，1＞x1≥0.2，反应气体为Cx2Fy，4＞x2≥1，8＞y≥1。
进一步地，在形成吸附层之后，步骤S2包括：向等离子刻蚀腔室中通入惰性气体，优选惰性气体流量为10~1000sccm；将反应气体电离，以对第一材料层进行各向同性的等离子体刻蚀，直至吸附层耗尽，优选气体压强为3~80mT，优选上射频功率100~3000W。
进一步地，纳米线的直径为3~130nm。
进一步地，衬底上设置有多个凸台，在步骤S3之后，得到位于衬底与多个第二材料层之间的多个纳米线。
根据本发明的另一方面，提供了一种纳米线围栅器件的制备方法，包括以下步骤：采用上述的纳米线的制备方法，形成位于衬底与第二材料层之间的纳米线；形成环绕纳米线的栅堆叠结构；分别在衬底和第二材料层中形成源/漏区；形成分别与栅堆叠结构和源/漏区连接的导电通道。
进一步地，栅堆叠结构包括高k介质层和栅极，高k介质层环绕纳米线的外周设置，栅极环绕高k介质层设置。
根据本发明的另一方面，还提供了一种纳米孔筛的制备方法，包括以下步骤：采用权利要去1至9中任一项的纳米线的制备方法，形成位于衬底与第二材料层之间的纳米线；形成包裹纳米线的介质材料层，并去除第二材料层，以使纳米线远离衬底的一侧表面裸露；去除纳米线，以在介质材料层中形成纳米孔。
进一步地，形成介质材料层的步骤包括：在衬底上沉积介质材料，以使部分介质材料填充于衬底与第二材料层之间并包裹纳米线；对介质材料进行第一次平坦化处理，以使第二材料层远离纳米线的一侧表面裸露，剩余的介质材料形成介质材料层，优选介质材料为二氧化硅或氮化硅；在去除第二材料层之后，制备方法还包括对介质材料层进行第二次平坦化处理。
进一步地，在形成纳米孔之后，制备方法还包括以下步骤：刻蚀衬底以形成位于介质材料层一侧表面的支撑部，支撑部环绕纳米孔的外周设置；或去除衬底。
应用本发明的技术方案，提供了一种纳米线的制备方法，该制备方法通过使反应气体吸附于凸台表面形成吸附层，并利用吸附层对第一材料层进行各向同性腐蚀，然后根据尺寸需求重复上述步骤，以得到所需尺寸的纳米线。采用上述方法实现了精确自限制选择性横向刻蚀来精确微缩，在不用先进光刻的情况下即可获得纳米线或实现对纳米孔直径灵活调节，从而提高了工艺的重复性和一致性。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的纳米线的制备方法中，提供表面设置有凸台的衬底后的基体剖面结构示意图；
图2示出了图1所示的基体的俯视结构示意图；
图3示出了使反应气体吸附于图1所示的凸台表面形成吸附层后的基体剖面结构示意图；
图4示出了图3所示的基体的俯视结构示意图；
图5示出了利用图4所示的吸附层对第一材料层进行各向同性腐蚀后的基体剖面结构示意图；
图6示出了图5所示的基体的俯视结构示意图；
图7示出了形成位于图4所示的衬底与第二材料层之间的纳米线后的基体剖面结构示意图；
图8示出了图7所示的基体的俯视结构示意图；
图9示出了形成环绕图7所示的纳米线的栅堆叠结构后的基体剖面结构示意图；
图10示出了在图9所示的衬底和第二材料层中形成源/漏区并形成与栅堆叠结构和源/漏区连接的导电通道后的基体剖面结构示意图；
图11示出了形成包裹图7所示的纳米线的介质材料层后的基体剖面结构示意图；
图12示出了去除图11所示的第二材料层后的基体剖面结构示意图；
图13示出了对图12所示的介质材料层进行第二次平坦化处理后的基体剖面结构示意图；
图14示出了去除图13所示的纳米线后的基体剖面结构示意图；
图15示出了图14所示的基体的俯视结构示意图；
图16示出了刻蚀图14所示的衬底以形成位于介质材料层一侧表面的支撑部后的基体剖面结构示意图；
图17示出了去除图14所示的衬底后的基体剖面结构示意图；
图18示出了图17所示的基体的俯视结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；100、吸附层；110、支撑部；20、第一材料层；210、纳米线；30、第二材料层；40、掩膜层；50、栅堆叠结构；510、高k介质层；520、栅极；60、源/漏区；70、导电通道；80、介质材料层；90、纳米孔。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有的纳米器件制造都强烈依赖先进光刻技术，然而普通刻蚀技术工艺涨落很大，很难控制关键尺寸的重复性和一致性。本发明的发明人针对上述问题进行研究，提出了一种纳米线的制备方法，如图1至图8所示，包括以下步骤：S1，提供表面设置有凸台的衬底10，凸台包括沿远离衬底10的方向层叠设置的第一材料层20与第二材料层30；S2，使反应气体吸附于凸台表面形成吸附层100，利用吸附层100对第一材料层20进行各向同性腐蚀；S3，重复执行步骤S2，以完成对第一材料层20的刻蚀，形成位于衬底10与第二材料层30之间的纳米线210。
该制备方法通过使反应气体吸附于凸台表面形成吸附层，并利用吸附层对第一材料层进行各向同性腐蚀，然后根据尺寸需求重复上述步骤，以得到所需尺寸的纳米线。采用上述方法实现了精确自限制选择性横向刻蚀来精确微缩，在不用先进光刻的情况下即可获得纳米线或实现对纳米孔直径灵活调节，从而提高了工艺的重复性和一致性。
下面将更详细地描述根据本发明提供的纳米线的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：提供表面设置有凸台的衬底10，凸台包括沿远离衬底10的方向层叠设置的第一材料层20与第二材料层30，如图1和图2所示。
在上述步骤S1中，可以采用图形转移工艺形成上述凸台，上述图形转移工艺可以包括：在衬底10上顺序沉积第一材料和第二材料，并在掩膜材料表面涂覆一层光刻胶，然后在该光刻胶上方设置掩膜板，通过曝光显影去除部分该光刻胶后得到光刻窗口，最后通过光刻窗口刻蚀去除衬底10上未被光刻胶覆盖的第一材料和第二材料，得到上述第一材料层20与第二材料层30。优选地，上述制备方法还包括在第二材料层30表面形成掩膜层40的步骤。
在完成上述步骤S1之后，执行步骤S2：使反应气体吸附于凸台表面形成吸附层100，利用吸附层100对第一材料层20进行各向同性腐蚀，如图3至图6所示。
在一种优选的实施方式中，采用低温吸附法形成吸附层100，低温吸附法包括以下步骤：将设置有衬底10的低温腔室冷却至室温以下，并通入反应气体，以使至少部分反应气体吸附于凸台的表面，低温腔室的温度小于室温，优选小于20℃；对低温腔室进行抽真空处理，以去除未吸附的反应气体，剩余的反应气体形成吸附层100，如图3和图4所示。
在上述优选的实施方式中，为了实现吸附层100对凸台中第一材料层20的各向同性腐蚀，上述反应气体优选为HCl，第一材料层20优选为Si1-x1Ge x1，1＞x1≥0.2。
在上述优选的实施方式中，在形成吸附层100之后，步骤S2可以包括：表面具有吸附层100的衬底10设置于反应腔室中，将反应腔室加热至反应气体与第一材料层20的反应温度，以使吸附层100对第一材料层20进行各向同性腐蚀，直至吸附层100耗尽，如图5和图6所示。为了提高刻蚀速率，更为优选地，上述反应温度为400~800℃。
在另一种优选的实施方式中，形成上述吸附层100的步骤包括：对设置有衬底10的等离子刻蚀腔室进行第一次抽真空处理，并通入反应气体，以使至少部分反应气体吸附于凸台的表面，优选等离子刻蚀腔室的真空度小于1mT；对等离子刻蚀腔室进行第二次抽真空处理，以去除未吸附的反应气体，剩余的反应气体形成吸附层100，如图3和图4所示。
在上述优选的实施方式中，为了实现吸附层100对凸台中第一材料层20的各向同性腐蚀，上述第一材料层20优选为Si1-x1Ge x1，1＞x1≥0.2，上述反应气体优选为Cx2Fy，4＞x2≥1，8＞y≥1。
在上述优选的实施方式中，在形成吸附层100之后，步骤S2可以包括：向等离子刻蚀腔室中通入惰性气体，优选惰性气体流量为10~1000sccm；将反应气体电离，以对第一材料层20进行各向同性的等离子体刻蚀，直至吸附层100耗尽，如图5和图6所示。为了提高刻蚀速率，更为优选地，气体压强为3~80mT，上射频功率100~3000W，下射频功率偏压为0。
在完成上述步骤S2之后，执行步骤S3：重复执行步骤S2，以完成对第一材料层20的刻蚀，形成位于衬底10与第二材料层30之间的纳米线210，如图7和图8所示。通过重复执行上述步骤，使最终得到的纳米线尺寸能够符合实际需求。
优选地，上述纳米线210的直径为3~130nm。具有上述直径的纳米线210能够应用于纳米线围栅器件等半导体器件中，或应用于过滤生物医学分子，病毒，DNA等孔筛结构中。
上述纳米线210不仅能够应用于单管MOS器件和单孔筛结构中，还能够应用于MOS器件阵列、堆叠MOS器件阵列中和孔栅结构中。此时，优选地，衬底10上设置有多个凸台，在步骤S3之后，得到位于衬底10与多个第二材料层30之间的多个纳米线210。
根据本发明的另一方面，还提供了一种纳米线围栅器件的制备方法，包括以下步骤：采用上述的纳米线210的制备方法，形成位于衬底10与第二材料层30之间的纳米线210，如图1至图8所示；形成环绕纳米线210的栅堆叠结构50，如图9所示；分别在衬底10和第二材料层30中形成源/漏区60；形成分别与栅堆叠结构50和源/漏区60连接的导电通道70，如图10所示。
采用本发明的上述制备方法，能够通过横向选择性腐蚀而形成纳米线，不依赖先进光刻技术，通过自由调整高沟道直径，得到了高迁移率沟道的环栅MOS器件。
优选地，如图9和图10所示，上述栅堆叠结构50包括高k介质层510和栅极520，高k介质层510环绕纳米线210的外周设置，栅极520环绕高k介质层510设置。
根据本发明的另一方面，还提供了一种纳米孔筛的制备方法，包括以下步骤：采用上述的纳米线210的制备方法，形成位于衬底10与第二材料层30之间的纳米线210，如图1至图8所示；形成包裹纳米线210的介质材料层80，并去除第二材料层30，以使纳米线210远离衬底10的一侧表面裸露，如图11至图13所示；去除纳米线210，以在介质材料层80中形成纳米孔90，如图14至图18所示。
采用本发明的上述制备方法，能够通过横向选择性腐蚀而形成纳米线，不依赖先进光刻技术，实现了对纳米筛网眼直径的自由调整。
在一种优选的实施方式中，形成上述介质材料层80的步骤包括：在衬底10上沉积介质材料，以使部分介质材料填充于衬底10与第二材料层30之间并包裹纳米线210；对介质材料进行第一次平坦化处理，以使第二材料层30远离纳米线210的一侧表面裸露，剩余的介质材料形成介质材料层80，如图11所示；然后去除第二材料层30，并对介质材料层80进行第二次平坦化处理，如图12和图13所示。
在上述优选的实施方式中，沉积的介质材料为生物兼容性较好的材料，优选为二氧化硅或氮化硅；填充上述介质材料的工艺可以为原子层沉积工艺（ALD）、高深宽比工艺（harp）或低压力化学气相沉积（LPCVD）。
在本发明的上述制备方法中，通过选择性腐蚀去除上述纳米线210，以形成位于介质材料层80中的纳米孔90，如图14和图15所示，上述选择性腐蚀工艺可以采用上述纳米线制备工艺中的自限制刻蚀，也可以选取选择性气体进行反应、进行等离子体刻蚀或者选择性湿法腐蚀，如纳米线材料为Si1-x1Ge x1，1＞x1≥0.2，选择性气体可以为HCL，腐蚀溶液可以为H2O2/CH3COOH/HF。
在形成纳米孔90之后，上述制备方法还可以包括以下步骤：刻蚀衬底10以形成位于介质材料层80一侧表面的支撑部110，支撑部110环绕纳米孔90的外周设置，以形成支撑薄膜筛，如图16所示；或去除衬底10，以形成片状薄膜筛，如图17和图18所示。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
采用上述方法实现了精确自限制选择性横向刻蚀来精确微缩，在不用先进光刻的情况下即可获得纳米线或实现对纳米孔直径灵活调节，从而提高了工艺的重复性和一致性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (21)
1.一种纳米线的制备方法，其特征在于，包括以下步骤：
S1，提供表面设置有凸台的衬底（10），所述凸台包括沿远离所述衬底（10）的方向层叠设置的第一材料层（20）与第二材料层（30）；
S2，使反应气体吸附于所述凸台表面形成吸附层（100），利用所述吸附层（100）对所述第一材料层（20）进行各向同性腐蚀；
S3，重复执行所述步骤S2，以完成对所述第一材料层（20）的刻蚀，形成位于所述衬底（10）与所述第二材料层（30）之间的所述纳米线（210）。
2.根据权利要求1所述的制备方法，其特征在于，采用低温吸附法形成所述吸附层（100），所述低温吸附法包括以下步骤：
将设置有所述衬底（10）的低温腔室冷却至室温以下，并通入所述反应气体，以使至少部分所述反应气体吸附于所述凸台的表面，所述低温腔室的温度小于室温；
对所述低温腔室进行抽真空处理，以去除未吸附的所述反应气体，剩余的所述反应气体形成所述吸附层（100）。
3.根据权利要求2所述的制备方法，其特征在于，所述低温腔室的温度20℃。
4.根据权利要求2所述的制备方法，其特征在于，所述第一材料层（20）为Si1-x1Ge x1，1＞x1≥0.2，所述反应气体为HCl。
5.根据权利要求2至4中任一项所述的制备方法，其特征在于，在形成所述吸附层（100）之后，所述步骤S2包括：
表面具有所述吸附层（100）的所述衬底（10）设置于反应腔室中，将所述反应腔室加热至所述反应气体与所述第一材料层（20）的反应温度，以使所述吸附层（100）对所述第一材料层（20）进行各向同性腐蚀，直至所述吸附层（100）耗尽。
6.根据权利要求5所述的制备方法，其特征在于，所述反应温度为400~800℃。
7.根据权利要求1所述的制备方法，其特征在于，形成所述吸附层（100）的步骤包括：
对设置有所述衬底（10）的等离子刻蚀腔室进行第一次抽真空处理，并通入所述反应气体，以使至少部分所述反应气体吸附于所述凸台的表面；
对所述等离子刻蚀腔室进行第二次抽真空处理，以去除未吸附的所述反应气体，剩余的所述反应气体形成所述吸附层（100）。
8.根据权利要求7所述的制备方法，其特征在于，所述等离子刻蚀腔室的真空度小于1mT。
9.根据权利要求7所述的制备方法，其特征在于，所述第一材料层（20）为Si1-x1Ge x1，1＞x1≥0.2，所述反应气体为Cx2Fy，4＞x2≥1，8＞y≥1。
10.根据权利要求7至9中任一项所述的制备方法，其特征在于，在形成所述吸附层（100）之后，所述步骤S2包括：
向所述等离子刻蚀腔室中通入惰性气体；
将所述反应气体电离，以对所述第一材料层（20）进行各向同性的等离子体刻蚀，直至所述吸附层（100）耗尽。
11.根据权利要求10所述的制备方法，其特征在于，所述惰性气体流量为10~1000sccm。
12.根据权利要求10所述的制备方法，其特征在于，气体压强为3~80mT。
13.根据权利要求10所述的制备方法，其特征在于，上射频功率100~3000W。
14.根据权利要求1所述的制备方法，其特征在于，所述纳米线（210）的直径为3~130nm。
15.根据权利要求1所述的制备方法，其特征在于，所述衬底（10）上设置有多个所述凸台，在所述步骤S3之后，得到位于所述衬底（10）与多个所述第二材料层（30）之间的多个所述纳米线（210）。
16.一种纳米线围栅器件的制备方法，其特征在于，包括以下步骤：
采用权利要求1至15中任一项所述的纳米线的制备方法，形成位于衬底（10）与第二材料层（30）之间的所述纳米线（210）；
形成环绕所述纳米线（210）的栅堆叠结构（50）；
分别在所述衬底（10）和所述第二材料层（30）中形成源/漏区（60）；
形成分别与所述栅堆叠结构（50）和所述源/漏区（60）连接的导电通道（70）。
17.根据权利要求16所述的制备方法，其特征在于，所述栅堆叠结构（50）包括高k介质层（510）和栅极（520），所述高k介质层（510）环绕所述纳米线（210）的外周设置，所述栅极（520）环绕所述高k介质层（510）设置。
18.一种纳米孔筛的制备方法，其特征在于，包括以下步骤：
采用权利要求1至15中任一项所述的纳米线的制备方法，形成位于衬底（10）与第二材料层（30）之间的所述纳米线（210）；
形成包裹所述纳米线（210）的介质材料层（80），并去除所述第二材料层（30），以使所述纳米线（210）远离所述衬底（10）的一侧表面裸露；
去除所述纳米线（210），以在所述介质材料层（80）中形成纳米孔（90）。
19.根据权利要求18所述的制备方法，其特征在于，形成所述介质材料层（80）的步骤包括：
在所述衬底（10）上沉积介质材料，以使部分所述介质材料填充于所述衬底（10）与所述第二材料层（30）之间并包裹所述纳米线（210）；
对所述介质材料进行第一次平坦化处理，以使所述第二材料层（30）远离所述纳米线（210）的一侧表面裸露，剩余的所述介质材料形成所述介质材料层（80）；
在去除所述第二材料层（30）之后，所述制备方法还包括对所述介质材料层（80）进行第二次平坦化处理。
20.根据权利要求19所述的制备方法，其特征在于，所述介质材料为二氧化硅或氮化硅。
21.根据权利要求18所述的制备方法，其特征在于，在形成所述纳米孔（90）之后，所述制备方法还包括以下步骤：
刻蚀所述衬底（10）以形成位于所述介质材料层（80）一侧表面的支撑部（110），所述支撑部（110）环绕所述纳米孔（90）的外周设置；或
去除所述衬底（10）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910441230.4A CN110164762B (zh) | 2019-05-24 | 2019-05-24 | 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910441230.4A CN110164762B (zh) | 2019-05-24 | 2019-05-24 | 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110164762A CN110164762A (zh) | 2019-08-23 |
| CN110164762B true CN110164762B (zh) | 2021-05-04 |
Family
ID=67632762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910441230.4A Active CN110164762B (zh) | 2019-05-24 | 2019-05-24 | 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110164762B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214586A (zh) * | 2011-06-13 | 2011-10-12 | 西安交通大学 | 一种硅纳米线场效应晶体管制备方法 |
| WO2018201066A1 (en) * | 2017-04-27 | 2018-11-01 | Tokyo Electron Limited | Method for fabricating nfet and pfet nanowire devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3144957A1 (en) * | 2015-09-15 | 2017-03-22 | Technische Universität München | A method for fabricating a nanostructure |
| EP3153463B1 (en) * | 2015-10-08 | 2018-06-13 | IMEC vzw | Method for producing a pillar structure in a semiconductor layer |
| CN106711227B (zh) * | 2016-12-07 | 2019-11-08 | 中国科学院微电子研究所 | 一种垂直纳米线mosfet及其制造方法 |
| CN107342312B (zh) * | 2017-06-15 | 2020-02-11 | 中国科学院微电子研究所 | 纳米线结构的制作方法 |
| CN108807149B (zh) * | 2018-06-29 | 2020-10-02 | 中国科学院微电子研究所 | 一种纳米线沟道制作方法 |
| CN108962750B (zh) * | 2018-07-09 | 2021-08-31 | 中国科学院微电子研究所 | 纳米线围栅mos器件及其制备方法 |
-
2019
- 2019-05-24 CN CN201910441230.4A patent/CN110164762B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214586A (zh) * | 2011-06-13 | 2011-10-12 | 西安交通大学 | 一种硅纳米线场效应晶体管制备方法 |
| WO2018201066A1 (en) * | 2017-04-27 | 2018-11-01 | Tokyo Electron Limited | Method for fabricating nfet and pfet nanowire devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110164762A (zh) | 2019-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4493344B2 (ja) | カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法 | |
| US8680512B2 (en) | Graphene transistor with a self-aligned gate | |
| JPH0595140A (ja) | ドープされた半導体材料から成る導電性先端の製造方法 | |
| WO2021048995A1 (ja) | 半導体装置の製造方法及びプラズマ処理装置 | |
| TWI463565B (zh) | 使用共形氮化物形成自上而下堅固之矽奈米結構的方法及其結構 | |
| JP4648807B2 (ja) | カーボンナノチューブエミッタ及びその製造方法とそれを応用した電界放出素子及びその製造方法 | |
| US20100295024A1 (en) | Semiconductor structure and method for producing a semiconductor structure | |
| CN105719954B (zh) | 半导体结构的形成方法 | |
| JP4213680B2 (ja) | 基板構造及びその製造方法、並びに半導体装置及びその製造方法 | |
| KR100829579B1 (ko) | 나노튜브를 이용한 전계효과 트랜지스터 및 그 제조방법 | |
| KR101129930B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| WO2003088361A1 (en) | Nanowire devices and methods of fabrication | |
| CN105742156A (zh) | 形成石墨烯结构的方法 | |
| CN110767804B (zh) | 一种碳纳米管器件及其制造方法 | |
| KR20030050476A (ko) | 기판에서 들뜬 구조물의 형성 방법 및 이를 적용한 들뜬구조의 게이트 전극 및 ｆｅｄ 제조방법 | |
| US7659164B1 (en) | Method for fabricating capacitor of semiconductor device | |
| CN110164762B (zh) | 纳米线、纳米线围栅器件以及纳米孔筛的制备方法 | |
| RU2391738C2 (ru) | Структура и способ изготовления полевых эмиссионных элементов с углеродными нанотрубками, используемыми в качестве катодов | |
| TW202325648A (zh) | 一種選擇性蝕刻奈米結構之方法製成的奈米結構 | |
| KR100855882B1 (ko) | 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법 | |
| KR20200077646A (ko) | 금속 촉매 화학 식각을 이용한 마이크로 및 나노 구조물 형성방법 | |
| CN112151386B (zh) | 堆叠纳米线环栅器件及其制作方法 | |
| CN114068310A (zh) | 一种方形排列的孔的刻蚀方法 | |
| KR101067381B1 (ko) | 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법 | |
| CN113506728B (zh) | 半导体结构的制作方法以及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |