CN105742156A - 形成石墨烯结构的方法 - Google Patents

形成石墨烯结构的方法 Download PDF

Info

Publication number
CN105742156A
CN105742156A CN201511010410.5A CN201511010410A CN105742156A CN 105742156 A CN105742156 A CN 105742156A CN 201511010410 A CN201511010410 A CN 201511010410A CN 105742156 A CN105742156 A CN 105742156A
Authority
CN
China
Prior art keywords
protuberance
graphene
graphene layer
various embodiments
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511010410.5A
Other languages
English (en)
Other versions
CN105742156B (zh
Inventor
H-J·舒尔策
P·伊尔斯格勒
G·鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105742156A publication Critical patent/CN105742156A/zh
Application granted granted Critical
Publication of CN105742156B publication Critical patent/CN105742156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/188—Preparation by epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

各种实施例涉及形成石墨烯结构的方法。在各种实施例中，提供了形成石墨烯结构的方法。该方法可以包括形成包括至少一个突出部的本体，以及在至少一个突出部的外周表面处形成石墨烯层。

Description

形成石墨烯结构的方法
技术领域
各种实施例总体上涉及一种形成石墨烯结构的方法。
背景技术
碳纳米管可以具有有利的性质，例如关于它们的导电性或导热性，或者关于它们的硬度，例如机械硬度。当前，以如下方式来形成碳纳米管，该方式难以形成具有定义的长度和/或具有定义的直径的碳纳米管。另外，碳纳米管的形状可能被限制为圆形中空柱。
发明内容
在各种实施例中，提供了一种形成石墨烯结构的方法。方法可以包括形成包括至少一个突出部的本体。方法还可以包括在至少一个突出部的外周表面处形成石墨烯层。
附图说明
在附图中，相似的附图标记遍及不同的视图通常指代相同的部分。附图不必按比例，相反重点通常放在说明本发明的原理。在下面的描述中，参考下面的附图来描述本发明的各种实施例，在附图中：
图1A到1E示出根据各种实施例的形成石墨烯结构的方法的各个阶段；
图2A和2B示出根据各种实施例的形成石墨烯结构的方法的两个阶段；
图3A和3B示出根据各种实施例的石墨烯结构；
图4A到4F示出根据各种实施例的形成晶体管的方法的各个阶段；
图5A到5C示出根据各种实施例的形成石墨烯结构的方法的各个阶段；
图6A和6B示出根据各种实施例的形成石墨烯结构的方法的各个阶段；
图7示出根据各种实施例的形成石墨烯结构的方法的示意图；
图8示出根据各种实施例的形成石墨烯结构的方法的示意图；以及
图9示出根据各种实施例的形成石墨烯结构的方法的示意图。
具体实施方式
下面的详细描述参考附图，附图通过说明示出特定细节以及能够在其中实践本发明的实施例。
提供用于器件的本公开内容的各个方面，并且提供用于方法的本公开内容的各个方面。应当理解，器件的基本性质也适用于方法，反之亦然。因此，为了简洁，可以省略这样的性质的重复描述。
词语“示例性”在本文中使用以表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例或设计不一定要被理解为比其他实施例或设计优选或有利。
关于形成在侧面或表面“之上”的沉积材料所使用的词语“之上”在本文中可以用于表示沉积材料可以“直接地”形成在所表示的侧面或表面“上”，例如与其直接接触。关于形成在侧面或表面“之上”的沉积材料所使用的词语“之上”在本文中可以用于表示沉积材料可以“间接地”形成在所表示的侧面或表面“上”，其中所表示的侧面或表面与沉积材料之间布置有一个或多个另外的层。
词语“柱”、“柱状”等应当理解为指代由平行于固定直线移动并且与固定平面封闭曲线交叉的直线追踪的表面。换言之，柱可以不仅包括具有圆形或椭圆形横截面的三维结构，而且也可以包括具有其轮廓为任何其他规则或不规则形状(例如多边形(例如三角形、矩形、正方形、六边形等)、半月形状等)的横截面的三维结构，只要横截面的轮廓(固定平面中的曲线)封闭。
本文中所使用的术语“至少一个石墨烯层”表示碳原子的至少一个1原子厚的层并且因此包括碳原子的单原子厚的层以及碳原子的多原子厚的层，例如，诸如碳原子的2原子厚的层、3原子厚的层、4原子厚的层、5原子厚的层、6原子厚的层。
下面，可以涉及石墨烯层和石墨烯结构。可以认为(例如至少一个)石墨烯层形成非常薄，例如仅几个原子(参见以上)厚的层，即被形成为在两层维度中延伸并且在第三维度中具有可忽略的延伸。然而，石墨烯层也可以布置在第三维度，其在第三维度中例如可以弯曲和/或链接，从而形成三维石墨烯结构。因此可以认为石墨烯层在第三维度中被成形以形成石墨烯结构，并且可以认为石墨烯结构是基本上二维石墨烯层的三维布置。
在各种实施例中，可以提供以定义的方式来形成碳纳米管的方法。
例如可以使用通过根据各种实施例的方法形成的碳纳米管用于形成可开关(例如电子)器件，例如晶体管。
在各种实施例中，可以在含碳半导体本体上或者从含碳半导体本体形成突出部。在突出部的表面处，可以形成石墨烯层。
在各种实施例中，可以例如通过以如下方式在衬底中形成沟槽来结构化含碳半导体(例如SiC)衬底：该方式使得能够形成一个或多个突出部，例如柱子形状和/或台面形状的结构(其可以称为台面结构)，例如SiC台面结构。随后，可以对结构化的衬底退火，使得能够将至少一个台面结构的表面转换成石墨烯层。
换言之，可以使用含碳(例如SiC)衬底用于形成突出部。具有突出部的衬底可以经历退火工艺，这可以在突出部的暴露表面上形成石墨烯层。石墨烯层可以通过衬底材料(例如碳化硅)的热分解来形成。用于形成石墨烯的这一工艺也可以称为石墨烯层的外延、外延形成或外延生长，即使用于形成石墨烯的碳可以由含碳半导体材料本身来提供并且没有在沉积工艺中沉积，这种沉积工艺通常可以称为外延沉积、外延、外延形成或外延生长。
在一个或多个实施例中，可以例如使用极紫外光刻或电子束光刻开发半导体衬底的非常精确的可结构化性，用于形成具有精确地预定义的形状的石墨烯结构。首先，可以从含碳衬底(例如SiC衬底)或者在其上形成精确地成形的突出部，并且之后可以在精确地成形的突出部的外表面处或上形成石墨烯结构，从而产生精确地成形的石墨烯结构。可以使用退火工艺用于形成石墨烯结构。
在各种实施例中，可以提供以良好定义(well-defined)的方式来形成碳纳米管的方法。可以通过形成环绕(例如包绕)碳化硅台面结构(例如柱子形状的碳化硅台面结构)的至少一个石墨烯层来形成碳纳米管。在各种实施例中，碳纳米管可以填充有碳化硅，其可以是台面结构的其余SiC材料。替选地，可以从碳纳米管的内部去除碳化硅。
在各种实施例中，可以形成包含碳化硅的多个柱子。从多个柱子，可以通过在多个柱子的外周表面处的碳化硅的热分解来形成多个碳纳米管。
在各种实施例中，可以通过将本体预先成形为具有外围表面并且通过在外围表面上形成石墨烯层来形成石墨烯结构，外围表面具有期望用于石墨烯结构的形状(例如柱状形状)。下面，可以参考附图来详细描述各个实施例。
在实施例中，可以在(例如突出部的)外周表面上形成石墨烯层。替选地，可以在(例如形成在本体中的开口的)内周表面上形成石墨烯层，并且可以去除在石墨烯层外部的本体的部分(其可以形成封闭的表面)，或者可以在形成在本体中的开口的内周表面上形成石墨烯层，其中开口可以具有特定直径，使得能够形成碳纳米管，换言之，开口的直径可以满足特定关系。
在实施例中，本体或者突出部的至少外围表面可以描述为包括含碳半导体材料或者由其组成。替选地，本体、或者突出部和/或开口的至少外围表面可以是例如在其体积中溶解有高于其溶解极限的碳的金属(例如碳可以通过例如共同沉积或者通过在抬升的温度下从含碳气体溶解来被引入)。在退火/冷却顺序之后，可以通过到金属表面的碳偏析来形成石墨烯。在又一替选中，突出部和/或开口的外围表面可以是催化剂，例如包括铜(Cu)、镍(Ni)或锗(Ge)或者由其组成，并且石墨烯可以通过化学气相沉积来从含碳气体沉积在催化剂表面上。对于石墨烯，所有这些材料可以选择性地湿法化学蚀刻。使用金属的石墨烯沉积可以产生多晶硅石墨烯。锗可以很容易地被各向异性地蚀刻。单晶体锗(Ge)上的CVD可以产生单晶体石墨烯。因此，除非明确地排除和/或不可行，否则下面描述的各种实施例可以通过应用一个或多个以上描述的修改来执行。
图1A到1C示出根据各种实施例的形成石墨烯结构的方法的各个阶段。
如图1A所示，可以提供半导体本体102。半导体本体102可以具有在第一侧的第一表面1021(也分别称为顶侧和顶表面)以及与第一表面1021相对(并且与第一侧相对)的在第二侧的第二表面1022(也分别称为低侧和底表面)。
在各种实施例中，半导体本体102可以包括碳。半导体本体102可以包括包含碳的半导体材料，或者由其组成，或者基本上由其组成。包含碳的半导体材料可以被称为含碳半导体材料。半导体本体102可以包括例如碳化硅(SiC)，或者由其组成或者基本上由其组成。替选地，半导体本体102可以包括例如碳化锗(GeC)，或者由其组成或者基本上由其组成。在各种实施例中，半导体本体102可以是半导体衬底，例如半导体晶片，例如碳化硅晶片。在各种实施例中，半导体本体102可以包括可以不是半导体材料的至少一个材料或者可以不包含碳的半导体材料。例如，含碳半导体材料的层可以形成在载体上(载体可以包括或者可以不包括半导体材料并且可以包括或者可以不包括碳)。在这种情况下，可以认为从载体或者含碳半导体材料的层形成的本体是半导体本体102。
在各种实施例中，半导体本体102可以至少部分掺杂。半导体本体102可以例如部分掺杂为p型半导体和/或n型半导体。在各种实施例中，半导体本体102可以包括半导体材料的外延层。
在半导体本体102的表面上，例如在半导体本体102的第一表面1021上，可以布置掩模结构104。掩模结构104可以包括适合用于保护在掩模结构104下面的半导体本体102使其在随后的结构化工艺期间免于被去除的任何材料。掩模结构104可以包括例如在电子束光刻中使用的硬掩模、光致抗蚀剂或者抗蚀剂，或者由其组成。
在各种实施例中，掩模结构104可以形成为具有对应于要从半导体本体102来形成的一个或多个突出部106(参见图1B)的横截面的二维结构(例如在半导体本体102的第一表面1021上的二维分布)。掩模结构的图案化可以包括例如极紫外光刻或电子束光刻。
半导体本体102在各种实施例中可以经历结构化工艺，以产生包括半导体基底102b(也称为半导体基底区域102b)以及至少一个突出部106的结构化的半导体本体102，例如如图1B所示。
结构化工艺可以包括蚀刻(例如湿法蚀刻或干法蚀刻)，例如结合UV照射的在氟化氢(HF，例如2.5摩尔)中的光电化学湿法蚀刻(其可以产生各向同性蚀刻)、使用具有氧等离子体的六氟化硫(SF6/O2等离子体，其给出从各向同性到各向异性调节蚀刻特性的可能性)的等离子蚀刻、使用具有氧等离子体的三氟甲烷(CHF3/O2等离子体，其可以产生各向异性蚀刻)的等离子蚀刻、以及使用具有氧等离子体的四氟化碳(CF4/O2，其可以产生各向异性蚀刻)、或者使用氢氧化钾溶液的蚀刻中的至少一项。掩模结构104的材料可以被选择成匹配要使用的蚀刻剂，换言之，掩模结构104可以基本上阻挡蚀刻剂，例如，在蚀刻工艺期间，其可以不被去除或者可以半导体本体102的含碳半导体材料更慢地被去除。
换言之，使用结构化工艺，例如使用蚀刻工艺，例如使用以上描述的蚀刻剂之一，可以结构化半导体本体102，其中掩模结构104可以用作掩模，以掩盖不希望在结构化工艺期间被(至少部分)去除的半导体本体的一个或多个区域。由此，可以用以下方式来形成(例如结构化)半导体本体102，该方式能够使其包括包含含碳半导体材料的至少一个突出部106。另外，半导体本体可以包括半导体基底(或基底区域)120b。
在结构化之后，可以在各种实施例中去除掩模结构104，如图1B所示。由此，可以在顶表面1021处暴露半导体本体102的含碳半导体材料。
替选地，掩模结构104可以保留例如以防止在半导体本体102的掩盖区域中形成石墨烯层。换言之，在其中掩模结构104留在半导体本体102的含碳半导体材料上(例如在至少一个突出部106的顶部上)的区域中，含碳半导体材料可以不被暴露，使得随后的退火工艺可以不产生在半导体本体102的掩盖区域中的石墨烯层的形成。
在各种实施例中，半导体本体102的至少一个突出部106可以通过在半导体本体102(其可以被认为是半导体基底102b)上(例如在第一表面1021上)的含碳半导体材料的外延生长或者通过含碳半导体材料的外延生长和去除(例如蚀刻)的组合来形成。可以认为通过外延生长或者通过外延生长和去除的组合形成的至少一个突出部106形成半导体本体102的部分。
在至少一个突出部106的形成之后，至少一个突出部106从其延伸(并且与半导体本体102的第二表面1022相对的)半导体本体102的表面的部分(即半导体基底102b的表面的部分)可以称为半导体本体102的第一凹陷表面1021r，而不管是否通过在半导体本体102的第一表面1021上建立至少一个突出部106而形成它(例如通过外延生长)，使得第一凹陷表面1021r对应于第一表面1021的至少部分，或者不管是否通过去除围绕至少一个突出部106的半导体材料而形成它，从而新产生第一凹陷表面1021r。
在各种实施例中，至少一个突出部106可以按以下方式来形成，该方式使得其能够延伸远离半导体本体102的第一凹陷表面1021r。至少一个突出部106的第一端1061可以连接到半导体的半导体基底102b，或者与半导体的半导体基底102b一体成型。突出部106的第二端1062可以与突出部106的第一端1061相对。
至少一个突出部106可以具有长度106L，其中至少一个突出部106的长度106L可以在突出部的第一端1061与突出部106的第二端1062之间来测量，例如沿着至少一个突出部106的中央轴(也称为长轴)。突出部106的长度可以对应于在第一凹陷表面1021r上方的突出部106的顶部的高度，例如第二端1062的顶部。突出部106的长度106L可以在大约1nm到大约1mm的范围内，例如在大约20nm到大约500nm的范围内，例如在大约50nm到大约200nm的范围内，然而长度的其他值也是可能的。
至少一个突出部106的宽度106W可以在与突出部106的长度106L基本上正交的方向上来测量。在图1B中，其可以对应于水平方向。在各种实施例中，如果至少一个突出部106可以是圆柱状的，则宽度106W在能够测量至少一个突出部106的宽度106W的所有方向上可以相同。在这种情况下，宽度106W可以对应于圆柱状突出部106的直径。在各种其他实施例中，突出部106的宽度对于能够测量至少一个突出部106的宽度106W的(水平)方向中的至少一些方向而言可以不同，例如在其中至少一个突出部106的横截面为矩形、椭圆形或者某个其他多边形或不规则形状的情况下。在这种情况下，如果相关，则可以规定若干值用于突出部106的宽度106W，例如最小和最大宽度等。
在各种实施例中，至少一个突出部106的宽度106W沿着突出部106的长度106L可以基本上恒定。替选地，至少一个突出部106的宽度106W沿着突出部的长度106L可以变化。例如，至少一个突出部106可以在接近突出部106的第一端1061的地方比在接近突出部106的第二端1062的地方具有更大的宽度106W，反之亦然。
在各种实施例中，至少一个突出部106的宽度106W可以大于或者等于大约0.4mm，例如在大约0.4nm(其可以对应于碳纳米管的最小直径)到大约200nm的范围内，例如在大约1nm到大约20nm的范围内，例如在大约5nm到大约10nm的范围内。
在各种实施例中，至少一个突出部106可以具有柱状形状。换言之，突出部106的外周表面106o可以是柱状的。至少一个突出部106的横截面可以具有为任何其他规则或者不规则封闭形状的轮廓，例如圆形、椭圆形、多边形(例如正方形、矩形、六边形、梯形等)、半月形等。图1B的视图100A中示出沿着圆柱形突出部106的线A-A’的示例性横截面(即横截面示出圆形的外周表面106o)。在各种实施例中，柱可以是直的柱。换言之，至少一个柱状突出部106可以被布置成使得其长轴与半导体本体102的第一凹陷表面1021r和/或第二表面1022基本上正交。在各种其他实施例中，至少一个突出部106可以被布置成使得其长轴关于半导体本体102的第一凹陷表面1021r和/或第二表面1022倾斜。
在各种实施例中，突出部106可以具有任何其他规则的或者不规则的形状，例如金字塔、锥形、截头锥形或随机成形的突出部106。
在各种实施例中，可以考虑到含碳半导体材料的晶体结构用于形成至少一个突出部106以便形成至少一个突出部106的外表面106o的期望的表面配置。例如，具有至少一个突出部106的半导体本体102可以按照如下方式来形成，该方式使得突出部106的外表面106o的预定义的部分与含碳半导体材料的预定义的晶体平面一致。由此，例如，可以定义在突出部106的外表面106o的预定义部分处的半导体材料的终止。在碳化硅半导体材料的情况下，沿着碳化硅的(0001)平面的晶体切割可以产生两个不同地终止的表面，也称为面：在切割的一侧，可以形成碳终止的表面(也称为C面)，而在切割的另一侧，可以形成硅终止的表面(也称为Si面)。如下面所描述的，沿着至少一个突出部106的外表面106o的表面终止可以对要形成的石墨烯层的性质产生影响。
为了考虑到含碳半导体材料的晶体结构，可以选择半导体本体102和要形成的至少一个突出部106的相对定向使得突出部106的外表面106o的预定义部分可以与通过半导体材料的晶体的切割的预定义面一致，例如沿着预定义的晶体平面。例如，至少一个突出部106可以具有矩形立方体形状，换言之，突出部106的外表面106o可以具有彼此成直角的两对相对的等同的面，含碳半导体材料可以是碳化硅，并且碳化硅和至少一个突出部106的相对定向可以使得突出部106的外表面106o的面之一可以是C面，并且突出部106的相对面可以是Si面，例如C面和/或Si面的平面可以基本上或精确地平行于碳化硅的(0001)平面。在各种其他实施例中，可以使用至少一个突出部106的其他形状、其他相对定向和/或其他半导体材料用于获取至少一个突出部106的外表面106o的期望的表面配置。
在各种实施例中，如在具有C面和Si面的矩形立方体突出部106的示例性实施例中，至少一个突出部106的外表面106o的表面配置沿着突出部的外表面106o的方位角方向可以变化。例如，在至少一个突出部106的第一方位角方向上，在外表面106o上可以遭遇第一表面配置(例如C面)，在至少一个突出部106的第二方位角方向上，可以遭遇第二表面配置(例如Si面，例如，在两个方位角方向相差大约180°的情况下)，在一个或多个另外的方位角方向上，可以遭遇一个或多个另外的表面配置(例如，混合面，其中硅和碳交替)。
在形成多个突出部106的情况下，多个突出部106在各种实施例中可以基本上彼此一致，即每个突出部106可以具有基本上相同的长度、基本上相同的宽度以及基本上相同的形状。另外，多个突出部106的基本布置可以相同，例如它们可以全部布置成使其长轴指向相同的方向，和/或在宽度106W沿着突出部106的长度106L变化的情况下，所有突出部106可以布置成较宽的端部在相同的位置，例如较宽的端部连接到半导体基底102b并且较窄的端部指向远离半导体基底102b的方向，反之亦然。
在各种实施例中，多个突出部106中的个体突出部106的性质和/或其在半导体基底102b上的布置可以变化，例如各向异性。例如，个体突出部106的长度106L、宽度106W和/或形状可以不同。另外，个体突出部106的长轴可以指向不同的方向。
在各种实施例中，多个突出部106可以布置在例如半导体本体102的半导体基底102b上，每对相邻的突出部106之间存在间隔106S。间隔106S可以指代两个相邻的突出部106的外表面106o之间的距离。
在各种实施例中，每对相邻的突出部106之间的间隔106S可以大于或等于大约1nm，例如在大约1nm到大约1cm的范围内，例如在大约5nm到大约1μm的范围内。
在各种实施例中，多个突出部106可以布置成形成规则图案。换言之，多个突出部106可以布置成具有周期性的结构(例如突出部106和/或其之间的间隔106S的位置的分布)。例如，突出部106可以布置成形成规则的网格，例如在多个突出部106可以由半导体晶片102形成的情况下，多个突出部106可以被布置成使得一个或多个突出部106以基本上一致的方式形成在要由半导体晶片102来形成的多个芯片中的每个芯片上。
在各种实施例中，多个突出部可以不规则地布置或者仅被部分地结构化。例如，例如在半导体基底102b上的突出部106的位置，和/或在突出部106之间的间隔106S可以不规则地变化，例如随机地变化。
描述图1A和图1B所示的工艺，换言之，形成石墨烯结构的方法的各种实施例可以包括形成具有柱状表面106o的至少一个半导体结构106，至少一个半导体结构106从半导体衬底102的至少一个表面1021r突出并且包括含碳半导体材料。
在各种实施例中，如图1C所示，石墨烯层108可以至少形成在至少一个突出部106的外表面106o的外围部分处。换言之，可以执行在至少一个突出部106的外周表面处形成石墨烯层108的工艺。石墨烯层108的外表面可以未被覆盖。
在各种实施例中，形成石墨烯层108的工艺可以包括退火工艺。半导体本体102可以加热到升高的温度，其也可以称为退火温度。升高的温度可以在大约1150℃到大约1800℃的范围内。在各种实施例中，例如在石墨烯层的形成在真空中执行的情况下，例如在大约10-8毫巴或更低的压力下，例如在超高真空中，在石墨烯层的形成期间的升高的温度可以在大约1150℃到大约1400℃的范围内，例如在大约1150℃到大约1350℃的范围内，例如在大约1200℃到大约1300℃的范围内。在各种实施例中，例如如果在近似大气压下执行石墨烯层108的形成，例如在大约800毫巴到大约1000毫巴的压力下，例如大约900毫巴，例如在包括氩气、由氩气组成或者基本上由氩气组成的气氛中，则在石墨烯层的形成期间的升高的温度可以在大约1550℃到大约1800℃的范围内，例如在大约1600℃到大约1700℃的范围内，例如大约1650℃。
半导体本体102可以在分别被称为加热持续时间或退火持续时间的时间内保持在升高的温度下。在各种实施例中，加热持续时间可以在大约5分钟到大约60分钟的范围内，例如在大约10分钟到大约30分钟的范围内，例如大约15分钟。
在各种实施例中，例如在包括氢气、由氢气组成或者基本上由氢气组成的气氛中将半导体本体102加热到在大约600℃到大约1000℃的范围内的温度的随后的退火工艺可以通过例如在石墨烯层108下方形成的SiC的所得到的表面处使悬挂键饱和而使半导体本体—石墨烯相互作用去耦合。在各种实施例中，可以使用不同的嵌入材料，例如Ge、Si，其对于随后的蚀刻工艺可以是有利的。
至少一个石墨烯层108可以通过在半导体本体102的表面(例如暴露的表面)处的半导体本体102的含碳半导体材料(例如碳化硅)的热分解来形成。换言之，在其中可以暴露半导体本体102的含碳半导体材料(例如暴露于真空或一种气氛)的一个或多个区域中，在退火工艺期间，至少一个石墨烯层108可以通过含碳半导体材料的热分解来形成。在退火工艺期间，如果含碳半导体材料暴露于真空或一种气氛，则除了碳之外的含碳半导体材料的原子(例如碳化硅的硅原子)可以升华，在含碳半导体材料的表面处留下过剩的碳。过剩的碳可以键合以形成石墨烯，例如至少一个石墨烯层。由半导体本体102的含碳材料形成的暴露的表面可以至少包括半导体本体102的至少一个突出部106的外围表面。换言之，至少一个石墨烯层108可以至少形成在至少一个突出部106的外围表面处或上。在各种实施例中，例如在退火工艺期间，半导体本体102的表面的其他部分可以由含碳半导体材料来形成并且可以被暴露，使得至少一个石墨烯层108也可以形成在半导体本体102的表面的上述部分中。
在图1C所示的示例性实施例中，至少一个石墨烯层108也形成在第一凹陷表面1021r处或上以及在至少一个突出部106的顶表面上，即在第二端1052处的表面上。在一些实施例中，在半导体本体102的第二表面1022处或上以及在将第二表面1022与第一凹陷表面1021r连接的表面处或上的至少一个石墨烯层108的形成可以通过用以下方式防止这些表面的暴露来避免：例如用保护层和/或用机械盖子(例如保持结构或盖)覆盖这些表面。
通常，在各种实施例中，除了至少一个突出部106的外周表面106o之外，在该处还期望形成至少一个石墨烯层108的半导体本体102的表面的部分可以由含碳半导体材料来形成并且可以保持被暴露。对于在形成在半导体本体102的不同区域中的多个石墨烯层108(例如石墨烯结构108s)之间形成导电连接，可以期望例如也在除了外周表面106o之外的半导体本体102的表面的部分(例如图1C和图1D所示)处完全或者至少部分(例如局部)形成(并且保持在适当的地方)石墨烯层108。多个石墨烯层108(例如多个碳纳米管108c)可以通过形成在碳纳米管108c之间在半导体本体102的表面(其可以对应于用于形成多个突出部106的形成在半导体本体102中的沟槽的底部)处或上(例如在第一凹陷表面1021r处或上)或者在形成在多个突出部106之间的另外的专用结构(例如连接壁(未示出)，例如薄的竖直平板状结构)处或上的石墨烯层108的部分来电连接。
可以不期望在该处形成至少一个石墨烯层的半导体本体102的表面的部分可以用例如保护层、机械盖子等来覆盖，或者它们可以由除了含碳半导体材料之外的其他材料来形成。
在各种实施例中，至少一个石墨烯层108可以通过在至少一个突出部106的至少外周表面106o上外延生长(例如沉积)至少一个石墨烯层来形成。在各种实施例中，除了至少一个突出部106的外周表面106o，还期望在该处形成至少一个石墨烯层的半导体本体102的表面的部分可以由含碳半导体材料来形成并且可以保持被暴露。可以不期望在该处通过沉积形成至少一个石墨烯层的半导体本体102的表面的部分可以用如下方式来处理，该方式使得碳没有在该处沉积用于至少一个石墨烯层108的形成，或者可以很容易去除(例如连同形成在该区域中的保护层)可以形成或者可以没有形成石墨烯的沉积的碳。
在各种实施例中，至少一个石墨烯层108可以包括单个石墨烯原子层，也称为单个石墨烯层或石墨烯单层。替选地，至少一个石墨烯层108可以包括厚度大于一个原子的石墨烯层108，也称为石墨烯多层。例如，石墨烯层108可以是2原子厚的层、3原子厚的层等，最高达近似10原子厚的层。
在各种实施例中，至少在至少一个突出部106(例如如以上所描述的，例如C面、Si面和/或混合面)的外周表面上的含碳半导体材料(例如碳化硅)的预定义终止可以用于预定义至少一个石墨烯层108的厚度。例如，在相同的处理条件下，可以在C面上形成比在Si面上更厚的石墨烯层108。例如，可以在C面上形成2原子厚的层，其中在Si面上可以形成1原子厚的层。
换言之，至少一个突出部106的外周表面106o的慎重地选择的终止可以表示在形成石墨烯结构的方法时能够调节的一个或多个参数中的参数，用于获取具有期望性质的石墨烯结构108s。
在各种实施例中，通过产生具有预定义的厚度的至少一个石墨烯层108，例如通过调节含碳半导体材料的性质和/或为了形成至少一个石墨烯层108而执行的工艺的工艺参数，可以调节至少一个石墨烯层108中的至少一个石墨烯层108的性质，例如带隙和/或导电性。在各种实施例中，例如在其中石墨烯层108可以形成石墨烯纳米带(例如具有小于或等于大约100nm的宽度)的示例中，在其中石墨烯层108可以弯曲的示例中，在其中石墨烯层108可以是2原子厚的层或者更一般地比单层厚的层的示例中，可以形成带隙。
在各种实施例中，可以被调节以调节石墨烯层108的性质的工艺参数可以包括退火温度。例如，在相当高的温度下对半导体本体102退火(例如在从大约1550℃到大约1800℃的范围内的温度下，例如从大约1600℃到大约1700℃的范围内的温度下，例如大约1650℃)可以主要地或排他性地产生石墨烯单层。在这种情况下，可以在近似大气压力下，例如在大约800毫巴到大约1000毫巴，例如大约900毫巴，例如在包括氩气、由氩气组成或者主要由氩气组成的气氛中执行退火。例如，在相当低的温度下对半导体本体102退火(例如在从大约1150℃到大约1400℃的范围内的温度下，例如从大约1150℃到大约1350℃的范围内的温度下，例如从大约1200℃到大约1300℃的范围内的温度下)可以导致主要形成石墨烯多层。在这种情况下，退火可以在真空中执行，例如在大约10-8毫巴或更低的压力下，例如在超高真空中。在给定范围内改变退火温度可以使得能够调节石墨烯层108可以包括的原子层的数目。在从大约1150℃到大约1250℃的范围内的退火温度下对半导体本体102退火可以产生例如比在从大约1250℃到大约1400℃的范围内的退火温度下对半导体本体102退火具有更少原子层的石墨烯层108。
半导体本体102可以在被称为加热持续时间或退火持续时间的时间内保持在升高的温度下。加热持续时间在各种实施例中可以在大约5分钟到大约60分钟的范围内，例如在大约10分钟到大约30分钟的范围内，例如大约15分钟。
在各种实施例中，能够被调节以调节石墨烯层108的性质的工艺参数可以包括退火持续时间。例如，在相对长的时间内(例如在大约30分钟到大约60分钟的范围内的退火持续时间内)对半导体本体102退火可以产生更厚的石墨烯层108，例如产生石墨烯多层，例如具有比在更短的退火持续时间(例如在大约5分钟到大约30分钟的范围内)下实现的更多的原子层的石墨烯多层。
在各种实施例中，形成在至少一个突出部106的外周表面106o处或上的至少一个石墨烯层108的厚度可以针对石墨烯层108的不同部分而变化。例如，形成在至少一个突出部106的第一方位角方向上或者至少一个突出部的第一面上的至少一个石墨烯层108的第一部分可以具有与形成在至少一个突出部106的第二方位角方向上或者至少一个突出部106的第二面上的至少一个石墨烯层108的第二部分不同的厚度。例如，在至少一个突出部106的Si面上，可以形成单个石墨烯层108，而在至少一个突出部106的相对的C面上，可以形成石墨烯多层108。至少一个石墨烯层108在各种实施例中因此可以被认为被琢面。
在各种实施例中，至少一个石墨烯层108的琢面可以替选地或者另外地涉及至少一个石墨烯层108的其他性质，例如导电性和/或导热性和/或至少一个石墨烯层的碳原子在其中键合的结构。例如，碳原子在至少一个突出部106的第一方位角方向上能够以能够类似碳纳米管的所谓的扶手椅配置的方式来被键合，并且在第二极化角方向上能够以能够类似碳纳米管的所谓的锯齿形或所谓的手性配置来被键合。
在各种实施例中，至少一个石墨烯层108可以形成三维石墨烯结构108s。至少一个石墨烯层108的形状(例如其三维形状)(例如宽度、长度和可以按照其来在第三维中布置(例如弯曲和/或链接)二维石墨烯层108的方式)可以由至少一个突出部106的外周表面106o来预定义。换言之，由于至少一个石墨烯层108可以例如使用由形成至少一个突出部106(以及因此形成至少一个突出部106的外周表面106o)的含碳半导体材料提供的碳原子或者通过被沉积在至少一个突出部106的外周表面106o上而形成在至少一个突出部106的外周表面106o处，因此，石墨烯层108可以具有由至少一个突出部106的外周表面106o预定义的形状。可以在与至少一个突出部106的长度106L相同的方向上来测量的石墨烯结构108s(例如碳纳米管108c)的长度可以由至少一个突出部106的长度106L来定义，例如由第一凹陷表面1021r上方的柱子、台面状结构、圆柱等的高度来定义。石墨烯结构108s的宽度(例如直径，例如内径)可以由至少一个突出部106(例如柱子、台面状结构、圆柱等)的宽度106W(例如其直径d，例如其外径d)来定义。
在各种实施例中，例如半导体衬底102的半导体本体102的退火可以导致在至少一个突出部106(例如半导体结构，例如由含碳半导体材料形成的半导体结构)的外表面处(例如在外周表面106o处，例如在柱状表面处)形成石墨烯，从而形成至少一个柱状石墨烯结构108s。
在各种实施例中，例如，在至少一个突出部106的外周表面106o为柱状(例如圆柱或多边形)的情况下，至少一个石墨烯层108可以形成至少一个碳纳米管108c。
在各种实施例中，至少一个突出部106可以形成有能够适合用于形成具有期望性质的至少一个石墨烯层108的形状和/或维度(例如宽度)。例如，在具有对应于圆柱形突出部106的直径d的宽度106W的圆柱形突出部106的情况下，突出部的直径d可以被选择为对于m和n的整数值的组合满足关系式d＝78.3×((n+m)2-n×m)0.5pm，m和n可以不全是零。例如三维形状的石墨烯层108的直径可以对应于至少一个突出部106的直径d。在m＝n的情况下，石墨烯层108可以形成具有扶手椅配置的碳纳米管108c。在n是整数并且m为零的情况下，可以形成具有锯齿形配置的碳纳米管108c，并且对于m和n的其他组合，可以形成具有手性配置的碳纳米管108c。碳纳米管的导电性可以随着其直径d变化。导电性例如可以在金属行为与半导行为之间变化。例如，纳米管的带隙可以在零eV(对应于金属行为)到几个eV之间变化，例如为2eV(半导行为)，这取决于直径d和手性。
在各种实施例中，可以如以上所描述地来调节至少一个突出部106的其他性质(除了直径)以获取至少一个突出部106的外周表面106o的期望的表面配置。性质的调节可以使得形成具有特定性质的至少一个石墨烯层108。在各种实施例中，布置具有特定定向的晶体(例如SiC衬底)可以使得形成具有特定配置(例如扶手椅、锯齿状或手性)的至少一个石墨烯层108(例如碳纳米管108c)。在各种实施例中，至少一个突出部106的形状例如可以被调节以获取形成在至少一个突出部106的外周表面处或上的至少一个石墨烯层108的期望性质。例如，至少一个突出部106的外周表面106o可以具有多边形形状(例如多边形横截面)。在各种实施例中，具有公共边缘的多边形的两个面之间的角度(也称为结合角)可以变化。由此，形成在至少一个突出部106的外周表面106o上的至少一个石墨烯层108的带隙的变化(例如局部变化)可以是可能的。例如，减小结合角可以使得(例如至少一个石墨烯层108的)带隙更大。至少一个石墨烯层108可以是单壁或多壁石墨烯层108。
在各种实施例中，以上描述的参数(例如衬底102的含碳半导体材料的表面的终止(例如Si面或C面)，外延参数，例如退火工艺的参数，例如外延形成石墨烯层108所使用的参数)以及可能的其他参数中的一些或全部可以如以上描述地来调节以形成具有期望性质(例如单壁或多壁石墨烯层、例如单壁或多壁碳纳米管、特定带隙等)的至少一个石墨烯层108。
在各种实施例中，如图1D所示，至少一个突出部106的含碳半导体材料可以从至少一个石墨烯层108的内部110(例如从至少一个石墨烯结构108s的内部110)被去除。换言之，形成石墨烯结构108s的方法还可以包括去除可以驻留在石墨烯层108(例如石墨烯结构108s)内的突出部106的部分。在各种实施例中，去除突出部的部分可以包括蚀刻，例如使用如以上被描述用于半导体本体102的结构化的蚀刻工艺。在其中石墨烯层108也可以已经形成在突出部106的顶部的示例性情况下，可以在从至少一个石墨烯层108的内部110去除含碳半导体材料之前来去除石墨烯层108的该顶部部分。石墨烯层108的顶部部分的去除可以包括化学机械抛光和/或任何其他已知的手段。
在各种实施例中，可以从可以不期望石墨烯层108的区域去除至少一个石墨烯层108的部分。至于如图1E所示的示例，可以通过例如蚀刻来去除形成在半导体本体102的第一凹陷表面1021r上的石墨烯层108的部分。
在各种实施例中，如图1A到图1E中以上所描述和所示的，可以形成石墨烯结构108s。石墨烯结构布置可以包括半导体衬底102(例如半导体衬底102的基底102b)以及石墨烯结构108s(例如至少一个柱状石墨烯结构108s)。柱状石墨烯结构108s的第一端部108b可以附接到半导体衬底102，例如到半导体衬底102的基底102b。柱状石墨烯结构108s的外部可以没有半导体衬底102的材料。
在各种实施例中，柱状石墨烯结构108s的内部可以没有材料，例如，没有半导体衬底的材料。替选地，柱状石墨烯结构108s的内部可以填充有含碳的半导体材料。填充柱状石墨烯结构108s的半导体材料可以与半导体衬底102的半导体材料相同。
图2A和2B示出根据各种实施例的形成石墨烯结构的方法的两个阶段。
适用于图2A和图2B所示的各种实施例的各种部件、材料、工艺、参数等可以与以上所描述的类似或一致。在此可以不重复其描述。
在各种实施例中，如图2A所示，半导体本体102的至少一个突出部106中可以形成有开口110。由此，可以形成中空的突出部106，例如中空的柱体106。中空的突出部106可以具有根据以上描述的各种实施例中的任何实施例来被成形的外周表面106o。中空的突出部106的内周表面106i可以具有任何形状。在各种实施例中，内周表面106i可以基本上追踪外周表面106o，从而形成具有基本上均匀的壁厚度的中空的突出部106，例如中空的柱体106。
在各种实施例中，石墨烯结构108s的形成还可以包括对半导体本体102退火。在退火期间，除了至少外周表面106o，内周表面106i也可以被暴露。因此可以在外周表面106o上以及在内周表面106i上形成至少一个石墨烯层108。
图3A和3B示出根据各种实施例的石墨烯结构108s。
可以采用以上描述的工艺用于形成图3A和图3B每个中所示的至少一个石墨烯层108，例如至少一个石墨烯结构108s。
另外，可以从半导体本体102的半导体基底102b去除至少一个石墨烯层108，例如至少一个(例如三维)石墨烯结构108s。换言之，在各种实施例中，形成石墨烯结构的方法还包括将至少一个石墨烯结构108s以及也可能将至少一个突出部106从半导体本体的其余部分(例如基底102b)分离，从而形成至少一个分离的柱状石墨烯结构，其可以或者可以没有填充有含碳半导体材料。换言之，可以形成例如个体分离的石墨烯层108(例如个体分离的石墨烯结构108s)(例如分离的石墨烯结构108s)中的至少一个分离的石墨烯层108(例如多个分离的石墨烯层108)。例如个体分离的石墨烯结构108s的个体分离的石墨烯层108中的每个可以包括石墨烯单层或石墨烯多层。多个石墨烯层/结构108、108s可以基本上全部具有相同的长度。至少一个石墨烯层/结构108、108s的内部可以没有或者部分没有含碳半导体材料。替选地，至少一个石墨烯层/结构108、108s可以填充(例如完全或基本上完全)有含碳半导体材料，例如用于形成至少一个石墨烯层108的含碳半导体材料。
在其中个体石墨烯层/结构108、108s包括石墨烯多层的示例性情况下，个体石墨烯层/结构108、108s可以包括能够同中心地布置的多个石墨烯层，即一个石墨烯层/结构在另一石墨烯层/结构内部。
在各种实施例中，至少一个石墨烯层/结构108、108s可以包括至少一个碳纳米管108c，例如如以上所描述的。
在各种实施例中，至少一个石墨烯层/结构108、108s可以包括可以填充有含碳半导体材料(例如SiC)的至少一个碳纳米管108c，例如如以上所描述的。根据各种实施例的碳纳米管可以填充有碳化硅。
在各种实施例中，可以通过蚀刻来从半导体本体102的半导体基底102b去除至少一个石墨烯层/结构108、108s(例如至少一个碳纳米管108c)。在图3A所示的示例性实施例中，其中至少一个石墨烯层/结构108、108s的内部没有含碳半导体材料，可以如在图1D的上下文中所描述地来执行含碳半导体材料的去除以从半导体本体102上的至少一个石墨烯层108的内部去除含碳半导体材料，其中石墨烯层108形成在半导体本体102的至少一个突出部106的外周表面106o上，如图1E所示。可以继续蚀刻直到含碳半导体材料不仅从石墨烯结构108s内部去除，而且也不能够提供到半导体本体102的基底102b的连接，从而释放至少一个石墨烯层/结构108、108s。可以不覆盖碳纳米管的外表面。图3A的视图300A示出用于未填充的圆柱形石墨烯层/结构/碳纳米管108、108s、108c的示例的沿着图3A的线A-A’的横截面，因此石墨烯层/结构/碳纳米管108、108s、108c被示出为未填充的圆。
在图3B所述的示例性实施例中，其中至少一个石墨烯层/结构108填充有含碳半导体材料，例如可以通过在氢气气氛中对半导体本体102退火来执行含碳半导体材料的去除。换言之，可以通过在氢气气氛中退火将填充有含碳半导体材料(例如碳化硅)的至少一个石墨烯层/结构108、108s(例如填充有含碳半导体材料的碳纳米管108c)与半导体本体102(例如与碳化硅本体)去耦合。可以不覆盖碳纳米管的外表面。图3B的视图300B示出用于填充的圆柱形石墨烯层/结构/碳纳米管108、108s、108c的示例的沿着图3B的线B-B’的横截面，因此石墨烯层/结构/碳纳米管108、108s、108c被示出为填充有至少一个突出部106的含碳半导体材料的圆。
图4A到4F示出根据各种实施例的形成晶体管的方法的各个阶段。
在各种实施例中，至少一个石墨烯层108(例如根据以上所描述的实施例的石墨烯层108)可以形成晶体管的部分，例如场效应晶体管(例如竖直场效应晶体管)的部分。形成以上所描述的石墨烯结构108s(例如碳纳米管)的方法可以使得具有竖直架构的场效应晶体管的有定义的形成成为可能。
形成晶体管的方法可以包括形成石墨烯结构108s，如以上所描述的。
形成晶体管的方法在各种实施例中包括形成包括包含含碳半导体材料的至少一个突出部106的半导体本体102，以及在至少一个突出部106的外周表面处形成石墨烯层108。形成晶体管的方法在各种实施例中包括形成具有柱状(例如外周)表面的至少一个突出部106，突出部106从半导体本体102的第一侧1021突出，其中至少一个突出部106可以由含碳半导体材料形成，并且之后对半导体本体102退火使得石墨烯能够形成在至少一个柱状表面上，从而形成至少一个柱状石墨烯结构108s。
在图4A中，在形成石墨烯层108之后的中间阶段示出晶体管。这一中间阶段的晶体管可以与图1C的配置的不同之处在于，图4A中的石墨烯层108可以没有形成在至少一个突出部106的顶部处或者可以从至少一个突出部106的顶部去除并且从半导体本体102的第一凹陷表面1021r去除。从第一凹陷表面1021r去除石墨烯层的部分可以导致在至少一个(例如多个)突出部106上形成的石墨烯层108通过例如蚀刻而彼此电绝缘(或者至少没有电连接)，这例如可以通过间隔物蚀刻工艺(其更一般地称为在某个其他元件的侧壁处产生间隔物的蚀刻工艺)来执行。视图400A示出沿着图4A的线A-A’的横截面。
如图4B所示，形成晶体管的方法在各种实施例中还可以包括在至少一个石墨烯层/结构108、108s的外部(例如在柱状石墨烯层/结构108、108s的外部)形成介电层440。介电层440还可以形成在第一凹陷表面1021r上和/或在至少一个突出部106的顶部上。介电层440可以使用已知的用于形成栅极电介质的技术和材料(例如原子层沉积等，例如用于沉积氧化物)来形成。视图400B示出沿着图4B的线B-B’的横截面。
如图4C所示，形成晶体管的方法在各种实施例中还可以包括在形成在至少一个石墨烯层108(例如柱状石墨烯结构108s)周围的栅极电介质440外部周围形成栅极442。栅极442可以与至少一个石墨烯层108(例如柱状石墨烯结构108s)电绝缘。电绝缘可以由栅极电介质440来提供。形成栅极442可以包括至少在栅极电介质440外部沉积导电材料，例如多晶硅、金属或金属合金或者任何其他合适的导电材料。在各种实施例中，用于形成栅极442的材料可以沉积在半导体本体102的第一侧，例如在半导体本体102的第一凹陷表面1021r上方。用于形成栅极442的材料可以沉积为层。栅极442(其可以包括多个栅极442，例如一个栅极用于多个石墨烯层/结构108中的一个，如图4C所示)可以通过蚀刻可以不形成栅极442的部分的层的那些部分来形成。如图4C所示，栅极442可以具有在至少一个石墨烯层/结构108、108s周围的锥形环形状。栅极442的蚀刻例如可以通过间隔物蚀刻工艺来执行。
当前通过处理形成的晶体管的中间结构可以是基本上自支撑的结构，如图4C所示。视图400C示出沿着图4C的线C-C’的横截面。
如图4D所示，可以通过在(例如自支撑的)结构周围形成稳定器444来稳定该结构，从而使该结构机械稳定。稳定器444可以包括或者是例如介电材料或层。稳定器444例如可以通过化学气相沉积来形成。稳定器444的形成可以使得能够进行随后的工艺。使用例如化学机械抛光工艺，可以去除可以已经形成在至少一个突出部106的顶部上的栅极电介质440的部分。由此，可以提供对至少一个石墨烯层/结构108内的含碳半导体材料的访问，如图4D所示。
如图4E所示，可以通过例如蚀刻来从至少一个石墨烯层/结构108、108s内去除含碳半导体材料，例如碳化硅，例如碳化硅核，如以上所描述的。
如图4F所示，可以通过例如已知的手段，例如通过在至少一个石墨烯层/结构108、108s上，例如在至少一个石墨烯层/结构108、108s的顶端108t处的顶表面上以及可能在栅极电介质440和/或稳定器444上沉积和蚀刻来形成例如包括导电材料或者由导电材料组成的至少一个电极446。至少一个电极446可以导电连接到至少一个石墨烯层/结构108、108s。至少一个电极446可以提供晶体管的源极/漏极接触中的一个，并且可以通过例如形成在半导体本体102(例如在半导体本体102的基底102b)中的导电结构(未示出)来提供电接触至少一个石墨烯层/结构108、108s的底端108b的晶体管的另一源极/漏极接触。例如，至少一个电极446可以形成漏极接触。换言之，形成晶体管的方法还可以包括将至少一个例如柱状石墨烯层/结构108、108s的顶端108t电连接到第一源极/漏极接触446并且将例如柱状石墨烯层/结构108、108s的底端108b电连接到第二源极/漏极接触。
在各种实施例中，可以使用过孔、埋置的结构(未示出)等用于电接触栅极442。
图5A到5C示出根据各种实施例的形成石墨烯结构108s(包括部分108a和108b)的方法的各个阶段。
适用于图5A到图5C所示的各种实施例的各种部件、材料、工艺、参数可以与以上描述的相似或一致。在此可能不重复其描述。
如图5A所示，半导体本体102的至少一个突出部106在各种实施例中可以包括掺杂区域，例如两个掺杂区域106a和106b。在各种其他实施例中，至少一个突出部106可以包括更少或更多掺杂区域。第一掺杂区域106a可以是第一传导类型。第二掺杂区域106b可以是第二传导类型。第一传导类型可以是n型传导类型，第二传导类型可以是p性传导类型，如图5A所示，反之亦然(未示出)。可以通过例如掺杂V族原子(例如砷或磷)来实现含碳半导体材料(碳化硅)的n掺杂。可以通过例如掺杂III族原子(例如铟、镓或铝)来实现含碳半导体材料(碳化硅)的p掺杂。
在各种实施例中，如图5A所示，第一掺杂区域106a和第二掺杂区域106b可以在至少一个突出部106中竖直(例如堆叠)布置。可以选择具有不同传导类型的掺杂区域106a、106b的其他布置，例如第一掺杂区域106a和第二掺杂区域106b可以布置在至少一个突出部106的不同的方位角方向上。
可以如以上描述的实施例中所描述地来执行形成石墨烯结构的方法。这在各种实施例中可以产生至少一个石墨烯层108，其可以包括第一传导类型的第一掺杂区域108a以及第二传导类型的第二掺杂区域108b。至少一个石墨烯层108的第一掺杂区域108a可以形成在其中可以从具有第一传导类型的掺杂的含碳半导体材料来形成至少一个石墨烯层108的区域中。至少一个石墨烯层108的第二掺杂区域108b可以形成在其中可以从具有第二传导类型的掺杂的含碳半导体材料来形成至少一个石墨烯层108的区域中。换言之，可以在例如半导体本体102的退火期间将不同掺杂区域106a、106b的掺杂传递到至少一个石墨烯层108。由此，可以形成具有掺杂区域108a、108b的石墨烯结构108s。例如，可以形成具有掺杂区域108a、108b的碳纳米管，即掺杂的碳纳米管。
在各种实施例中，可以在至少一个石墨烯层/结构108、108s中形成pn结。例如，可以形成具有pn结的碳纳米管。
在各种实施例中，如图5C所述，可以从至少一个掺杂的石墨烯层/结构108、108s内部去除含碳半导体材料，如以上所描述的。因此可以形成具有至少一个未填充的掺杂的石墨烯层/结构108、108s的半导体本体102，例如半导体本体102的基底102b。
在各种实施例中，至少一个未填充的掺杂的石墨烯层/结构108、108s可以从半导体本体102的基底102b分离，如以上所描述的。
在各种实施例中，填充有掺杂的含碳半导体材料的至少一个掺杂的石墨烯层/结构108、108s可以从半导体本体102的基底102b分离，如以上所描述的。
图6A和6B示出根据各种实施例的形成石墨烯结构的方法的各个阶段。
适用于如图6A和6B所示的实施例的各种部件、材料、工艺、参数等可以与以上描述的相似或一致。在此可以不重复其描述。
如图6A所示，可以在本体102中(例如在半导体本体中)(例如在含有碳的本体中)形成开口660。可以在如以上被描述用于形成至少一个突出部的类似的工艺中蚀刻开口660。可以在形成在本体102中的开口660的内周表面上形成石墨烯层108，例如如以上针对在至少一个突出部106的外周表面106o上形成石墨烯层108所描述的。
如图6B所示，在各种实施例中，可以通过例如蚀刻等来去除在石墨烯层108(其可以形成封闭的表面)外部的本体102的部分，如以上所描述的。
在各种实施例中，石墨烯层108可以形成在开口660的内周表面上，开口660形成在本体102中，具有能够形成碳纳米管108c的特定直径660D。换言之，开口660的直径660D可以满足特定关系式。例如，直径660D可以被选择为对于可以不全为零的m和n的整数值的组合满足关系式d＝78.3×((n+m)2-n×m)0.5pm。
在各种实施例中，石墨烯层108(例如碳纳米管108c)可以保持连接到本体102(例如半导体本体)的基底102b。替选地，石墨烯层108(例如碳纳米管108c)可以从本体102(例如半导体本体)的基底102b去除。由此，可以形成如图3A所示的未填充的碳纳米管108c。
图7示出根据各种实施例的形成石墨烯结构的方法的示意图700。
如图7所示，形成石墨烯结构的方法可以包括形成包括包含有含碳半导体材料的至少一个突出部的半导体本体(在710)。
方法还可以包括在至少一个突出部的外周表面处形成石墨烯层(在720)。
图8示出根据各种实施例的形成石墨烯结构的方法的示意图800。
如图8所示，形成石墨烯结构的方法可以包括从碳化硅衬底形成具有至少一个柱状外表面的至少一个结构，该结构从碳化硅衬底的至少一侧突出(在810)。
方法还可以包括对碳化硅衬底退火使得石墨烯形成在至少一个柱状外表面上和/或处，从而形成至少一个柱状石墨烯结构(在820)。
图9示出根据各种实施例的形成石墨烯结构的方法的示意图900。
如图9所示，形成石墨烯结构的方法可以包括形成包括碳化硅的多个柱子(在910)。
方法还可以包括通过在多个柱子的外周表面处的碳化硅的热分解来从多个柱子形成多个碳纳米管(在920)。
在各种实施例中，提供了形成石墨烯结构的方法。方法可以包括形成包括至少一个突出部的本体；以及在至少一个突出部的外周表面处形成石墨烯层。在各种实施例中，本体可以是半导体本体。在各种实施例中，至少一个突出部可以包括含碳半导体材料。
在各种实施例中，提供了形成石墨烯结构的方法。方法可以包括形成包括包含有含碳半导体材料的至少一个突出部的半导体本体，以及在至少一个突出部的外周表面处形成石墨烯层。在各种实施例中，含碳半导体材料可以是碳化硅。在各种实施例中，石墨烯的形成可以包括通过碳化硅的热分解从至少一个突出部的碳化硅在至少一个突出部的外周表面周围形成石墨烯层。在各种实施例中，半导体本体可以包括半导体衬底，其中形成至少一个突出部可以包括在半导体衬底中形成至少一个沟槽。在各种实施例中，半导体本体可以包括半导体衬底，其中形成至少一个突出部可以包括在半导体衬底上外延生长至少一个突出部。在各种实施例中，在至少一个突出部的外周表面处的石墨烯层形成封闭的表面。在各种实施例中，方法还可以包括去除驻留在石墨烯层内的突出部的部分。在各种实施例中，去除突出部的部分可以包括蚀刻。在各种实施例中，方法还可以包括在至少一个突出部中形成开口，以及在开口的表面上形成石墨烯层。在各种实施例中，石墨烯层可以包括至少一个碳纳米管。在各种实施例中，石墨烯层的形成可以包括对半导体本体退火。在各种实施例中，退火的一个或多个工艺参数可以被调节成使得至少一个碳纳米管被配置为单壁碳纳米管。在各种实施例中，退火的一个或多个工艺参数可以被调节为使得至少一个碳纳米管被配置为多壁碳纳米管。在各种实施例中，退火的工艺参数可以包括退火温度、退火持续时间、气氛的压力以及气氛的成分中的至少一项。在各种实施例中，突出部的宽度、突出部的形状、半导体本体的晶体定向以及突出部的表面终止中的至少一项可以被选择或调节为使得至少一个碳纳米管是单壁碳纳米管或多壁碳纳米管。在各种实施例中，退火温度可以在大于1150℃到大约1800℃的范围内。在各种实施例中，退火持续时间可以在大约5分钟到大约60分钟的范围内。在各种实施例中，含碳半导体材料可以是碳化硅，并且至少一个半导体结构的表面终止可以是硅。在各种实施例中，至少一个突出部可以包括具有第一传导类型的第一掺杂区域以及具有第二传导类型的第二掺杂区域。在各种实施例中，突出部的直径d可以被选择为满足关系式d＝78.3×((n+m)2-n×m)0.5pm，其中n和m可以是整数值，n和m中的至少一个大于0。在各种实施例中，n＝m，n≠0，m≠0。在各种实施例中，m＝0，n≠0。在各种实施例中，n≠m，m≠0，n≠0。在各种实施例中，方法还可以包括在石墨烯层的形成之后将至少一个突出部从半导体本体的其余部分分离。在各种实施例中，方法还可以包括将至少一个石墨烯层从半导体本体的其余部分分离。在各种实施例中，至少一个分离的石墨烯层可以包括基本上相等长度的多个石墨烯层。在各种实施例中，至少一个突出部的外周表面可以是柱状。在各种实施例中，至少一个突出部的外周表面可以是圆柱形或多边形。在各种实施例中，石墨烯层的至少一个物理性质在突出部的方位角方向上可以变化。
在各种实施例中，提供了形成石墨烯结构的方法。方法可以包括从碳化硅衬底形成具有至少一个柱状外表面的至少一个结构，该结构从碳化硅衬底的至少一侧突出；以及对碳化硅衬底退火使得石墨烯形成在至少一个柱状外表面处，从而形成至少一个柱状石墨烯结构。
在各种实施例中，提供了形成石墨烯结构的方法。方法可以包括形成包含碳化硅的多个柱子，以及通过在多个柱子的外周表面处的碳化硅的热分解来从多个柱子形成多个碳纳米管。
在各种实施例中，提供了碳纳米管布置。碳纳米管布置可以包括布置在碳化硅衬底之上的多个碳纳米管，其中碳纳米管的外表面未被覆盖。在各种实施例中，碳纳米管可以填充有碳化硅。
在各种实施例中，提供了形成石墨烯结构的方法。方法可以包括在本体中形成至少一个开口；在至少一个开口的内周表面处形成石墨烯层；以及从石墨烯层的外周表面至少部分去除本体。在各种实施例中，本体可以包括碳化硅或者可以由碳化硅制成。在各种实施例中，开口可以为柱状。
在各种实施例中，提供了形成石墨烯结构的方法。方法可以包括在本体中形成至少一个柱状开口，其中开口的直径可以被选择为满足关系式d＝78.3×((n+m)2-n×m)0.5pm，其中n和m为整数值，n和m中的至少一个大于0；以及在至少一个开口的内周表面处形成石墨烯层。在各种实施例中，本体可以包括碳化硅或者可以由碳化硅制成。
虽然已经关于特定实施例特别地示出和描述本发明，然而本领域技术人员应当理解，可以在不偏离如所附权利要求限定的本发明的范围的情况下做出形式和细节的各种变化。本发明的范围因此由所附权利要求来指示并且在权利要求的等同方案的含义和范围内的所有变化因此意在被包括在内。

Claims (29)

1.一种形成石墨烯结构的方法，包括：
形成包括至少一个突出部的本体；以及
在所述至少一个突出部的外周表面处形成石墨烯层。
2.根据权利要求1所述的方法，
其中所述本体是半导体本体。
3.根据权利要求1所述的方法，
其中所述至少一个突出部包括含碳半导体材料。
4.根据权利要求3所述的方法，
其中所述含碳半导体材料是碳化硅。
5.根据权利要求4所述的方法，其中形成所述石墨烯层包括：
在所述至少一个突出部的所述外周表面周围通过所述碳化硅的热分解来从所述至少一个突出部的所述碳化硅形成所述石墨烯层。
6.根据权利要求1所述的方法，
其中形成包括所述至少一个突出部的所述本体包括：提供衬底，并且在所述衬底中形成至少一个沟槽。
7.根据权利要求1所述的方法，
其中形成包括所述至少一个突出部的所述本体包括：提供衬底，并且在所述衬底上外延生长所述至少一个突出部。
8.根据权利要求1所述的方法，还包括：
去除驻留在所述石墨烯层内的所述突出部的部分。
9.根据权利要求1所述的方法，还包括：
在所述至少一个突出部中形成开口；以及
在所述开口的表面上形成石墨烯层。
10.根据权利要求1的方法，
其中在所述至少一个突出部的外周表面处的所述石墨烯层形成封闭的表面。
11.根据权利要求1所述的方法，其中所述石墨烯层包括至少一个碳纳米管。
12.根据权利要求11所述的方法，
其中形成所述石墨烯层包括对所述本体退火。
13.根据权利要求12所述的方法，
其中所述退火的一个或多个工艺参数被调节成使得所述至少一个碳纳米管被配置为单壁碳纳米管。
14.根据权利要求13所述的方法，
其中所述退火的所述工艺参数包括退火温度、退火持续时间、气氛的压力以及气氛的成分中的至少一项。
15.根据权利要求12所述的方法，
其中退火温度在大约1150℃到大约1800℃的范围内。
16.根据权利要求12所述的方法，
其中退火持续时间在大约5分钟到大约60分钟的范围内。
17.根据权利要求12所述的方法，
其中所述至少一个突出部包括碳化硅，并且所述至少一个突出部的表面终止为硅。
18.根据权利要求3所述的方法，
其中所述至少一个突出部包括具有第一传导类型的第一掺杂区域以及具有第二传导类型的第二掺杂区域。
19.根据权利要求1所述的方法，
其中所述突出部的直径d被选择为满足关系式d＝78.3×((n+m)2-n×m)0.5pm，其中n和m为整数值，n和m中的至少一个大于0。
20.根据权利要求1所述的方法，还包括：
在形成所述石墨烯层之后将所述至少一个突出部从所述本体的其余部分分离。
21.根据权利要求8所述的方法，还包括：
将所述至少一个石墨烯层从所述本体的其余部分分离。
22.根据权利要求1所述的方法，
其中所述至少一个突出部的所述外周表面为柱状。
23.根据权利要求1所述的方法，
其中所述石墨烯层的至少一个物理性质在所述突出部的方位角方向上变化。
24.一种形成石墨烯结构的方法，所述方法包括：
从碳化硅衬底形成具有至少一个柱状外表面的至少一个结构，所述结构从所述碳化硅衬底的至少一侧突出；以及
将所述碳化硅衬底退火使得石墨烯形成在所述至少一个柱状外表面处，从而形成至少一个柱状石墨烯结构。
25.一种形成石墨烯结构的方法，包括：
形成包括碳化硅的多个柱子；
在所述多个柱子的外周表面处通过所述碳化硅的热分解而从所述多个柱子形成多个碳纳米管。
26.一种形成石墨烯结构的方法，包括：
在本体中形成至少一个开口；以及
在所述至少一个开口的内周表面处形成石墨烯层。
27.根据权利要求26所述的方法，还包括从所述石墨烯层的外周表面至少部分地去除所述本体。
28.根据权利要求26所述的方法，
其中所述本体包括碳化硅。
29.一种形成石墨烯结构的方法，包括：
在本体中形成至少一个柱状开口，其中所述开口的直径被选择为满足关系式d＝78.3×((n+m)2-n×m)0.5pm，其中n和m为整数值，n和m中的至少一个大于0；以及
在所述至少一个开口的内周表面处形成石墨烯层。
CN201511010410.5A 2014-12-31 2015-12-29 形成石墨烯结构的方法 Active CN105742156B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/587,007 2014-12-31
US14/587,007 US9716227B2 (en) 2014-12-31 2014-12-31 Method of forming a graphene structure

Publications (2)

Publication Number Publication Date
CN105742156A true CN105742156A (zh) 2016-07-06
CN105742156B CN105742156B (zh) 2018-10-09

Family

ID=56116817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511010410.5A Active CN105742156B (zh) 2014-12-31 2015-12-29 形成石墨烯结构的方法

Country Status (3)

Country Link
US (2) US9716227B2 (zh)
CN (1) CN105742156B (zh)
DE (1) DE102015122944A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511601A (zh) * 2017-01-18 2018-09-07 英飞凌科技股份有限公司 用于形成石墨烯膜结构元件的方法和石墨烯膜结构元件
WO2020227923A1 (zh) * 2019-05-14 2020-11-19 中国科学院微电子研究所 纳米级晶体管及其制备方法
CN115465856A (zh) * 2021-06-10 2022-12-13 中国科学院上海微系统与信息技术研究所 图形化石墨烯的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111453B4 (de) * 2015-07-15 2022-03-10 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102017206124A1 (de) * 2017-04-10 2018-10-11 Infineon Technologies Ag Fluidsensor, Verfahren zum Bereitstellen desselben und Verfahren zum Bestimmen eines Bestandteils eines Fluids
CN109473398B (zh) * 2017-09-07 2022-06-07 联华电子股份有限公司 半导体元件及其制造方法
US11527759B2 (en) * 2020-03-07 2022-12-13 Slobodan Petrovic Dual porosity cathode for lithium-air battery

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248401A1 (en) * 2011-03-31 2012-10-04 Samsung Electronics Co., Ltd. 3-dimensional graphene structure and process for preparing and transferring the same
CN102730670A (zh) * 2012-06-05 2012-10-17 东南大学 一种非平面图形石墨烯的制备方法
US20130071751A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Power storage device
US20130095305A1 (en) * 2007-09-18 2013-04-18 Samsung Electronics Co., Ltd. Graphene pattern and process of preparing the same
US20130139865A1 (en) * 2011-12-01 2013-06-06 Samsung Electronics Co., Ltd. Composite structure of graphene and polymer and method of manufacturing the same
WO2014131043A1 (en) * 2013-02-25 2014-08-28 Solan, LLC Methods for fabricating graphite-based structures and devices made therefrom
US20140272309A1 (en) * 2013-03-15 2014-09-18 Solan, LLC Non-Planar Graphite Based Devices and Fabrication Methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0715077D0 (en) * 2007-08-02 2007-09-12 Univ Warwick Carbon nanotube electrochemistry
US8526167B2 (en) * 2009-09-03 2013-09-03 Applied Materials, Inc. Porous amorphous silicon-carbon nanotube composite based electrodes for battery applications
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US8823089B2 (en) 2011-04-15 2014-09-02 Infineon Technologies Ag SiC semiconductor power device
US9099241B1 (en) * 2013-04-10 2015-08-04 Mainstream Engineering Corporation Enhanced charge-storage electrochemical double layer capacitors with nanoscale electrolyte confinement tunability, and a method for production thereof to obtain axi-symmetric, high surface area electrode growth
WO2014110450A2 (en) * 2013-01-11 2014-07-17 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130095305A1 (en) * 2007-09-18 2013-04-18 Samsung Electronics Co., Ltd. Graphene pattern and process of preparing the same
US20120248401A1 (en) * 2011-03-31 2012-10-04 Samsung Electronics Co., Ltd. 3-dimensional graphene structure and process for preparing and transferring the same
US20130071751A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Power storage device
US20130139865A1 (en) * 2011-12-01 2013-06-06 Samsung Electronics Co., Ltd. Composite structure of graphene and polymer and method of manufacturing the same
CN102730670A (zh) * 2012-06-05 2012-10-17 东南大学 一种非平面图形石墨烯的制备方法
WO2014131043A1 (en) * 2013-02-25 2014-08-28 Solan, LLC Methods for fabricating graphite-based structures and devices made therefrom
US20140272309A1 (en) * 2013-03-15 2014-09-18 Solan, LLC Non-Planar Graphite Based Devices and Fabrication Methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511601A (zh) * 2017-01-18 2018-09-07 英飞凌科技股份有限公司 用于形成石墨烯膜结构元件的方法和石墨烯膜结构元件
CN108511601B (zh) * 2017-01-18 2021-09-07 英飞凌科技股份有限公司 用于形成石墨烯膜结构元件的方法和石墨烯膜结构元件
WO2020227923A1 (zh) * 2019-05-14 2020-11-19 中国科学院微电子研究所 纳米级晶体管及其制备方法
CN115465856A (zh) * 2021-06-10 2022-12-13 中国科学院上海微系统与信息技术研究所 图形化石墨烯的制备方法

Also Published As

Publication number Publication date
CN105742156B (zh) 2018-10-09
US20160190446A1 (en) 2016-06-30
DE102015122944A1 (de) 2016-06-30
US20170288145A1 (en) 2017-10-05
US9716227B2 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
CN105742156A (zh) 形成石墨烯结构的方法
US10014371B2 (en) Stressed nanowire stack for field effect transistor
US10700176B2 (en) Vertical gate all around (VGAA) devices and methods of manufacturing the same
JP6265347B2 (ja) ナノワイヤ・アクセス・トランジスタを有するｄｒａｍを含む半導体構造体及びその形成方法
CN107749421B (zh) 垂直堆叠的环栅纳米线晶体管及其制备方法
US20220069074A1 (en) Method of manufacturing a super junction structure and super junction structure
TW201824373A (zh) 半導體裝置的形成方法
TW201916257A (zh) 半導體裝置與其形成方法
KR20130006943A (ko) 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법
US20160240623A1 (en) Vertical gate all around (vgaa) devices and methods of manufacturing the same
CN107845684B (zh) 垂直堆叠的环栅纳米线晶体管及其制备方法
US20130171781A1 (en) Graphene electronic device and manufacturing method thereof
US20080135908A1 (en) Semiconductor device and method of manufacturing the same
CN108133960B (zh) 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法
US9224654B2 (en) Fin capacitor employing sidewall image transfer
US20230187280A1 (en) 3d semiconductor device with 2d semiconductor material and method of forming the same
JP2021508604A (ja) 深溝エッチングに基づくキャビティ形成方法
US10868117B2 (en) Systems and methods for forming nanowires using anodic oxidation
TWI816801B (zh) 半導體裝置與其形成方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN107919400B (zh) 一种InSe晶体管及其制备方法
KR20090089108A (ko) 반도체 장치의 제조 방법 및 이에 따라 제조된 반도체 장치
CN111952184A (zh) 基于图形化埋层介质层的环栅场效应晶体管的制备方法
CN107293586B (zh) 一种半导体器件及其制作方法和电子装置
CN106356302A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant