DE102015122944A1 - Verfahren zum Ausbilden einer Graphenstruktur - Google Patents

Verfahren zum Ausbilden einer Graphenstruktur Download PDF

Info

Publication number
DE102015122944A1
DE102015122944A1 DE102015122944.7A DE102015122944A DE102015122944A1 DE 102015122944 A1 DE102015122944 A1 DE 102015122944A1 DE 102015122944 A DE102015122944 A DE 102015122944A DE 102015122944 A1 DE102015122944 A1 DE 102015122944A1
Authority
DE
Germany
Prior art keywords
forming
graphene layer
graphene
projection
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015122944.7A
Other languages
English (en)
Inventor
Peter Irsigler
Günther Ruhl
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015122944A1 publication Critical patent/DE102015122944A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/188—Preparation by epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

In verschiedenen Ausführungsformen ist ein Verfahren (700) zum Ausbilden einer Graphenstruktur bereitgestellt. Das Verfahren (700) kann das Ausbilden eines Körpers, der zumindest einen Vorsprung umfasst (710), und das Ausbilden einer Graphenschicht an einer Außenumfangsfläche des zumindest einen Vorsprungs umfassen (720).

Description

  • Verschiedene Ausführungsformen betreffen im Allgemeinen ein Verfahren zum Ausbilden einer Graphenstruktur.
  • Kohlenstoffnanoröhren können vorteilhafte Eigenschaften aufweisen, beispielsweise in Bezug auf ihre elektrische oder thermische Leitfähigkeit, oder in Bezug auf ihre Härte, z.B. eine mechanische Härte. Derzeit werden Kohlenstoffnanoröhren auf eine Weise ausgebildet, die es schwierig machen kann, Kohlenstoffnanoröhren mit einer definierten Länge und/oder einem definierten Durchmesser auszubilden. Ferner kann eine Form der Kohlenstoffnanoröhren auf kreisförmige Hohlzylinder eingeschränkt sein.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Ausbilden einer Graphenstruktur bereitgestellt. Das Verfahren kann das Ausbilden eines Körpers, der zumindest einen Vorsprung umfasst, umfassen. Das Verfahren kann ferner das Ausbilden einer Graphenschicht auf einer Außenumfangsfläche des zumindest einen Vorsprungs umfassen.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Ausbilden einer Graphenstruktur bereitgestellt. Das Verfahren kann das Ausbilden eines Körpers, der zumindest einen Vorsprung umfasst; und das Ausbilden einer Graphenschicht an einer Außenumfangsfläche des zumindest einen Vorsprungs umfassen. In verschiedenen Ausführungsformen kann der Körper ein Halbleiterkörper sein. In verschiedenen Ausführungsformen kann der zumindest eine Vorsprung ein kohlenstoffhaltiges Halbleitermaterial umfassen.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Ausbilden einer Graphenstruktur bereitgestellt. Das Verfahren kann das Ausbilden eines Halbleiterkörpers, der zumindest einen Vorsprung umfasst, der ein kohlenstoffhaltiges Halbleitermaterial umfasst, und das Ausbilden einer Graphenschicht an einer Außenumfangsfläche des zumindest einen Vorsprungs umfassen. In verschiedenen Ausführungsformen kann das kohlenstoffhaltige Halbleitermaterial Siliciumcarbid sein. In verschiedenen Ausführungsformen kann das Ausbilden der Graphenschicht das Ausbilden der Graphenschicht um die Außenumfangsfläche des zumindest einen Vorsprungs aus dem Siliciumcarbid des zumindest einen Vorsprungs durch thermische Zersetzung des Siliciumcarbids umfassen. In verschiedenen Ausführungsformen kann der Halbleiterkörper ein Halbleitersubstrat umfassen, wobei das Ausbilden des zumindest einen Vorsprungs das Ausbilden von zumindest einem Graben in dem Halbleitersubstrat umfassen kann. In verschiedenen Ausführungsformen kann der Halbleiterkörper ein Halbleitersubstrat umfassen, wobei das Ausbilden des zumindest einen Vorsprungs das epitaxiale Wachsen des zumindest einen Vorsprungs auf dem Halbleitersubstrat umfassen kann. In verschiedenen Ausführungsformen bildet die Graphenschicht an einer Außenumfangsfläche des zumindest einen Vorsprungs eine geschlossene Oberfläche. In verschiedenen Ausführungsformen kann das Verfahren ferner das Entfernen eines Teils des Vorsprungs, der sich innerhalb der Graphenschicht befindet, umfassen. In verschiedenen Ausführungsformen kann das Entfernen des Teils des Vorsprungs Ätzen umfassen. In verschiedenen Ausführungsformen kann das Verfahren ferner das Ausbilden einer Öffnung in dem zumindest einen Vorsprung und das Ausbilden einer Graphenschicht auf einer Oberfläche der Öffnung umfassen. In verschiedenen Ausführungsformen kann die Graphenschicht zumindest eine Kohlenstoffnanoröhre umfassen. In verschiedenen Ausführungsformen kann das Ausbilden der Graphenschicht das Tempern des Halbleiterkörpers umfassen. In verschiedenen Ausführungsformen können einer oder mehrere Verfahrensparameter des Temperns angepasst werden, sodass die zumindest eine Kohlenstoffnanoröhre als eine einwandige Kohlenstoffnanoröhre konfiguriert ist. In verschiedenen Ausführungsformen können einer oder mehrere Verfahrensparameter des Temperns angepasst werden, sodass die zumindest eine Kohlenstoffnanoröhre als eine mehrwandige Kohlenstoffnanoröhre konfiguriert ist. In verschiedenen Ausführungsformen können die Verfahrensparameter des Temperns zumindest eines aus einer Temper-Temperatur, einer Temperdauer, einem atmosphärischen Druck und Bestandteilen der Atmosphäre umfassen. In verschiedenen Ausführungsformen kann zumindest eines aus einer Breite des Vorsprungs, einer Form des Vorsprungs, einer Kristallausrichtung des Halbleiterkörpers und einem Oberflächenabschlusse des Vorsprungs so ausgewählt oder angepasst sein, dass die zumindest eine Kohlenstoffnanoröhre eine einwandige Kohlenstoffnanoröhre oder eine mehrwandige Kohlenstoffnanoröhre ist. In verschiedenen Ausführungsformen kann die Temper-Temperatur in einem Bereich von etwa 1150 °C bis etwa 1800 °C liegen. In verschiedenen Ausführungsformen kann die Temperdauer in einem Bereich von etwa 5 Minuten bis etwa 60 Minuten liegen. In verschiedenen Ausführungsformen kann das kohlenstoffhaltige Halbleitermaterial Siliciumcarbid sein und der Oberflächenabschluss der zumindest einen Halbleiterstruktur kann Silicium sein. In verschiedenen Ausführungsformen kann der zumindest eine Vorsprung eine erste dotierte Region, die einen ersten Leitfähigkeitstyp aufweist, und eine zweite dotierte Region, die einen zweiten Leitfähigkeitstyp aufweist, umfassen. In verschiedenen Ausführungsformen kann ein Durchmesser D des Vorsprungs ausgewählt sein, um die Beziehung d = 78,3 × ((n + m)2 – n × m)0,5 pm zu erfüllen, wobei n und m ganzzahlige Werte sein können, wobei zumindest eines aus n und m größer als 0 ist. In verschiedenen Ausführungsformen gilt n = m, n ≠ 0, m ≠ 0. In verschiedenen Ausführungsformen gilt m = 0, n ≠ 0. In verschiedenen Ausführungsformen gilt n ≠ m, m ≠ 0, n ≠ 0. In verschiedenen Ausführungsformen kann das Verfahren ferner nach dem Ausbilden der Graphenschicht das Abtrennen des zumindest einen Vorsprungs von einem verbleibenden Teil des Halbleiterkörpers umfassen. In verschiedenen Ausführungsformen kann das Verfahren ferner das Abtrennen der zumindest einen Graphenschicht von einem verbleibenden Teil des Halbleiterkörpers umfassen. In verschiedenen Ausführungsformen kann die zumindest eine abgetrennte Graphenschicht eine Vielzahl von Graphenschichten von im Wesentlichen gleicher Länge umfassen. In verschiedenen Ausführungsformen kann die Außenumfangsfläche des zumindest einen Vorsprungs zylindrisch sein. In verschiedenen Ausführungsformen kann die Außenumfangsfläche des zumindest einen Vorsprungs kreisförmig zylindrisch oder vieleckig sein. In verschiedenen Ausführungsformen kann zumindest eine physikalische Eigenschaft der Graphenschicht in einer azimutalen Richtung des Vorsprungs variieren.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Ausbilden einer Graphenstruktur bereitgestellt. Das Verfahren kann das Ausbilden von zumindest einer Struktur mit zumindest einer zylindrischen Außenfläche aus einem Siliciumcarbid-Substrat, wobei die Struktur von zumindest einer Seite des Siliciumcarbid-Substrats hervorsteht; und das Tempern des Siliciumcarbid-Substrats, sodass sich an der zumindest einen zylindrischen Außenfläche Graphen bildet, wodurch zumindest eine zylindrische Graphenstruktur ausgebildet wird, umfassen.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Ausbilden einer Graphenstruktur bereitgestellt. Das Verfahren kann das Ausbilden einer Vielzahl von Säulen, die Siliciumcarbid umfassen, und das Ausbilden einer Vielzahl von Kohlenstoffnanoröhren aus der Vielzahl von Säulen durch thermische Zersetzung des Siliciumcarbids an einer Außenumfangsfläche der Vielzahl von Säulen umfassen.
  • In verschiedenen Ausführungsformen ist eine Kohlenstoffnanoröhrenanordnung bereitgestellt. Die Kohlenstoffnanoröhrenanordnung kann eine Vielzahl von Kohlenstoffnanoröhren umfassen, die über einem Siliciumcarbid-Substrat angeordnet sind, wobei eine Außenfläche der Kohlenstoffnanoröhren unbedeckt ist. In verschiedenen Ausführungsformen können die Kohlenstoffnanoröhren mit Siliciumcarbid gefüllt sein.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Ausbilden einer Graphenstruktur bereitgestellt. Das Verfahren kann das Ausbilden von zumindest einer Öffnung in einem Körper; das Ausbilden einer Graphenschicht an einer Innenumfangsfläche der zumindest einen Öffnung; und das zumindest teilweise Entfernen des Körpers von einer Außenumfangsfläche der Graphenschicht umfassen. In verschiedenen Ausführungsformen kann der Körper Siliciumcarbid umfassen oder daraus hergestellt sein. In verschiedenen Ausführungsformen kann die Öffnung zylindrisch sein.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Ausbilden einer Graphenstruktur bereitgestellt. Das Verfahren kann das Ausbilden von zumindest einer zylindrischen Öffnung in einem Körper, wobei ein Durchmesser der Öffnung ausgewählt sein kann, um die Beziehung d = 78,3 × ((n + m)2 – n × m)0,5 pm zu erfüllen, wobei n und m ganzzahlige Werte sind, wobei zumindest eines aus n und m größer als 0 ist; und das Ausbilden einer Graphenschicht an einer Innenumfangsfläche der zumindest einen Öffnung umfassen. In verschiedenen Ausführungsformen kann der Körper Siliciumcarbid umfassen oder daraus hergestellt sein.
  • In den Zeichnungen verweisen gleiche Referenzzeichen überall in den verschiedenen Ansichten im Allgemeinen auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, die Betonung liegt stattdessen auf dem Veranschaulichen der Prinzipien der Erfindung. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung mit Verweis auf die folgenden Zeichnungen veranschaulicht, in denen:
  • 1A bis 1E verschiedene Stufen eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen zeigen;
  • 2A und 2B zwei Stufen eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen zeigen;
  • 3A und 3B Graphenstrukturen gemäß verschiedenen Ausführungsformen zeigen;
  • 4A bis 4F verschiedene Stufen eines Verfahrens zum Ausbilden eines Transistors gemäß verschiedenen Ausführungsformen zeigen;
  • 5A bis 5C verschiedene Stufen eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen zeigen;
  • 6A und 6B verschiedene Stufen eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen zeigen;
  • 7 ein schematisches Diagramm eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen zeigt;
  • 8 ein schematisches Diagramm eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen zeigt; und
  • 9 ein schematisches Diagramm eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen zeigt.
  • Die folgende ausführliche Beschreibung verweist auf die begleitenden Zeichnungen, die als Veranschaulichung spezifische Details und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann.
  • Verschiedene Aspekte der Offenbarung sind für Vorrichtungen bereitgestellt, und verschiedene Aspekte der Offenbarung sind für Verfahren bereitgestellt. Es wird verständlich sein, dass grundlegende Eigenschaften der Vorrichtungen auch für die Verfahren gelten und umgekehrt. Daher kann es sein, dass eine doppelte Beschreibung solcher Eigenschaften im Sinne der Kürze weggelassen wurde.
  • Das Wort „beispielhaft“ wird hierin verwendet, um „als ein Beispiel, ein Fall oder eine Veranschaulichung dienend“ zu bedeuten. Eine Ausführungsform oder ein Entwurf, die/der hierin als „beispielhaft“ beschrieben ist, soll nicht notwendigerweise als anderen Ausführungsformen oder Entwürfen gegenüber bevorzugt oder vorteilhaft ausgelegt werden.
  • Das Wort „über“, das mit Bezug auf ein abgeschiedenes Material, das „über“ einer Seite oder Oberfläche ausgebildet ist, verwendet wird, kann hierin verwendet werden, um zu bedeuten, dass das abgeschiedene Material „direkt auf“, z.B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche ausgebildet ist. Das Wort „über“, das mit Bezug auf ein abgeschiedenes Material, das „über“ einer Seite oder Oberfläche ausgebildet ist, verwendet wird, kann hierin verwendet werden, um zu bedeuten, dass das abgeschiedene Material „indirekt auf“ der implizierten Seite oder Oberfläche ausgebildet ist, mit einer oder mehreren zusätzlichen Schichten, die zwischen der implizierten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind.
  • Die Worte „Zylinder“, „zylindrisch“ und dergleichen sollen als auf eine Oberfläche verweisend verstanden werden, die durch eine gerade Linie, die sich parallel zu einer fixierten geraden Linie bewegt und eine fixierte ebene geschlossene Kurve schneidet, gezeichnet wird. Anders gesagt kann es sein, dass ein Zylinder nicht nur dreidimensionale Strukturen mit einem kreisförmigen oder elliptischen Querschnitt umfasst, sondern auch solche mit Querschnitten, deren Umriss von einer beliebigen andere regelmäßigen oder unregelmäßigen Form ist, z.B. ein Vieleck (z.B. ein Dreieck, Rechteck, Quadrat, Sechseck usw.), eine Halbmond-Form usw., solange der Umriss des Querschnitts (die Kurve in der fixierten Ebene) geschlossen ist.
  • Der Ausdruck „zumindest eine Graphenschicht“ wie hierin verwendet bedeutet zumindest eine 1 Atom dicke Schicht aus Kohlenstoffatomen und umfasst daher eine ein Atom dicke Schicht von Kohlenstoffatomen und eine mehrere Atome dicke Schicht von Kohlenstoffatomen wie beispielsweise eine 2 Atome dicke Schicht, eine 3 Atome dicke Schicht, eine 4 Atome dicke Schicht, eine 5 Atome dicke Schicht, eine 6 Atome dicke Schicht aus Kohlenstoffatomen.
  • Im Folgenden kann auf eine Graphenschicht und eine Graphenstruktur verwiesen werden. Die (z.B. zumindest eine) Graphenschicht kann als eine sehr dünne, z.B. nur bis zu wenige Atome (siehe oben) dicke, Schicht ausbildend betrachtet werden, d.h. dass sie so ausgebildet ist, dass sie sich in zwei Schichtdimensionen ausdehnt und in einer dritten Dimension eine vernachlässigbare Ausdehnung aufweist. Die Graphenschicht kann jedoch auch in einer dritten Dimension angeordnet sein, sie kann beispielsweise gebogen oder in der dritten Dimension verbunden sein, wodurch sie eine dreidimensionale Graphenstruktur ausbildet. Die Graphenschicht kann daher als in der dritten Dimension so geformt betrachtet werden, dass sie die Graphenstruktur ausbildet, und die Graphenstruktur kann als eine dreidimensionale Anordnung der im Wesentlichen zweidimensionalen Graphenschicht betrachtet werden.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Ausbilden von Kohlenstoffnanoröhren in einer definierten Weise bereitgestellt sein.
  • Die Kohlenstoffnanoröhren, die unter Verwendung eines Verfahrens gemäß verschiedenen Ausführungsformen ausgebildet werden, können beispielsweise verwendet werden, um schaltbare (z.B. elektronische) Vorrichtungen, z.B. Transistoren, auszubilden.
  • In verschiedenen Ausführungsformen kann ein Vorsprung auf oder aus einem kohlenstoffhaltigen Halbleiterkörper ausgebildet sein. An einer Oberfläche des Vorsprungs kann eine Graphenschicht ausgebildet sein.
  • In verschiedenen Ausführungsformen kann ein kohlenstoffhaltiges Halbleiter-(z.B. SiC-)Substrat, z.B. durch Ausbilden von Gräben in dem Substrat, auf eine solche Weise strukturiert sein, dass einer oder mehrere Vorsprünge, z.B. säulen- oder mesaförmige Strukturen (die als Mesastrukturen bezeichnet werden können), z.B. SiC-Mesastrukturen, ausgebildet werden können. Anschließend kann das strukturierte Substrat getempert werden, sodass eine Oberfläche der zumindest einen Mesastruktur in eine Graphenschicht umgewandelt werden kann.
  • Anders gesagt kann ein kohlenstoffhaltiges (z.B. SiC-)Substrat verwendet werden, um einen Vorsprung auszubilden. Das Substrat mit dem Vorsprung kann einem Temperverfahren unterzogen werden, was zu einer Ausbildung einer Graphenschicht auf einer ausgesetzten Oberfläche des Vorsprungs führen kann. Die Graphenschicht kann sich durch thermische Zersetzung des Substratmaterials (z.B. Siliciumcarbid) ausbilden. Dieses Verfahren zum Ausbilden der Graphenschicht kann auch als Epitaxie, epitaxiale Ausbildung oder epitaxiales Wachstum der Graphenschicht bezeichnet werden, obwohl der Kohlenstoff, der zum Ausbilden der Graphenschicht verwendet wird, durch das kohlenstoffhaltige Halbleitermaterial selbst bereitgestellt sein kann und nicht in einem Abscheidungsverfahren abgeschieden wird, das typischerweise als epitaxiale Abscheidung, Epitaxie, epitaxiale Ausbildung oder epitaxiales Wachstum bezeichnet wird.
  • In einer oder mehreren Ausführungsformen kann eine sehr präzise Strukturierbarkeit von Halbleitersubstraten, beispielsweise unter Verwendung von Extrem-Ultraviolett- oder Elektronenstrahllithographie, ausgenutzt werden, um eine Graphenstruktur mit einer präzise vordefinierten Form auszubilden. Zuerst kann ein präzise geformter Vorsprung aus und/oder auf einem kohlenstoffhaltigen Substrat, z.B. einem SiC-Substrat, ausgebildet werden und danach kann die Graphenstruktur an oder auf einer Außenfläche des präzise geformten Vorsprungs ausgebildet werden, wodurch eine präzise geformte Graphenstruktur erzeugt wird. Ein Temperverfahren kann zum Ausbilden der Graphenstruktur verwendet werden.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Ausbilden von Kohlenstoffnanoröhren auf eine gut definierte Weise bereitgestellt sein. Die Kohlenstoffnanoröhren können durch Ausbilden von zumindest einer Graphenschicht, die eine Siliciumcarbid-Mesastruktur, z.B. eine säulenförmige Siliciumcarbid-Mesastruktur, umgibt, z.B. umwickelt, ausgebildet werden. Die Kohlenstoffnanoröhren können in verschiedenen Ausführungsformen mit Siliciumcarbid gefüllt sein, das verbleibendes SiC-Material der Mesastruktur(en) sein kann. Alternativ dazu kann das Siliciumcarbid aus einem Inneren der Kohlenstoffnanoröhren entfernt werden.
  • In verschiedenen Ausführungsformen kann eine Vielzahl von Säulen, die Siliciumcarbid enthalten, ausgebildet sein. Aus der Vielzahl von Säulen kann durch thermische Zersetzung des Siliciumcarbids an einer Außenumfangsfläche der Vielzahl von Säulen eine Vielzahl von Kohlenstoffnanoröhren ausgebildet werden.
  • In verschiedenen Ausführungsformen kann eine Graphenstruktur ausgebildet werden, indem ein Körper so vorgeformt wird, dass er eine Umfangsfläche mit einer Form (z.B. einer zylindrischen Form) aufweist, die für die Graphenstruktur erwünscht ist, und indem eine Graphenschicht auf der Umfangsfläche ausgebildet wird. Im Folgenden können verschiedene Ausführungsformen mit Verweis auf die Figuren ausführlich beschrieben werden.
  • In den Ausführungsformen kann die Graphenschicht auf einer Außenumfangsfläche (z.B. von einem Vorsprung) ausgebildet sein. Alternativ dazu kann die Graphenschicht auf einer Innenumfangsfläche (z.B. von einer Öffnung, die in einem Körper ausgebildet ist) ausgebildet sein und ein Teil des Körpers außerhalb der Graphenschicht (die eine geschlossene Oberfläche ausbilden kann) kann entfernt sein, oder die Graphenschicht kann auf einer Innenumfangsfläche einer Öffnung, die in einem Körper ausgebildet ist, ausgebildet sein, wobei die Öffnung einen solchen spezifischen Durchmesser aufweisen kann, dass sich eine Kohlenstoffnanoröhre ausbilden kann, anders gesagt kann der Durchmesser der Öffnung eine spezifisches Beziehung erfüllen.
  • In den Ausführungsformen kann der Körper, oder zumindest eine Umfangsfläche des Vorsprungs, als ein kohlenstoffhaltiges Halbleitermaterial umfassend oder daraus bestehend beschrieben werden. Alternativ dazu kann der Körper oder zumindest eine Umfangsfläche des Vorsprungs und/oder der Öffnung beispielsweise ein Metall sein, in dessen Volumen Kohlenstoff über seiner Auflösungsgrenze aufgelöst ist (der Kohlenstoff kann beispielsweise durch Mitabscheidung oder durch Lösung aus einem kohlenstoffhaltigen Gas bei erhöhten Temperaturen eingebracht sein). Nach einer Temper/Kühlabfolge kann durch Kohlenstoffausscheidung auf die Metalloberfläche Graphen ausgebildet werden. Und in noch einer anderen Alternative kann die Umfangsfläche des Vorsprungs und/oder der Öffnung katalytisch sein, z.B. Kupfer (Cu), Nickel (Ni) oder Germanium (Ge) umfassen oder daraus bestehen, und Graphen kann durch chemische Dampfabscheidung aus einem kohlenstoffhaltigen Gas auf der katalytischen Oberfläche abgeschieden werden. All diese Materialien können selektiv auf Graphen chemisch nassgeätzt sein. Eine Graphenabscheidung unter Verwendung von Metallen kann polykristallines Graphen ergeben. Germanium kann einfach anisotrop geätzt werden. CVD auf einkristallinem Germanium (Ge) kann einkristallines Graphen ergeben. Folglich können die verschiedenen unten beschriebenen Ausführungsformen, sofern nicht spezifisch ausgeschlossen und/oder nicht praktikabel, durch Anwenden von einer oder mehreren der oben beschriebenen Modifikationen ausgeführt werden.
  • 1A bis 1C zeigen verschiedene Stufen eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen.
  • Wie in 1A gezeigt kann ein Halbleiterkörper 102 bereitgestellt sein. Der Halbleiterkörper 102 kann auf einer ersten Seite eine erste Oberfläche 1021, die auch als eine obere Oberfläche bzw. eine Oberseite bezeichnet wird, und entgegengesetzt zur ersten Oberfläche 1021 (und entgegengesetzt zur ersten Seite) auf einer zweiten Seite eine zweite Oberfläche 1022, die auch als eine untere Oberfläche bzw. eine Unterseite bezeichnet wird, aufweisen.
  • In verschiedenen Ausführungsformen kann der Halbleiterkörper 102 Kohlenstoff umfassen. Der Halbleiterkörper 102 kann ein Halbleitermaterial, das Kohlenstoff umfasst, umfassen, daraus bestehen oder im Wesentlichen daraus bestehen. Das Halbleitermaterial, das Kohlenstoff umfasst, kann als kohlenstoffhaltiges Halbleitermaterial bezeichnet werden. Der Halbleiterkörper 102 kann beispielsweise Siliciumcarbid (SiC) umfassen, daraus bestehen oder im Wesentlichen daraus bestehen. Alternativ dazu kann der Halbleiterkörper 102 beispielsweise Germaniumcarbid (GeC) umfassen, daraus bestehen oder im Wesentlichen daraus bestehen. In verschiedenen Ausführungsformen kann der Halbleiterkörper 102 ein Halbleitersubstrat, z.B. ein Halbleiterwafer, z.B. ein Siliciumcarbidwafer, sein. In verschiedenen Ausführungsformen kann der Halbleiterkörper 102 zumindest ein Material umfassen, das möglicherweise kein Halbleitermaterial ist, oder ein Halbleitermaterial, das möglicherweise keinen Kohlenstoff enthält. Beispielsweise kann eine Schicht des kohlenstoffhaltigen Halbleitermaterials auf einem Träger ausgebildet sein (der ein Halbleitermaterial umfassen kann oder nicht und Kohlenstoff umfassen kann oder nicht). In diesem Fall können ein Körper, der auf dem Träger ausgebildet ist, und die Schicht aus dem kohlenstoffhaltigen Halbleitermaterial als der Halbleiterkörper 102 betrachtet werden.
  • In verschiedenen Ausführungsformen kann der Halbleiterkörper 102 zumindest teilweise dotiert sein. Der Halbleiterkörper 102 kann beispielsweise, z.B. teilweise, als ein p-Typ-Halbleiter und/oder als ein n-Typ-Halbleiter dotiert sein. In verschiedenen Ausführungsformen kann der Halbleiterkörper 102 eine epitaxiale Schicht des Halbleitermaterials umfassen.
  • Auf einer Oberfläche des Halbleiterkörpers 102, z.B. auf der ersten Oberfläche 1021 des Halbleiterkörpers 102, kann eine Maskierungsstruktur 104 angeordnet sein. Die Maskierungsstruktur 104 kann ein beliebiges Material umfassen, das geeignet ist, um den Halbleiterkörper 102 unterhalb der Maskierungsstruktur 104 davor zu schützen, während eines nachfolgenden Strukturierungsprozesses entfernt zu werden. Die Maskierungsstruktur 104 kann beispielsweise eine Hartmaske, einen Photoresist oder einen Resist, der bei der Elektronenstrahllithographie verwendet wird, umfassen oder daraus bestehen.
  • In verschiedenen Ausführungsformen kann die Maskierungsstruktur 104 so ausgebildet sein, dass sie eine zweidimensionale Struktur aufweist (z.B. eine zweidimensionale Verteilung auf der ersten Oberfläche 1021 des Halbleiterkörpers 102), die einem Querschnitt von einem oder mehreren Vorsprüngen 106 (siehe 1B), die aus dem Halbleiterkörper 102 ausgebildet werden sollen, entspricht. Ein Strukturieren der Maskierungsstruktur kann beispielsweise eine Extrem-Ultraviolett- oder Elektronenstrahllithographie umfassen.
  • Der Halbleiterkörper 102 kann in verschiedenen Ausführungsformen einem Strukturierungsverfahren unterzogen werden, das zu einem strukturierten Halbleiterkörper 102 führt, der eine Halbleiterbasis 102b (auch als Halbleiterbasisregion 102b bezeichnet) und den zumindest einen Vorsprung 106 umfasst, beispielsweise wie in 1B gezeigt.
  • Das Strukturierungsverfahren kann das Ätzen (z.B. Nassätzen oder Trockenätzen), beispielsweise zumindest eines aus photoelektrochemischem Nassätzen in Fluorwasserstoff (HF, z.B. 2,5-molar) kombiniert mit UV-Bestrahlung (was zu einem isotropen Ätzen führen kann), Plasmaätzen unter Verwendung von Schwefelhexafluorid mit Sauerstoffplasma (SF6/O2-Plasma, was die Möglichkeit verleiht, Ätzeigenschaften von isotrop zu anisotrop anzupassen), Plasmaätzen unter Verwendung von Trifluormethan mit Sauerstoffplasma (CHF3/O2-Plasma, was zu einem anisotropen Ätzen führen kann) und Plasmaätzen unter Verwendung von Tetrafluormethan mit Sauerstoffplasma (CF4/O2-Plasma, was zu einem anisotropen Ätzen führen kann) oder Ätzen mit Kaliumhydroxidlösung umfassen. Das Material der Maskierungsstruktur 104 kann ausgewählt sein, um zu dem zu verwendenden Ätzmittel zu passen, im Sinne dass die Maskierungsstruktur 104 dem Ätzmittel im Wesentlichen widerstehen kann, z.B. kann es sein, dass es während des Ätzverfahrens nicht entfernt wird oder viel langsamer entfernt wird als das kohlenstoffhaltige Halbleitermaterial des Halbleiterkörpers 102.
  • Anders gesagt kann der Halbleiterkörper 102 unter Verwendung eines Strukturierungsverfahrens, beispielsweise unter Verwendung eines Ätzverfahrens, beispielsweise unter Verwendung von einem der oben beschriebenen Ätzmittel, strukturiert werden, wobei die Maskierungsstruktur 104 als eine Maske dienen kann, die eine oder mehrere Regionen des Halbleiterkörpers maskiert, die während des Strukturierungsverfahrens (zumindest teilweise) nicht entfernt werden sollen. Dadurch kann der Halbleiterkörper 102 auf solch eine Weise ausgebildet, z.B. strukturiert, werden, dass er zumindest einen Vorsprung 106 umfasst, der das kohlenstoffhaltige Halbleitermaterial umfasst. Ferner kann der Halbleiterkörper die Halbleiterbasis (oder Basisregion) 102b umfassen.
  • Nach dem Strukturieren kann die Maskierungsstruktur 104 in verschiedenen Ausführungsformen entfernt sein, wie in 1B gezeigt. Dadurch kann das kohlenstoffhaltige Halbleitermaterial des Halbleiterkörpers 102 an der oberen Oberfläche 1021 ausgesetzt sein.
  • Alternativ dazu kann die Maskierungsstruktur 104 verbleiben, beispielsweise um eine Ausbildung einer Graphenschicht in den maskierten Regionen des Halbleiterkörpers 102 zu verhindern. Anders gesagt kann es sein, dass das kohlenstoffhaltige Halbleitermaterial in Regionen, wo die Maskierungsstruktur auf dem kohlenstoffhaltigen Halbleitermaterial des Halbleiterkörpers 102 belassen sein kann, z.B. auf einer Oberseite des zumindest einen Vorsprungs 106, nicht ausgesetzt ist, sodass es sein kann, dass ein nachfolgendes Temperverfahren in den maskierten Regionen des Halbleiterkörpers 102 nicht zu einer Ausbildung einer Graphenschicht führt.
  • In verschiedenen Ausführungsformen kann der zumindest eine Vorsprung 106 des Halbleiterkörpers 102 durch epitaxiales Wachstum eines kohlenstoffhaltigen Halbleitermaterials auf dem Halbleiterkörper 102, der als die Halbleiterbasis 102b betrachtet werden kann, z.B. auf der ersten Oberfläche 1021, oder durch eine Kombination aus epitaxialem Wachstum und Entfernung (z.B. Ätzen) des kohlenstoffhaltigen Halbleitermaterials ausgebildet werden. Der zumindest eine Vorsprung 106, der durch epitaxiales Wachstum oder durch eine Kombination aus epitaxialem Wachstum und Entfernung ausgebildet werden kann, kann als einen Teil des Halbleiterkörpers 102 ausbildend betrachtet werden.
  • Nach einer Ausbildung des zumindest einen Vorsprungs 106 kann ein Teil einer Oberfläche des Halbleiterkörpers 102, aus dem sich der zumindest eine Vorsprung 106 erstreckt (und die der zweiten Oberfläche 1022 des Halbleiterkörpers 102 entgegengesetzt sein kann), d.h. ein Teil einer Oberfläche der Halbleiterbasis 102b, als eine erste vertiefte Oberfläche 1021r des Halbleiterkörpers 102 bezeichnet werden, unabhängig davon, ob der zumindest eine Vorsprung 106 ausgebildet wurde, indem er auf der ersten Oberfläche 1021 des Halbleiterkörpers 102 gebaut wurde (z.B. durch epitaxiales Wachstum), sodass die erste vertiefte Oberfläche 1021r zumindest einem Teil der ersten Oberfläche 1021 entspricht, oder ob der zumindest eine Vorsprung 106 durch Entfernen des Halbleitermaterials darum ausgebildet wurde, wodurch die erste vertiefte Oberfläche 1021r neu erzeugt wurde.
  • In verschiedenen Ausführungsformen kann der zumindest eine Vorsprung 106 auf eine solche Weise ausgebildet sein, dass er sich weg von der ersten vertieften Oberfläche 1021r des Halbleiterkörpers 102 erstreckt. Ein erstes Ende 1061 des zumindest einen Vorsprungs 106 kann mit der Halbleiterbasis 102b des Halbleiters verbunden, z.B. einstückig damit ausgebildet, sein. Ein zweites Ende 1062 des Vorsprungs 106 kann dem ersten Ende 1061 des Vorsprungs 106 entgegengesetzt sein.
  • Der zumindest eine Vorsprung 106 kann eine Länge 106L aufweisen, wobei die Länge 106L des zumindest einen Vorsprungs 106 zwischen dem ersten Ende 1061 des Vorsprungs und dem zweiten Ende 1062 des Vorsprungs 106 gemessen werden kann, beispielsweise entlang einer zentralen Achse (auch als die Längsachse bezeichnet) des zumindest einen Vorsprungs 106. Die Länge des Vorsprungs 106 kann einer Höhe einer Oberseite, z.B. einer Oberseite des zweiten Endes 1062, des Vorsprungs 106 oberhalb der ersten vertieften Oberfläche 1021r entsprechen. Die Länge 106L des Vorsprungs 106 kann in einem Bereich von etwa 1 nm bis etwa 1 mm liegen, beispielsweise von etwa 20 nm bis etwa 500 nm, beispielsweise von etwa 50 nm bis etwa 200 nm, wobei andere Werte der Länge auch möglich sein können.
  • Eine Breite 106W des zumindest einen Vorsprungs 106 kann in einer Richtung gemessen werden, die im Wesentlichen orthogonal zu der Länge 106L des Vorsprungs 106 ist. In 1B kann dies einer horizontalen Richtung entsprechen. Wenn der zumindest eine Vorsprung 106 in verschiedenen Ausführungsformen kreisförmig zylindrisch ist, kann die Breite 106W in alle Richtungen, in die die Breite 106W des zumindest einen Vorsprungs 106 gemessen werden kann, dieselbe sein. In diesem Fall kann die Breite 106W einem Durchmesser des kreisförmig zylindrischen Vorsprungs 106 entsprechen. In verschiedenen anderen Ausführungsformen kann sich die Breite des Vorsprungs 106 für zumindest manche der (horizontalen) Richtungen, in die die Breite 106W des zumindest einen Vorsprungs 106 gemessen werden kann, unterscheiden, beispielsweise im Fall, dass ein Querschnitt des zumindest einen Vorsprungs 106 rechteckig, elliptisch oder von einer anderen vieleckigen oder unregelmäßigen Form ist. In diesem Fall können, wenn zutreffend, für die Breite 106W des Vorsprungs 106 mehrere Werte spezifiziert sein, z.B. eine Mindest- und eine Maximalbreite usw.
  • In verschiedenen Ausführungsformen kann die Breite 106W des zumindest einen Vorsprungs 106 entlang der Länge 106L des Vorsprungs 106 im Wesentlichen konstant sein. Alternativ dazu kann die Breite 106W des zumindest einen Vorsprungs 106 entlang der Länge 106L des Vorsprungs variieren. Beispielsweise kann der zumindest eine Vorsprung 106 nahe dem ersten Ende 1061 des Vorsprungs 106 eine größere Breite aufweisen als nahe dem zweiten Ende 1062 des Vorsprungs 106 oder umgekehrt.
  • In verschiedenen Ausführungsformen kann die Breite 106W des zumindest einen Vorsprungs 106 größer oder gleich etwa 0,4 mm sein, beispielsweise in einem Bereich von etwa 0,4 nm (was einem Mindestdurchmesser einer Kohlenstoffnanoröhre entsprechen kann) bis etwa 200 nm, beispielsweise von etwa 1 nm bis etwa 20 nm, beispielsweise von etwa 5 nm bis etwa 10 nm.
  • In verschiedenen Ausführungsformen kann der zumindest eine Vorsprung 106 eine zylindrische Form aufweisen. Anders gesagt kann eine Außenfläche 106o des Vorsprungs 106 zylindrisch sein. Der Querschnitt des zumindest einen Vorsprungs 106 kann einen Umriss aufweisen, der von einer beliebigen anderen regelmäßigen oder unregelmäßigen geschlossenen Form ist, z.B. ein Kreis, eine Ellipse, ein Vieleck (z.B. ein Quadrat, ein Rechteck, ein Sechseck, ein Trapez oder dergleichen), eine Halbmond-Form usw. Ein beispielhafter Querschnitt entlang einer Linie A-A’ eines kreisförmig zylindrischen Vorsprungs 106 (d.h. der Querschnitt zeigt die Außenumfangsfläche 106o, die kreisförmig ist) ist in Ansicht 100A aus 1B gezeigt. In verschiedenen Ausführungsformen kann der Zylinder ein gerader Zylinder sein. Anders gesagt kann der zumindest eine zylindrische Vorsprung 106 so angeordnet sein, dass seine Längsachse im Wesentlichen orthogonal zu der ersten vertieften Oberfläche 1021r und/oder der zweiten Oberfläche 1022 des Halbleiterkörpers 102 ist. In verschiedenen anderen Ausführungsformen kann der zumindest eine Vorsprung 106 so angeordnet sein, dass seine Längsachse in Bezug auf die erste vertiefte Oberfläche 1021r und/oder die zweite Oberfläche 1022 des Halbleiterkörpers 102 schief ist.
  • In verschiedenen Ausführungsformen kann der Vorsprung 106 eine beliebige andere regelmäßige oder unregelmäßige Form aufweisen, beispielsweise eine Pyramide, ein Kegel, ein Stumpf oder ein willkürlich geformter Vorsprung 106.
  • In verschiedenen Ausführungsformen kann beim Ausbilden des zumindest einen Vorsprungs 106 eine Kristallstruktur des kohlenstoffhaltigen Halbleitermaterials berücksichtigt werden, um eine gewünschte Oberflächenkonfiguration der Außenfläche 106o des zumindest einen Vorsprungs 106 auszubilden. Beispielsweise kann der Halbleiterkörper 102 mit dem zumindest einen Vorsprung 106 auf eine solche Weise ausgebildet werden, dass ein vordefinierter Teil der Außenfläche 106o des Vorsprungs 106 mit einer vordefinierten Kristallebene des kohlenstoffhaltigen Halbleitermaterials zusammenfällt. Dadurch kann beispielsweise ein Abschluss des Halbleitermaterials an dem vordefinierten Bereich der Außenfläche 106o des Vorsprungs 106 definiert werden. Im Fall eines Siliciumcarbid-Halbleitermaterials kann ein Kristall, der entlang einer (0001-)Ebene des Siliciumcarbids geschnitten ist, zu zwei unterschiedlich abgeschlossenen Oberflächen führen, die auch als Flächen bezeichnet werden: auf einer Seite des Schnitts kann sich eine Kohlenstoff-abgeschlossene Oberfläche (auch als C-Fläche bezeichnet) ausbilden, während sich auf der anderen Seite des Schnitts eine Silicium-abgeschlossene Oberfläche (auch als Si-Fläche bezeichnet) ausbilden kann. Der Oberflächenabschluss entlang der Außenfläche 106o des zumindest einen Vorsprungs 106 kann einen Einfluss auf Eigenschaften einer auszubildenden Graphenschicht haben, wie nachfolgend beschrieben.
  • Um die Kristallstruktur des kohlenstoffhaltigen Halbleitermaterials zu berücksichtigen, kann eine relative Ausrichtung des Halbleiterkörpers 102 und des zumindest einen auszubildenden Vorsprungs 106 so ausgewählt werden, dass der vordefinierte Teil der Außenfläche 106o des Vorsprungs 106 mit einer vordefinierten Fläche eines Schnitts durch den Kristall aus dem Halbleitermaterial zusammenfallen kann, beispielsweise entlang der vordefinierten Kristallebene. Beispielsweise kann der zumindest eine Vorsprung 106 eine rechteckige würfelförmige Form aufweisen, anders gesagt kann die Außenfläche 106o des Vorsprungs 106 zwei Paare von entgegengesetzten gleichen Flächen aufweisen, die rechtwinkelig zueinander sind, das kohlenstoffhaltige Halbleitermaterial kann Siliciumcarbid sein und die relative Ausrichtung des Siliciumcarbids und des zumindest einen Vorsprungs kann derart sein, dass eine der Flächen der Außenfläche 106o des Vorsprungs 106 eine C-Fläche sein kann und die entgegengesetzte Fläche des Vorsprungs 106 eine Si-Fläche sein kann, beispielsweise kann eine Ebene der C-Fläche und/oder der Si-Fläche im Wesentlichen oder genau parallel zu der (0001-)Ebene des Siliciumcarbids sein. In verschiedenen anderen Ausführungsformen können andere Formen des zumindest einen Vorsprungs 106, eine andere relative Ausrichtung und/oder ein anderes Halbleitermaterial verwendet werden, um eine gewünschte Oberflächenkonfiguration der Außenfläche 106o des zumindest einen Vorsprungs 106 zu erhalten.
  • In verschiedenen Ausführungsformen, wie in der beispielhaften Ausführungsform des rechteckigen würfelförmigen Vorsprungs 106 mit der C-Fläche und der Si-Fläche, kann die Oberflächenkonfiguration der Außenfläche 106o des zumindest einen Vorsprungs entlang einer azimutalen Richtung der Außenfläche 106o des Vorsprungs variieren. Beispielsweise kann an der Außenfläche 106o eine erste Oberflächenkonfiguration (beispielsweise eine C-Fläche) angetroffen werden, in einer zweiten azimutalen Richtung des zumindest einen Vorsprungs 106 kann eine zweite Oberflächenkonfiguration (beispielsweise eine Si-Fläche, beispielsweise wenn sich die zwei azimutalen Konfigurationen um 180° unterscheiden) angetroffen werden, und in einer oder mehreren weiteren azimutalen Richtungen können eine oder mehrere weitere Oberflächenkonfigurationen (beispielsweise eine gemischte Fläche, in der sich Silicium und Kohlenstoff abwechseln) angetroffen werden.
  • Im Fall, dass eine Vielzahl von Vorsprüngen 106 ausgebildet ist, kann eine Vielzahl von Vorsprüngen 106 in verschiedenen Ausführungsformen im Wesentlichen identisch zueinander sein, d.h. jeder der Vorsprünge 106 kann im Wesentlichen die gleiche Länge, im Wesentlichen die gleiche Breite und im Wesentlichen die gleiche Form aufweisen. Ferner kann eine grundlegende Anordnung der Vielzahl von Vorsprüngen 106 gleich sein, z.B. können sie alle so angeordnet sein, dass ihre Längsachsen in dieselbe Richtung zeigen und/oder im Fall, dass die Breite 106W entlang der Länge 106L der Vorsprünge 106 variiert, können alle Vorsprünge 106 so angeordnet sein, dass das breitere Ende an der gleichen Position ist, z.B. so, dass das breitere Ende mit der Halbleiterbasis 102b verbunden ist und das schmälere Ende von der Halbleiterbasis 102b wegzeigt oder umgekehrt.
  • In verschiedenen Ausführungsformen können Eigenschaften der einzelnen Vorsprünge 106 der Vielzahl von Vorsprüngen 106 und/oder ihre Anordnung auf der Halbleiterbasis 102b variieren, z.B. inhomogen sein. Beispielsweise können sich die Länge 106L, die Breite 106W und/oder die Form der einzelnen Vorsprünge 106 unterscheiden. Ferner können die Längsachsen der einzelnen Vorsprünge 106 in verschiedene Richtungen zeigen.
  • In verschiedenen Ausführungsformen kann die Vielzahl von Vorsprüngen 106 mit einer Trennung 106S zwischen jedem benachbarten Paar von Vorsprüngen 106 angeordnet sein, beispielsweise auf der Halbleiterbasis 102b des Halbleiterkörpers 102. Die Trennung 106S kann auf einen Abstand zwischen den Außenflächen 106o der zwei benachbarten Vorsprünge 106 verweisen.
  • In verschiedenen Ausführungsformen kann die Trennung 106S zwischen jedem Paar von benachbarten Vorsprüngen 106 größer oder gleich etwa 1 nm sein, beispielsweise in einem Bereich von etwa 1 nm bis etwa 1 cm, z.B. zwischen etwa 5 nm und etwa 1 µm.
  • In verschiedenen Ausführungsformen kann die Vielzahl von Vorsprüngen 106 angeordnet sein, um ein regelmäßiges Muster auszubilden. Anders gesagt kann die Vielzahl von Vorsprüngen 106 so angeordnet sein, dass sie eine wiederkehrende Struktur aufweist (z.B. Verteilung von Positionen der Vorsprünge 106 und/oder der Trennungen 106S zwischen ihnen). Beispielsweise können die Vorsprünge 106 so angeordnet sein, dass sie ein regelmäßiges Netz ausbilden, beispielsweise kann die Vielzahl von Vorsprüngen 106 im Fall, dass die Vielzahl von Vorsprüngen 106 aus einem Halbleiterwafer 102 ausgebildet ist, so angeordnet sein, dass einer oder mehrere der Vorsprünge 106 in einer im Wesentlichen identischen Weise auf jedem einer Vielzahl von Chips ausgebildet sind, die aus dem Halbleiterwafer 102 auszubilden sind.
  • In verschiedenen Ausführungsformen kann die Vielzahl von Vorsprüngen unregelmäßig oder nur teilweise strukturiert angeordnet sein. Beispielsweise können die Positionen der Vorsprünge 106, z.B. auf der Halbleiterbasis 102b, und/oder die Trennungen 106S zwischen den Vorsprüngen 106 unregelmäßig, z.B. zufällig, variieren.
  • Das in 1A und 1B beschriebene Verfahren anders gesagt beschreibend können verschiedene Ausführungsformen eines Verfahrens zum Ausbilden einer Graphenstruktur das Ausbilden von zumindest einer Halbleiterstruktur 106 umfassen, die eine zylindrische Oberfläche 106o aufweist, wobei die zumindest eine Halbleiterstruktur 106 aus zumindest einer Oberfläche 1021r eines Halbleitersubstrats 102 hervorsteht und ein kohlenstoffhaltiges Halbleitermaterial umfasst.
  • In verschiedenen Ausführungsformen kann, wie in 1C gezeigt, eine Graphenschicht 108 zumindest an einem Umfangsbereich der Außenfläche 106o des zumindest einen Vorsprungs 106 ausgebildet sein. Anders gesagt kann ein Verfahren zum Ausbilden einer Graphenschicht 108 an einer Außenumfangsfläche des zumindest einen Vorsprungs 106 durchgeführt werden. Eine Außenfläche der Graphenschicht 108 kann unbedeckt sein.
  • Das Verfahren zum Ausbilden der Graphenschicht 108 kann in verschiedenen Ausführungsformen ein Temperverfahren umfassen. Der Halbleiterkörper 102 kann auf eine erhöhte Temperatur erwärmt werden, die auch als eine Temper-Temperatur bezeichnet werden kann. Die erhöhte Temperatur kann in einem Bereich von etwa 1150 °C bis etwa 1800 °C liegen. In verschiedenen Ausführungsformen kann die erhöhte Temperatur während des Ausbildens der Graphenschicht in einem Bereich von etwa 1150 °C bis etwa 1400 °C, beispielsweise von etwa 1150 °C bis etwa 1350 °C, beispielsweise von etwa 1200 °C bis etwa 1300 °C, liegen, z.B. wenn das Ausbilden der Graphenschicht in Vakuum ausgeführt wird, z.B. bei einem Druck von etwa 10–8 mbar oder weniger, z.B. in Ultrahochvakuum. In verschiedenen Ausführungsformen kann die erhöhte Temperatur während des Ausbildens der Graphenschicht in einem Bereich von etwa 1550 °C bis etwa 1800 °C, beispielsweise von 1600 °C bis etwa 1700 °C, beispielsweise bei etwa 1650 °C, liegen, z.B. wenn das Ausbilden der Graphenschicht bei ungefähr atmosphärischem Druck ausgeführt wird, z.B. bei einem Druck von etwa 800 mbar bis etwa 1000 mbar, z.B. etwa 900 mbar, beispielsweise in einer Atmosphäre, die Argon umfasst, daraus besteht oder im Wesentlichen daraus besteht.
  • Der Halbleiterkörper 102 kann für eine Zeit, die als die Erwärmungsdauer bzw. als die Temperdauer bezeichnet wird, bei der erhöhten Temperatur gehalten werden. Die Erwärmungsdauer kann in verschiedenen Ausführungsformen in einem Bereich von etwa 5 Minuten bis etwa 60 Minuten, beispielsweise von etwa 10 Minuten bis etwa 30 Minuten, beispielsweise bei etwa 15 Minuten, liegen.
  • In verschiedenen Ausführungsformen kann ein anschließendes Temperverfahren des Erwärmens des Halbleiterkörpers auf eine Temperatur in einem Bereich von etwa 600 °C bis etwa 1000 °C, beispielsweise in einer Atmosphäre, die Sauerstoff umfasst, daraus besteht oder im Wesentlichen daraus besteht, eine Halbleiterkörper-Graphen-Wechselwirkung entkoppeln, beispielsweise indem ungesättigte Bindungen an einer resultierenden Oberfläche aus SiC, die sich unterhalb der Graphenschicht 108 ausbildet, gesättigt werden. In verschiedenen Ausführungsformen können unterschiedliche Zwischenschicht-Materialien verwendet werden, z.B. Ge, Si, die für ein nachfolgendes Ätzverfahren vorteilhaft sein können.
  • Die zumindest eine Graphenschicht 108 kann durch thermische Zersetzung des kohlenstoffhaltigen Halbleitermaterials des Halbleiterkörpers 102, z.B. Siliciumcarbid, an einer Oberfläche, z.B. einer ausgesetzten Oberfläche, des Halbleiterkörpers 102 ausgebildet werden. Anders gesagt kann sich die zumindest eine Graphenschicht 108 in einer oder mehreren Regionen, wo das kohlenstoffhaltige Halbleitermaterial des Halbleiterkörpers 102 während des Temperverfahrens ausgesetzt sein kann, z.B. Vakuum oder einer Atmosphäre ausgesetzt, durch thermische Zersetzung des kohlenstoffhaltigen Halbleitermaterials ausbilden. Während des Temperverfahrens können Atome des kohlenstoffhaltigen Halbleitermaterials außer dem Kohlenstoff, z.B. Siliciumatome aus Siliciumcarbid, sublimieren, wenn das kohlenstoffhaltige Halbleitermaterial Vakuum oder einer Atmosphäre ausgesetzt wird, wodurch an der Oberfläche des kohlenstoffhaltigen Halbleitermaterials überschüssiger Kohlenstoff zurückbleibt. Der überschüssige Kohlenstoff kann sich binden, um Graphen, z.B. zumindest eine Graphenschicht, auszubilden. Die ausgesetzte Oberfläche, die durch das kohlenstoffhaltige Material des Halbleiterkörpers 102 ausgebildet wird, kann zumindest die Umfangsfläche des zumindest einen Vorsprungs 106 des Halbleiterkörpers 102 umfassen. Anders gesagt kann sich die zumindest eine Graphenschicht 108 zumindest an oder auf der Umfangsfläche des zumindest einen Vorsprungs 106 ausbilden. In verschiedenen Ausführungsformen können andere Teile der Oberfläche des Halbleiterkörpers 102 aus dem kohlenstoffhaltigen Halbleitermaterial ausgebildet werden und können ausgesetzt sein, sodass sich die zumindest eine Graphenschicht 108 auch in den Teilen der Oberfläche des Halbleiterkörpers 102 ausbilden kann, z.B. während eines Temperverfahrens.
  • In der in 1C gezeigten beispielhaften Ausführungsform ist die zumindest eine Graphenschicht 108 auch an oder auf der ersten vertieften Oberfläche 1021r und auf einer oberen Oberfläche, d.h. der Oberfläche an dem zweiten Ende 1062, des zumindest einen Vorsprungs 106 ausgebildet. Eine Ausbildung der zumindest einen Graphenschicht 108 an oder auf der zweiten Oberfläche 1022 des Halbleiterkörpers 102 und an oder auf der Oberfläche, die die zweite Oberfläche 1022 mit der ersten vertieften Oberfläche 1021r verbindet, kann in manchen Ausführungsformen vermieden werden, indem eine Aussetzung dieser Oberflächen verhindert wird, z.B. indem diese Oberflächen mit einer Schutzschicht und/oder mit einer mechanischen Abdeckung, z.B. eine Haltestruktur oder ein Deckel abgedeckt werden.
  • Im Allgemeinen können Teile der Oberfläche des Halbleiterkörpers 102, an dem zusätzlich zu der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 ein Ausbilden der zumindest einen Graphenschicht 108 gewünscht sein kann, in manchen Ausführungsformen aus einem kohlenstoffhaltigen Halbleitermaterial ausgebildet sein und ausgesetzt belassen werden. Ein vollständiges oder zumindest teilweises, z.B. lokales, Ausbilden (und Belassen an der Stelle) der Graphenschicht 108 auch an anderen Teilen der Oberfläche des Halbleiterkörpers 102 als an der Außenumfangsfläche 106o (wie beispielsweise in 1C und 1D gezeigt) kann erwünscht sein, um eine elektrisch leitende Verbindung zwischen einer Vielzahl von Graphenschichten 108, z.B. Graphenstrukturen 108s, auszubilden, die in verschiedenen Regionen des Halbleiterkörpers 102 ausgebildet sind. Die Vielzahl von Graphenschichten 108, beispielsweise eine Vielzahl von Kohlenstoffnanoröhren 108c, kann durch den Teil der Graphenschicht 108, der an oder auf der Oberfläche des Halbleiterkörpers 102 zwischen den Kohlenstoffnanoröhren 108c ausgebildet ist, beispielsweise an oder auf der ersten vertieften Oberfläche 1021r, was einem Boden eines Grabens entsprechen kann, der in dem Halbleiterkörper 102 ausgebildet ist, um die Vielzahl von Vorsprüngen 106 auszubilden, oder an oder auf einer dedizierten zusätzlichen Struktur, beispielsweise einer Verbindungswand (nicht gezeigt), z.B. einer dünnen, vertikalen, plattenartigen Struktur, die zwischen der Vielzahl von Vorsprüngen 106 ausgebildet ist, elektrisch verbunden sein.
  • Teile der Oberfläche des Halbleiterkörpers 102, an denen ein Ausbilden der zumindest einen Graphenschicht möglicherweise nicht gewünscht ist, können abgedeckt sein, z.B. durch eine Schutzschicht, eine mechanische Abdeckung oder dergleichen, oder sie können aus einem anderen Material als einem kohlenstoffhaltigen Halbleitermaterial ausgebildet sein.
  • In verschiedenen Ausführungsformen kann die zumindest eine Graphenschicht 108 durch epitaxiales Wachsen, z.B. Abscheiden, der zumindest einen Graphenschicht zumindest an der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 ausgebildet sein. In verschiedenen Ausführungsformen können Teile der Oberfläche des Halbleiterkörpers 102, an denen, zusätzlich zu der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106, ein Ausbilden der zumindest einen Graphenschicht gewünscht sein kann, aus einem kohlenstoffhaltigen Halbleitermaterial ausgebildet sein und ausgesetzt belassen werden. Teile der Oberfläche des Halbleiterkörpers 102, an dem ein Ausbilden der zumindest einen Graphenschicht durch Abscheidung möglicherweise nicht gewünscht ist, können auf eine solche Weise behandelt werden, dass dort entweder kein Kohlenstoff zur Ausbildung der zumindest einen Graphenschicht 108 abgeschieden wird, oder dass der abgeschiedene Kohlenstoff, der Graphen ausgebildet haben kann oder nicht, einfach entfernt werden kann, z.B. gemeinsam mit einer Schutzschicht, die in dieser Region ausgebildet ist.
  • In verschiedenen Ausführungsformen kann die zumindest eine Graphenschicht 108 eine einatomige Schicht aus Graphen umfassen, was auch als eine Graphen-Einzelschicht oder eine Graphen-Monoschicht bezeichnet wird. Alternativ dazu kann die zumindest eine Graphenschicht 108 eine Graphenschicht 108 umfassen, die eine Dicke von mehr als einem Atom aufweist, was auch als Graphen-Multischicht bezeichnet wird. Beispielsweise kann die Graphenschicht 108 eine 2 Atome dicke Schicht, eine 3 Atome dicke Schicht usw. bis zu ungefähr eine 10 Atome dicke Schicht sein.
  • In verschiedenen Ausführungsformen kann ein vordefinierter Abschluss des kohlenstoffhaltigen Halbleitermaterials, z.B. Siliciumcarbid, zumindest an der Außenumfangsfläche des zumindest einen Vorsprungs 106, z.B. wie oben beschrieben, z.B. die C-Fläche, die Si-Fläche und/oder eine gemischte Fläche, verwendet werden, um die Dicke der zumindest einen Graphenschicht 108 vorzubestimmen. Beispielsweise kann sich auf der C-Fläche eine dickere Graphenschicht 108 ausbilden als auf der Si-Fläche unter denselben Verfahrensbedingungen. Beispielsweise kann sich eine 2 Atome dicke Schicht auf der C-Fläche ausbilden, wohingegen sich auf der Si-Fläche eine 1 Atom dicke Schicht ausbilden kann.
  • Anders gesagt kann ein absichtlich ausgewählter Abschluss der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 einen Parameter von einem oder mehreren Parametern darstellen, die in dem Verfahren zum Ausbilden einer Graphenstruktur angepasst werden können, um die Graphenstruktur 108s mit gewünschten Eigenschaften zu erhalten.
  • In verschiedenen Ausführungsformen können Eigenschaften der zumindest einen Graphenschicht 108, z.B. ein Bandabstand und/oder eine elektrische Leitfähigkeit der zumindest einen Graphenschicht 108, angepasst werden, indem die zumindest eine Graphenschicht 108 mit einer vordefinierten Dicke erzeugt wird, beispielsweise indem die Eigenschaften des kohlenstoffhaltigen Halbleitermaterials und/oder von Verfahrensparametern des Verfahrens oder der Verfahren, die ausgeführt werden, um die zumindest eine Graphenschicht 108 auszubilden, angepasst werden. In verschiedenen Ausführungsformen, z.B. in einem Beispiel, in dem die Graphenschicht 108 Graphennanostreifen (die z.B. eine Breite von weniger oder gleich etwa 100 nm aufweisen) ausbilden kann, in einem Beispiel, in dem die Graphenschicht 108 gebogen sein kann, oder in einem Beispiel, in dem die Graphenschicht 108 eine 2 Atome dicke Schicht oder im verallgemeinerten Sinn dicker als eine Monoschicht sein kann, kann sich ein Bandabstand ausbilden.
  • In verschiedenen Ausführungsformen können die Verfahrensparameter, die angepasst werden können, um die Eigenschaften der Graphenschicht 108 anzupassen, die Temper-Temperatur umfassen. Beispielsweise kann das Tempern des Halbleiterkörpers 102 bei einer vergleichsweise hohen Temperatur, z.B. mit einer Temperatur in einem Bereich von etwa 1550 °C bis etwa 1800 °C, beispielsweise von etwa 1600 °C bis etwa 1700 °C, beispielsweise bei etwa 1650 °C, zu einer Ausbildung von vorwiegend oder ausschließlich Graphen-Monoschichten führen. In diesem Fall kann das Tempern bei ungefähr atmosphärischem Druck, z.B. bei einem Druck von etwa 800 mbar bis etwa 1000 mbar, z.B. bei etwa 900 mbar durchgeführt werden, beispielsweise in einer Atmosphäre, die Argon umfasst, daraus besteht oder im Wesentlichen daraus besteht. Beispielsweise kann das Tempern des Halbleiterkörpers 102 bei einer vergleichsweise niedrigen Temperatur, z.B. bei einer Temperatur in einem Bereich von etwa 1150 °C bis etwa 1400 °C, beispielsweise von etwa 1150 °C bis etwa 1350 °C, beispielsweise von etwa 1200 °C bis etwa 1300 °C zu einer Ausbildung von vorwiegend Graphen-Multischichten führen. In diesem Fall kann das Tempern in Vakuum ausgeführt werden, z.B. bei einem Druck von etwa 10–8 mbar oder weniger, z.B. in Ultrahochvakuum. Ein Variieren der Temper-Temperatur innerhalb des gegebenen Bereichs kann auch ein Anpassen der Anzahl von Atomschichten gestatten, die die Graphenschicht 108 umfassen kann. Ein Tempern des Halbleiterkörpers bei einer Temper-Temperatur in einem Bereich von etwa 1150 °C bis etwa 1250 °C kann beispielsweise in einer Graphenschicht 108 mit weniger Atomschichten resultieren als ein Tempern des Halbleiterkörpers bei einer Temper-Temperatur in einem Bereich von etwa 1250 °C bis etwa 1400 °C.
  • Der Halbleiterkörper 102 kann für eine Zeit, die als die Erwärmungsdauer oder die Temperdauer bezeichnet wird, bei der erhöhten Temperatur gehalten werden. Die Erwärmungsdauer kann in verschiedenen Ausführungsformen in einem Bereich von etwa 5 Minuten bis etwa 60 Minuten, beispielsweise von etwa 10 Minuten bis etwa 30 Minuten, beispielsweise bei etwa 15 Minuten, liegen.
  • In verschiedenen Ausführungsformen können die Verfahrensparameter, die angepasst werden können, um die Eigenschaften der Graphenschicht 108 anzupassen, die Temper-Dauer umfassen. Beispielsweise kann das Tempern des Halbleiterkörpers 102 für eine vergleichsweise lange Zeit, z.B. mit einer Temperdauer in einem Bereich von etwa 30 Minuten bis etwa 60 Minuten, zu einer dickeren Graphenschicht 108 führen, z.B. zu einer Graphen-Multischicht, z.B. einer Graphen-Multischicht mit mehr Atomschichten, als bei einer kürzeren Temperdauer, beispielsweise in einem Bereich von etwa 5 Minuten bis etwa 30 Minuten, erreicht werden kann.
  • In verschiedenen Ausführungsformen kann die Dicke der zumindest einen Graphenschicht 108, die an oder auf der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 ausgebildet ist, sich für verschiedene Teile der Graphenschicht 108 unterscheiden. Beispielsweise kann ein erster Teil der zumindest einen Graphenschicht 108, der in einer ersten azimutalen Richtung des zumindest einen Vorsprungs 106 oder auf einer ersten Fläche des zumindest einen Vorsprungs 106 ausgebildet ist, eine andere Dicke aufweisen als ein zweiter Teil der zumindest einen Graphenschicht 108, der in einer zweiten azimutalen Richtung des zumindest einen Vorsprungs 106 oder auf einer zweiten Fläche des zumindest einen Vorsprungs 106 ausgebildet ist. Beispielsweise kann sich auf einer Si-Fläche des zumindest einen Vorsprungs 106 eine Graphen-Einzelschicht 108 ausbilden, während sich auf einer entgegengesetzten C-Fläche des zumindest einen Vorsprungs 106 eine Graphen-Multischicht 108 ausbilden kann. Die zumindest eine Graphenschicht 108 kann in verschiedenen Ausführungsformen daher als facettiert betrachtet werden.
  • In verschiedenen Ausführungsformen kann ein Facettieren der zumindest einen Graphenschicht 108 alternativ dazu oder zusätzlich dazu andere Eigenschaften der zumindest einen Graphenschicht 108 betreffen, z.B. eine elektrische und/oder thermische Leitfähigkeit und/oder eine Struktur, in der die Kohlenstoffatome der zumindest einen Graphenschicht gebunden sind. Beispielsweise können die Kohlenstoffatome in einer ersten azimutalen Richtung des zumindest einen Vorsprungs 106 auf eine Weise gebunden sein, die einer sogenannten Armchair-Konfiguration einer Kohlenstoffnanoröhre ähneln kann, und sie können in einer zweiten azimutalen Richtung auf eine Weise gebunden sein, die einer sogenannten Zickzack- oder einer sogenannten chiralen Konfiguration einer Kohlenstoffnanoröhre ähneln kann.
  • In verschiedenen Ausführungsformen kann die zumindest eine Graphenschicht 108 eine dreidimensionale Graphenstruktur 108s ausbilden. Eine Form, z.B. eine dreidimensionale Form der zumindest einen Graphenschicht 108, z.B. eine Breite, Länge und eine Weise, auf die die zweidimensionale Graphenschicht 108 in einer dritten Dimension angeordnet, z.B. gebogen und/oder verkettet, sein kann, kann durch die Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 vordefiniert sein. Anders gesagt kann die Graphenschicht 108 die Form annehmen, die durch die Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 vordefiniert ist, da die zumindest eine Graphenschicht 108 an der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 ausgebildet sein kann, z.B. unter Verwendung von Kohlenstoffatomen, die durch das kohlenstoffhaltige Halbleitermaterial, das den zumindest einen Vorsprung 106 (und daher die Außenumfangsfläche 106o des zumindest einen Vorsprungs 106) ausbildet, bereitgestellt sind, oder indem sie auf der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 abgeschieden wird. Die Länge der Graphenstruktur 108s, z.B. einer Kohlenstoffnanoröhre 108c, die in dieselbe Richtung wie die Länge 106L des zumindest einen Vorsprungs 106 gemessen werden kann, kann durch die Länge 106L des zumindest einen Vorsprungs 106 definiert sein, beispielsweise durch eine Höhe von Säulen, mesaartigen Strukturen, kreisförmigen Zylindern oder dergleichen über der ersten vertieften Oberfläche 1021r. Eine Breite, z.B. ein Durchmesser, z.B. ein Innendurchmesser, der Graphenstruktur 108s kann durch die Breite 106W, z.B. den Durchmesser d, z.B. einen Außendurchmesser d, des zumindest einen Vorsprungs 106, z.B. der Säulen, mesaartigen Strukturen, kreisförmigen Zylinder oder dergleichen definiert sein.
  • In verschiedenen Ausführungsformen kann das Tempern des Halbleiterkörpers 102, z.B. eines Halbleitersubstrats 102, zu einem Ausbilden von Graphen an der Außenfläche, z.B. der Außenumfangsfläche 106o, z.B. der zylindrischen Oberfläche, des zumindest einen Vorsprungs 106, z.B. einer Halbleiterstruktur, z.B. einer Halbleiterstruktur, die aus einem kohlenstoffhaltigen Halbleitermaterial ausgebildet ist, führen, wodurch zumindest eine zylindrische Graphenstruktur 108s ausgebildet wird.
  • In verschiedenen Ausführungsformen, beispielsweise im Fall, dass die Außenumfangsstruktur 106o des zumindest einen Vorsprungs 106 zylindrisch sein kann, z.B. kreisförmig zylindrisch oder vieleckig, kann die zumindest eine Graphenschicht 108 zumindest eine Kohlenstoffnanoröhre 108c ausbilden.
  • In verschiedenen Ausführungsformen kann der zumindest eine Vorsprung 106 mit einer Form und/oder einer Dimension (z.B. einer Breite) ausgebildet sein, die geeignet sein kann, um die zumindest eine Graphenschicht 108 mit einer gewünschten Eigenschaft auszubilden. Beispielsweise kann, im Fall, dass ein kreisförmig zylindrischer Vorsprung 106 mit einer Breite 106W einem Durchmesser d des kreisförmig zylindrischen Vorsprungs 106 entspricht, der Durchmesser d des Vorsprungs ausgewählt sein, um die Beziehung d = 78,3 × ((n + m)2 – n × m)0,5 pm für eine Kombination von ganzzahligen Werten m und n, die möglicherweise beide nicht Null sind, zu erfüllen. Der Durchmesser der, z.B. dreidimensional geformten, Graphenschicht 108 kann dem Durchmesser d des zumindest einen Vorsprungs 106 entsprechen. Im Fall, dass m = n gilt, kann die Graphenschicht 108 eine Kohlenstoffnanoröhre 108c mit einer Armchair-Konfiguration ausbilden. Im Fall, dass n eine ganze Zahl ist und m Null ist, kann eine Kohlenstoffnanoröhre 108c mit einer Zickzack-Konfiguration ausgebildet werden, und für andere Kombinationen von m und n kann eine Kohlenstoffnanoröhre 108c mit einer chiralen Konfiguration ausgebildet werden. Eine elektrische Leitfähigkeit der Kohlenstoffnanoröhre kann mit ihrem Durchmesser d variieren. Die elektrische Leitfähigkeit kann beispielsweise zwischen einem metallischen Verhalten und einem halbleitenden Verhalten variieren. Beispielsweise kann eine Bandabstand der Nanoröhre abhängig und dem Durchmesser d und der Chiralität von null eV (was einem metallischen Verhalten entspricht) bis zu einigen eV, z.B. 2 eV (halbleitendes Verhalten) variieren.
  • In verschiedenen Ausführungsformen können andere Eigenschaften (als der Durchmesser) des zumindest einen Vorsprungs 106 angepasst werden, beispielsweise wie oben beschrieben, um eine gewünschte Oberflächenkonfiguration der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 zu erhalten. Die Anpassung der Eigenschaften kann das Ausbilden der zumindest einen Graphenschicht 108 mit spezifischen Eigenschaften gestatten. In verschiedenen Ausführungsformen kann das Anordnen des Kristalls, z.B. des SiC-Substrats, derart, dass er eine spezifische Ausrichtung aufweist, ein Ausbilden der zumindest einen Graphenschicht 108, z.B. der Kohlenstoffnanoröhre 108c, mit einer spezifischen Konfiguration (z.B. Armchair, Zickzack oder chiral) gestatten. In verschiedenen Ausführungsformen kann die Form des zumindest einen Vorsprungs 106 z.B. angepasst sein, um eine gewünschte Eigenschaft in der zumindest einen Graphenschicht 108, die an oder auf der Außenumfangsfläche des zumindest einen Vorsprungs 106 ausgebildet ist, zu erhalten. Beispielsweise kann eine Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 eine vieleckige Form (z.B. einen vieleckigen Querschnitt) aufweisen. In verschiedenen Ausführungsformen kann ein Winkel zwischen zwei Flächen des Vielecks, die eine gemeinsame Kante aufweisen (auch als der Bindungswinkel bezeichnet) variiert werden. Dadurch kann eine Variation, z.B. eine lokale Variation, des Bandabstands der zumindest einen Graphenschicht, die auf der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 ausgebildet ist, möglich sein. Beispielsweise kann ein Verringern des Bindungswinkels den Bandabstand (z.B. der zumindest einen Graphenschicht 108) größer machen. Die zumindest eine Graphenschicht 108 kann eine einwandige oder eine mehrwandige Graphenschicht 108 sein.
  • In verschiedenen Ausführungsformen können manche oder alle der oben beschriebenen Parameter (z.B. ein Abschluss (z.B. Si-Fläche oder C-Fläche) der Oberfläche des kohlenstoffhaltigen Halbleitermaterials, z.B. des Substrats 102, epitaxiale Parameter, z.B. Parameter des Temperverfahrens, z.B. Parameter, die zur epitaxialen Ausbildung der Graphenschicht 108 verwendet werden) und möglicherweise andere Parameter angepasst werden, beispielsweise wie oben beschrieben, um die zumindest einen Graphenschicht 108 mit den gewünschten Eigenschaften, z.B. eine ein- oder mehrwandige Graphenschicht, z.B. ein- oder mehrwandige Kohlenstoffnanoröhren, eine spezifische Bandabstände usw., auszubilden.
  • In verschiedenen Ausführungsformen, wie in 1D gezeigt, kann das Halbleitermaterial des zumindest einen Vorsprungs 106 von einem Inneren 110 der zumindest einen Graphenschicht 108, z.B. von einem Inneren 110 der zumindest einen Graphenstruktur 108s, entfernt sein. Anders gesagt kann das Verfahren zum Ausbilden einer Graphenstruktur 108s ferner das Entfernen eines Teils des Vorsprungs 106 umfassen, der sich innerhalb der Graphenschicht 108, z.B. der Graphenstruktur 108s, befinden kann. In verschiedenen Ausführungsformen kann das Entfernen des Teils des Vorsprungs Ätzen umfassen, z.B. unter Verwendung von Ätzverfahren wie oben für das Strukturieren des Halbleiterkörpers 102 beschrieben. In einem beispielhaften Fall, in dem die Graphenschicht 108 auch auf der Oberseite des Vorsprungs 106 ausgebildet worden sein kann, kann dieser obere Teil der Graphenschicht 108 vor dem Entfernen des kohlenstoffhaltigen Halbleitermaterials aus dem Inneren 110 der zumindest einen Graphenschicht 108 entfernt worden sein. Das Entfernen des oberen Teils der Graphenschicht 108 kann chemisch-mechanisches Polieren und/oder ein beliebiges anderes bekanntes Mittel umfassen.
  • In verschiedenen Ausführungsformen können Teile der zumindest einen Graphenschicht von Regionen entfernt werden, wo die Graphenschicht 108 möglicherweise nicht erwünscht ist. Wie beispielsweise in 1E gezeigt kann ein Teil der Graphenschicht 108, die auf der ersten vertieften Oberfläche 1021r des Halbleiterkörpers 102 ausgebildet ist, entfernt sein, beispielsweise durch Ätzen.
  • In verschiedenen Ausführungsformen, wie oben beschrieben und in 1A bis 1E gezeigt, kann eine Graphenstruktur 108s ausgebildet sein. Eine Graphenstruktur kann ein Halbleitersubstrat 102, z.B. eine Basis 102b des Halbleitersubstrats 102, und die Graphenstruktur 108s, z.B. zumindest eine zylindrische Graphenstruktur 108s, umfassen. Ein erstes Ende 108b der zylindrischen Graphenstruktur 108s kann mit dem Halbleitersubstrat 108, z.B. mit der Basis 102b des Halbleitersubstrats 102, verbunden sein. Eine Außenseite der zylindrischen Graphenstruktur 108s kann frei von Material des Halbleitersubstrats 102 sein.
  • In verschiedenen Ausführungsformen kann ein Inneres der zylindrischen Graphenstruktur 108s frei von Material sein, z.B. frei von Material des Halbleitersubstrats. Alternativ dazu kann ein Inneres der zylindrischen Graphenstruktur 108 mit einem Halbleitermaterial, das Kohlenstoff enthält, gefüllt sein. Das Halbleitermaterial, das die zylindrische Graphenstruktur 108s füllt kann das gleiche sein wie das Halbleitersubstrat des Halbleitersubstrats 102.
  • 2A und 2B zeigen zwei Stufen eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen.
  • Verschiedene Komponenten, Materialien, Verfahren, Parameter usw., die auf verschiedene in 2A und 2B gezeigte Ausführungsformen zutreffen, können den oben beschriebenen ähnlich oder mit diesen identisch sein. Es kann sein, dass ihre Beschreibung hier nicht wiederholt wird.
  • In verschiedenen Ausführungsformen kann, wie in 2A gezeigt, eine Öffnung 110 in dem zumindest einen Vorsprung 106 des Halbleiterkörpers 102 ausgebildet sein. Dadurch kann ein hohler Vorsprung 106, z.B. ein hohler Zylinder 106, ausgebildet werden. Der hohle Vorsprung 106 kann eine Außenumfangsfläche 106o aufweisen, die gemäß einer beliebigen der verschiedenen oben beschriebenen Ausführungsformen geformt ist. Eine Innenumfangsfläche 106i des hohlen Vorsprungs 106 kann eine beliebige Form aufweisen. In verschiedenen Ausführungsformen kann die Innenumfangsfläche 106i im Wesentlichen die Außenumfangsfläche 106o nachfolgen, wodurch ein hohler Vorsprung 106, z.B. ein hohler Zylinder 106, mit einer im Wesentlichen einheitlichen Wanddicke ausgebildet wird.
  • In verschiedenen Ausführungsformen kann das Ausbilden der Graphenstruktur 108s ferner ein Tempern des Halbleiterkörpers 102 umfassen. Während des Temperns kann die Innenumfangsfläche 106i zusätzlich zu der zumindest einen Außenfläche 106o ausgesetzt sein. Zumindest eine Graphenschicht 108 kann daher zumindest an der Außenumfangsfläche 106o und an der Innenumfangsfläche 106i ausgebildet werden.
  • 3A und 3B zeigen Graphenstrukturen 108s gemäß verschiedenen Ausführungsformen.
  • Oben beschriebene Verfahren können eingesetzt worden sein, um die in jeder aus 3A und 3B gezeigte zumindest eine Graphenschicht 108, z.B. die zumindest eine Graphenstruktur 108s, auszubilden.
  • Ferner kann die zumindest eine Graphenschicht 108, z.B. die zumindest eine, z.B. dreidimensionale, Graphenstruktur 108s, von der Halbleiterbasis 102b des Halbleiterkörpers 102 entfernt werden. Anders gesagt kann das Verfahren zum Ausbilden einer Graphenstruktur in verschiedenen Ausführungsformen ferner das Abtrennen der zumindest einen Graphenstruktur 108s, und möglicherweise auch des zumindest einen Vorsprungs 106, von einem verbleibenden Teil, z.B. der Basis 102b, des Halbleiterkörpers umfassen, wodurch zumindest eine abgetrennte zylindrische Graphenstruktur ausgebildet wird, die mit dem kohlenstoffhaltigen Halbleitermaterial gefüllt sein kann oder nicht. Anders gesagt kann zumindest eine abgetrennte Graphenschicht 108, z.B. eine Vielzahl von abgetrennten Graphenschichten 108, z.B. von einzelnen abgetrennten Graphenschichten 108, z.B. von abgetrennten Graphenstrukturen 108s, z.B. von einzelnen abgetrennten Graphenstrukturen 108s, ausgebildet werden. Jede der einzelnen abgetrennten Graphenschichten 108, z.B. der einzelnen abgetrennten Graphenstrukturen 108s, kann eine Graphen-Monoschicht oder eine Graphen-Multischicht umfassen. Die Vielzahl von Graphenschichten/-strukturen 108, 108s kann im Wesentlichen dieselbe Länge aufweisen. Ein Inneres der zumindest einen Graphenschicht/-struktur 108, 108s kann frei oder teilweise frei von dem kohlenstoffhaltigen Halbleitermaterial sein. Alternativ dazu kann die zumindest eine Graphenschicht/-struktur 108, 108s, z.B. vollständig oder im Wesentlichen vollständig, mit dem kohlenstoffhaltigen Halbleitermaterial, z.B. dem kohlenstoffhaltigen Halbleitermaterial, das verwendet wurde, um die zumindest eine Graphenschicht 108 auszubilden, gefüllt sein.
  • In einem beispielhaften Fall, in dem die einzelne Graphenschicht/-struktur 108, 108s eine Graphen-Multischicht umfasst, kann die einzelne Graphenschicht/-struktur 108, 108s eine Vielzahl von Graphenschichten umfassen, die konzentrisch angeordnet sein können, d.h. eine Graphenschicht/-struktur innerhalb einer anderen Graphenschicht/-struktur.
  • In verschiedenen Ausführungsformen kann die zumindest eine Graphenschicht/-struktur 108, 108s zumindest eine Kohlenstoffnanoröhre 108c umfassen, beispielsweise wie oben beschrieben.
  • In verschiedenen Ausführungsformen kann die zumindest eine Graphenschicht/-struktur 108, 108s zumindest eine Kohlenstoffnanoröhre 108c umfassen, die mit kohlenstoffhaltigem Halbleitermaterial, z.B. SiC, gefüllt sein kann, beispielsweise wie oben beschrieben. Eine Kohlenstoffnanoröhre gemäß verschiedenen Ausführungsformen kann mit Siliciumcarbid gefüllt sein.
  • In verschiedenen Ausführungsformen kann die zumindest eine Graphenschicht/-struktur 108, 108s, z.B. die zumindest eine Kohlenstoffnanoröhre 108c, durch Ätzen von der Halbleiterbasis 102b des Halbleiterkörpers 102 entfernt werden. In der in 3A gezeigten beispielhaften Ausführungsform, wobei ein Inneres der zumindest einen Graphenschicht/-struktur 108, 108s frei von dem kohlenstoffhaltigen Halbleitermaterial ist, kann eine Entfernung des kohlenstoffhaltigen Halbleitermaterials beispielsweise ausgeführt werden wie im Kontext von 1D beschrieben, um das kohlenstoffhaltige Halbleitermaterial von einem Inneren der zumindest einen Graphenschicht 108 auf einem Halbleiterkörper 102 zu entfernen, wobei eine Graphenschicht 108 auf einer Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 des Halbleiterkörpers 102 ausgebildet ist, wie beispielsweise in 1E gezeigt. Das Ätzen kann fortgesetzt werden, bis das kohlenstoffhaltige Halbleitermaterial nicht nur von dem Inneren der Graphenstruktur 108s entfernt ist, sondern auch versagt, eine Verbindung zu der Basis 102b des Halbleiterkörpers 102 bereitzustellen, wodurch die zumindest eine Graphenschicht/-struktur 108, 108s freigegeben wird. Eine Außenfläche der Kohlenstoffnanoröhre kann unbedeckt sein. Ansicht 300A aus 3A zeigt einen Querschnitt entlang der Linie A-A’ von 3A als ein Beispiel einer ungefüllten kreisförmig zylindrischen Graphenschicht/-struktur/Kohlenstoffnanoröhre 108, 108s, 108c, daher ist die Graphenschicht/-struktur/Kohlenstoffnanoröhre 108, 108s, 108c als ein ungefüllter Kreis gezeigt.
  • In der in 3B gezeigten beispielhaften Ausführungsformen, wobei ein Inneres der zumindest einen Graphenschicht/-struktur 108 mit dem kohlenstoffhaltigen Halbleitermaterial gefüllt ist, kann eine Entfernung des kohlenstoffhaltigen Halbleitermaterials beispielsweise durch Tempern des Halbleiterkörpers 102 in einer Wasserstoffatmosphäre ausgeführt werden. Anders gesagt kann die zumindest eine Graphenschicht/-struktur 108, 108s, die mit dem kohlenstoffhaltigen Halbleitermaterial gefüllt ist, z.B. eine Kohlenstoffnanoröhre 10c, die mit dem kohlenstoffhaltigen Halbleitermaterial, z.B. mit Siliciumcarbid, gefüllt ist, durch Tempern in einer Wasserstoffatmosphäre von dem Halbleiterkörper 102, z.B. von einem Siliciumcarbid-Substrat, entkoppelt werden. Eine Außenfläche der Kohlenstoffnanoröhre kann unbedeckt sein. Ansicht 300B aus 3B zeigt einen Querschnitt entlang der Linie B-B’ von 3B als ein Beispiel einer gefüllten kreisförmig zylindrischen Graphenschicht/-struktur/Kohlenstoffnanoröhre 108, 108s, 108c, daher ist die Graphenschicht/-struktur/Kohlenstoffnanoröhre 108, 108s, 108c als ein mit dem kohlenstoffhaltigen Halbleitermaterial des zumindest einen Vorsprungs 106 gefüllter Kreis gezeigt.
  • 4A bis 4F zeigen verschiedene Stufen eines Verfahrens zum Ausbilden eines Transistors gemäß verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen kann die zumindest eine Graphenschicht 108, z.B. eine Graphenschicht 108 gemäß einer oben beschriebenen Ausführungsform, einen Teil eines Transistors ausbilden, z.B. eines Feldeffekttransistors, z.B. eines vertikalen Feldeffekttransistors. Das Verfahren zum Ausbilden einer Graphenstruktur 108s, z.B. einer Kohlenstoffnanoröhre, wie oben beschrieben kann ein definiertes Ausbilden eines Feldeffekttransistors mit einer vertikalen Architektur möglich machen.
  • Ein Verfahren zum Ausbilden eines Transistors kann das Ausbilden einer Graphenstruktur 108s, beispielsweise wie oben beschrieben, umfassen.
  • Das Verfahren zum Ausbilden eines Transistors kann in verschiedenen Ausführungsformen das Ausbilden eines Halbleiterkörpers 102, der zumindest einen Vorsprung 106 umfasst, der ein kohlenstoffhaltiges Halbleitermaterial umfasst, und das Ausbilden einer Graphenschicht 108 an einer Außenumfangsfläche des zumindest einen Vorsprungs 106 umfassen. Das Verfahren zum Ausbilden eines Transistors kann in verschiedenen Ausführungsformen das Ausbilden von zumindest einem Vorsprung 106 mit einer zylindrischen, z.B. Außenumfangs-, Fläche, wobei der Vorsprung 106 von einer ersten Seite 1021 eines Halbleiterkörpers 102 hervorsteht, wobei der zumindest eine Vorsprung 106 aus einem kohlenstoffhaltigen Halbleitermaterial ausgebildet sein kann, und danach das Tempern des Halbleiterkörpers 102, sodass sich Graphen an der zumindest einen zylindrischen Oberfläche ausbilden kann, wodurch zumindest eine zylindrische Graphenschicht 108s ausgebildet wird, umfassen.
  • In 4A ist der Transistor in einer Zwischenstufe nach dem Ausbilden der Graphenschicht 108 gezeigt. Der Transistor in dieser Zwischenstufe kann sich von der Konfiguration aus 1C dadurch unterscheiden, dass es sein kann, dass die Graphenschicht 108 in 4A nicht an einer Oberseite des zumindest einen Vorsprungs 106 und der ersten vertieften Oberfläche 1021r des Halbleiterkörpers 102 ausgebildet ist oder davon entfernt worden sein kann. Die Entfernung von Teilen der Graphenschicht von der ersten vertieften Oberfläche 1021r, die dazu führen kann, dass die Graphenschichten 108 auf, z.B. einer Vielzahl von, dem zumindest einen Vorsprung 106 elektrisch isoliert voneinander ausgebildet sind (oder zumindest nicht elektrisch verbunden sind), z.B. durch Ätzen, kann beispielsweise durch ein Abstandshalterätzverfahren (das im verallgemeinerten Sinn auf ein Ätzverfahren verweisen kann, das einen Abstandshalter an einer Seitenwand von einem anderen Element erzeugt) ausgeführt werden. Ansicht 400A zeigt einen Querschnitt entlang einer Linie A-A’ von 4A.
  • Wie in 4B gezeigt kann das Verfahren zum Ausbilden eines Transistors in verschiedenen Ausführungsformen ferner das Ausbilden einer dielektrischen Schicht 440 auf einer Außenseite der zumindest einen Graphenschicht/-struktur 108, 108s, z.B. auf einer Außenseite einer zylindrischen Graphenschicht/-struktur 108, 108s, umfassen. Die dielektrische Schicht 440 kann ferner auf der ersten vertieften Oberfläche 1021r und/oder auf einer Oberseite des zumindest einen Vorsprungs 106 ausgebildet sein. Die dielektrische Schicht kann unter Verwendung bekannter Verfahren und Materialien zum Ausbilden eines Gate-Dielektrikums, z.B. Atomschichtabscheidung oder dergleichen, z.B. zum Abscheiden eines Oxids, ausgebildet werden. Ansicht 400B zeigt einen Querschnitt entlang einer Linie B-B’ von 4B.
  • Wie in 4C gezeigt kann das Verfahren zum Ausbilden eines Transistors in verschiedenen Ausführungsformen ferner das Ausbilden eines Gates 442 um eine Außenseite des Gate-Dielektrikums 440, das um die zumindest eine Graphenschicht 108, z.B. die zylindrische Graphenschicht 108s, ausgebildet ist, umfassen. Das Gate 442 kann elektrisch von der zumindest einen Graphenschicht 108, z.B. der zylindrischen Graphenstruktur 108s, isoliert sein. Die elektrische Isolierung kann durch das Gate-Dielektrikum 440 bereitgestellt sein. Das Ausbilden des Gates 442 kann das Abscheiden eines elektrisch leitenden Materials, z.B. eines Polysiliciums, eines Metalls oder einer Metalllegierung, oder eines beliebigen anderen geeigneten elektrisch leitenden Materials, zumindest um eine Außenseite des Gate-Dielektrikums 440 umfassen. In verschiedenen Ausführungsformen kann das Material zum Ausbilden des Gates 442 auf der ersten Seite des Halbleiterkörpers 102, z.B. oberhalb der ersten vertieften Oberfläche 1021r des Halbleiterkörpers 102, abgeschieden sein. Das Material zum Ausbilden des Gates 442 kann als eine Schicht abgeschieden sein. Das Gate 442 (das eine Vielzahl von Gates 442, z.B. ein Gate für jede einer Vielzahl von Graphenschichten/-strukturen 108, umfassen kann, wie in 4C gezeigt) kann durch Ätzen jener Teile der Schicht, die möglicherweise keinen Teil des Gates 442 ausbilden, ausgebildet sein. Wie beispielsweise in 4C gezeigt kann das Gate 442 eine Form eines kegelförmigen Rings um die zumindest eine Graphenschicht/-struktur 108, 108s aufweisen. Das Ätzen des Gates 442 kann beispielsweise durch ein Abstandshalterätzverfahren durchgeführt werden.
  • Eine Zwischenstruktur des Transistors, der durch die bisherigen Prozesse ausgebildet wird, kann eine im Wesentlichen freistehende Struktur sein, wie in 4C gezeigt. Ansicht 400C zeigt einen Querschnitt entlang einer Linie C-C’ von 4C.
  • Wie in 4D gezeigt kann die, z.B. freistehende, Struktur stabilisiert werden, indem ein Stabilisator 444 um die Struktur ausgebildet wird, wodurch er die Struktur mechanisch stabilisiert. Der Stabilisator 444 kann beispielsweise ein dielektrisches Material oder eine Schicht umfassen oder daraus bestehen. Der Stabilisator 444 kann beispielsweise durch chemische Dampfabscheidung ausgebildet werden. Das Ausbilden des Stabilisators 444 kann das Ausführen eines anschließenden Verfahrens ermöglichen. Unter Verwendung von beispielsweise einem chemisch-mechanischen Polierverfahren kann ein Teil des Gate-Dielektrikums 440, das auf einer Oberseite des zumindest einen Vorsprungs 106 ausgebildet worden sein kann, entfernt werden. Dadurch kann ein Zugang zu dem kohlenstoffhaltigen Halbleitermaterial innerhalb der zumindest einen Graphenschicht/-struktur 108 bereitgestellt sein, wie in 4D gezeigt.
  • Wie in 4E gezeigt kann das kohlenstoffhaltige Halbleitermaterial, z.B. das Siliciumcarbid, z.B. ein Siliciumcarbid-Kern, von innerhalb der zumindest einen Graphenschicht/-struktur 108, 108s, beispielsweise durch Ätzen, beispielsweise wie oben beschrieben, entfernt werden.
  • Wie in 4F gezeigt kann zumindest eine Elektrode 446, die z.B. ein elektrisch leitendes Material umfasst oder daraus besteht, z.B. durch bekannte Mittel, z.B. durch Abscheidung und Ätzen, auf der zumindest einen Graphenschicht/-struktur 108, 108s, z.B. auf einer oberen Oberfläche an dem oberen Ende 108t der zumindest einen Graphenschicht/-struktur 108, 108s und möglicherweise auf dem Gate-Dielektrikum 440 und/oder dem Stabilisator 444 ausgebildet werden. Die zumindest eine Elektrode 446 kann elektrisch leitend mit der zumindest einen Graphenschicht/-struktur 108, 108s verbunden sein. Die zumindest eine Elektrode 446 kann einen aus einem Source/Drain-Kontakt des Transistors bereitstellen und ein anderer Source/Drain-Kontakt des Transistors kann so bereitgestellt sein, dass er mit einem unteren Ende 108b der zumindest einen Graphenschicht/-struktur 108, 108s, z.B. durch eine elektrisch leitende Struktur, die in dem Halbleiterkörper 102 ausgebildet ist, z.B. die Basis 102b des Halbleiterkörpers 102 (nicht gezeigt), in elektrischem Kontakt gebracht wird. Beispielsweise kann die zumindest eine Elektrode 446 den Drain-Kontakt ausbilden. Anders gesagt kann das Verfahren zum Ausbilden des Transistors ferner das elektrische Verbinden des oberen Endes 108t der zumindest einen, z.B. zylindrischen, Graphenschicht/-struktur 108, 108s mit einem ersten Source/Drain-Kontakt 446 und das elektrische Verbinden eines unteren Endes 108b der, z.B. zylindrischen, Graphenschicht/-struktur 108, 108s mit einem zweiten Source/Drain-Kontakt umfassen.
  • In verschiedenen Ausführungsformen können Durchkontaktierungen, vergrabene Strukturen (nicht gezeigt) oder dergleichen verwendet werden, um das Gate 442 in elektrischen Kontakt zu bringen.
  • 5A bis 5C zeigen verschiedene Stufen eines Verfahrens zum Ausbilden einer Graphenstruktur 108s (umfassend Teile 108a und 108b) gemäß verschiedenen Ausführungsformen.
  • Verschiedene Komponenten, Materialien, Verfahren, Parameter usw., die auf verschiedene in 5A bis 5C gezeigte Ausführungsformen zutreffen, können jenen ähnlich sein, die oben beschrieben wurden. Es kann sein, dass ihre Beschreibung hier nicht wiederholt wird.
  • Wie in 5A gezeigt kann der zumindest eine Vorsprung 106 des Halbleiterkörpers 102 in verschiedenen Ausführungsformen dotierte Regionen umfassen, z.B. zwei dotierte Regionen 106a und 106b. In verschiedenen anderen Ausführungsformen kann der zumindest eine Vorsprung 106 weniger oder mehr dotierte Regionen umfassen. Eine erste dotierte Region 106a kann von einem ersten Leitfähigkeitstyp sein. Eine zweite dotierte Region 106b kann von einem zweiten Leitfähigkeitstyp sein. Der erste Leitfähigkeitstyp kann ein n-Typ-Leitfähigkeitstyp sein und der zweite Leitfähigkeitstyp kann ein p-Typ-Leitfähigkeitstyp sein, wie in 5A gezeigt, oder umgekehrt (nicht gezeigt). Eine n-Dotierung des kohlenstoffhaltigen Halbleitermaterials, z.B. Siliciumcarbid, kann beispielsweise durch Dotieren mit Gruppe-V-Atomen, z.B. Arsen oder Phosphor, erreicht werden. Eine p-Dotierung des kohlenstoffhaltigen Halbleitermaterials, z.B. Siliciumcarbid, kann beispielsweise durch Dotieren mit Gruppe-III-Atomen, z.B. Indium, Gallium oder Aluminium, erreicht werden.
  • In verschiedenen Ausführungsformen können die erste dotierte Region 106a und die zweite dotierte Region 106b, wie in 5A gezeigt, vertikal (z.B. gestapelt) in dem zumindest einen Vorsprung 106 angeordnet sein. Andere Anordnungen der dotierten Regionen 106a, 106b mit den unterschiedlichen Leitfähigkeitstypen können ausgewählt werden, z.B. können die erste dotierte Region 106a und die zweite dotierte Region 106b in unterschiedlichen azimutalen Richtungen des zumindest einen Vorsprungs 106 angeordnet sein.
  • Das Verfahren zum Ausbilden einer Graphenstruktur kann beispielsweise wie in einer oben beschriebenen Ausführungsform beschrieben durchgeführt werden. Dies kann in verschiedenen Ausführungsformen in zumindest einer Graphenschicht 108 resultieren, die eine erste dotierte Region 108a eines ersten Leitfähigkeitstyps und eine zweite dotierte Region 108b eines zweiten Leitfähigkeitstyps umfassen kann. Die erste dotierte Region 108a der zumindest einen Graphenschicht 108 kann sich in einer Region ausbilden, wo die zumindest eine Graphenschicht 108 aus dem kohlenstoffhaltigen Halbleitermaterial mit der Dotierung des ersten Leitfähigkeitstyps ausgebildet sein kann. Die zweite dotierte Region 108b der zumindest einen Graphenschicht 108 kann sich in einer Region ausbilden, wo die zumindest eine Graphenschicht 108 aus dem kohlenstoffhaltigen Halbleitermaterial mit der Dotierung des zweiten Leitfähigkeitstyps ausgebildet sein kann. Anders gesagt kann eine Dotierung der unterschiedlichen dotierten Regionen 106a, 106b auf die zumindest eine Graphenschicht 108 übertragen werden, z.B. während des Temperns des Halbleiterkörpers 102. Dadurch kann eine Graphenstruktur 108s mit dotierten Regionen 108a, 108b ausgebildet werden. Beispielsweise kann eine Kohlenstoffnanoröhre mit dotierten Regionen 108a, 108b ausgebildet werden, d.h. eine dotierte Kohlenstoffnanoröhre.
  • In verschiedenen Ausführungsformen kann in der zumindest einen Graphenschicht/-struktur 108, 108s ein pn-Übergang ausgebildet werden. Beispielsweise kann eine Kohlenstoffnanoröhre mit einem pn-Übergang ausgebildet werden.
  • In verschiedenen Ausführungsformen kann das kohlenstoffhaltige Halbleitermaterial, wie in 5C gezeigt, von innerhalb der zumindest einen dotierten Graphenschicht/-struktur 108, 108s entfernt werden, wie oben beschrieben. Ein Halbleiterkörper 102, z.B. eine Basis 102b des Halbleiterkörpers 102, mit zumindest einen ungefüllten dotierten Graphenschicht/-struktur 108, 108s kann daher ausgebildet werden.
  • In verschiedenen Ausführungsformen kann die zumindest eine ungefüllte dotierte Graphenschicht/-struktur 108, 108s von der Basis 102b des Halbleiterkörpers 102 abgetrennt werden, wie oben beschrieben.
  • In verschiedenen Ausführungsformen kann die zumindest eine dotierte Graphenschicht/-struktur 108, 108s, die mit dem dotierten kohlenstoffhaltigen Halbleitermaterial gefüllt ist, von der Basis 102b des Halbleiterkörpers 102 abgetrennt werden, wie oben beschrieben.
  • 6A und 6B zeigen verschiedene Stufen eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen.
  • Verschiedene Komponenten, Materialien, Verfahren, Parameter usw., die auf verschiedene in 6A und 6B gezeigte Ausführungsformen zutreffen, können ähnlich zu oder identisch mit jenen sein, die oben beschrieben wurden. Es kann sein, dass ihre Beschreibung hier nicht wiederholt wird.
  • Wie in 6A gezeigt kann in einem Körper 102, z.B. in einem Halbleiterkörper, z.B. in einem Körper, der Kohlenstoff enthält, eine Öffnung 660 ausgebildet sein. Die Öffnung 660 kann beispielsweise geätzt werden, z.B. in einem ähnlichen Verfahren, wie oben zum Ausbilden des zumindest einen Vorsprungs beschrieben. Eine Graphenschicht 108 kann auf einer Innenumfangsfläche der Öffnung 660, die in dem Körper 102 ausgebildet ist, ausgebildet werden, beispielsweise wie oben zum Ausbilden der Graphenschicht 108 auf der Außenumfangsfläche 106o des zumindest einen Vorsprungs 106 beschrieben.
  • Wie in 6B gezeigt kann in verschiedenen Ausführungsformen ein Teil des Körpers 102 außerhalb der Graphenschicht 108 (die eine geschlossene Oberfläche ausbilden kann) entfernt werden, z.B. durch Ätzen usw. wie oben beschrieben.
  • In verschiedenen Ausführungsformen kann die Graphenschicht 108 auf der Innenumfangsfläche der Öffnung 660 ausgebildet werden, die mit solch einem spezifischen Durchmesser 660D in dem Körper 102 ausgebildet ist, dass sich eine Kohlenstoffnanoröhre 108c ausbilden kann. Anders gesagt kann der Durchmesser 660D der Öffnung 660 eine spezifische Beziehung erfüllen. Beispielsweise kann der Durchmesser 660D ausgewählt werden, um für eine Kombination von ganzzahligen Werten m und n, die möglicherweise beide nicht null sind, die Beziehung d = 78,3 × ((n + m)2 – n × m)0,5 pm zu erfüllen.
  • In verschiedenen Ausführungsformen kann die Graphenschicht 108, z.B. die Kohlenstoffnanoröhre 108c, mit einer Basis 102b des Körpers 102, z.B. des Halbleiterkörpers, verbunden bleiben. Alternativ dazu kann die Graphenschicht 108, z.B. die Kohlenstoffnanoröhre 108c, von der Basis 102b des Körpers 102, z.B. des Halbleiterkörpers, entfernt werden. Dadurch kann eine ungefüllte Kohlenstoffnanoröhre 108c, z.B. wie in 3A gezeigt, ausgebildet werden.
  • 7 zeigt ein schematisches Diagramm 700 eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen.
  • Wie in 7 gezeigt kann das Verfahren zum Ausbilden einer Graphenstruktur das Ausbilden eines Halbleiterkörpers umfassen, der zumindest einen Vorsprung umfasst, der ein kohlenstoffhaltiges Halbleitermaterial umfasst (in 710).
  • Das Verfahren kann ferner das Ausbilden einer Graphenschicht an einer Außenumfangsfläche des zumindest einen Vorsprungs umfassen (in 720).
  • 8 zeigt ein schematisches Diagramm 800 eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen.
  • Wie in 8 gezeigt kann das Verfahren zum Ausbilden einer Graphenstruktur das Ausbilden von zumindest einer Struktur mit zumindest einer zylindrischen Außenfläche aus einem Siliciumcarbid-Substrat umfassen, wobei die Struktur von zumindest einer Seite des Siliciumcarbid-Substrats hervorsteht (in 810).
  • Das Verfahren kann ferner das Tempern des Siliciumcarbid-Substrats umfassen, sodass sich Graphen auf der zumindest einen zylindrischen Außenfläche ausbildet, wodurch zumindest eine zylindrische Graphenstruktur ausgebildet wird (in 820).
  • 9 zeigt ein schematisches Diagramm 900 eines Verfahrens zum Ausbilden einer Graphenstruktur gemäß verschiedenen Ausführungsformen.
  • Wie in 9 gezeigt kann das Verfahren zum Ausbilden einer Graphenstruktur das Ausbilden einer Vielzahl von Säulen umfassen, die Siliciumcarbid umfassen (in 910).
  • Das Verfahren kann ferner das Ausbilden einer Vielzahl von Kohlenstoffnanoröhren aus der Vielzahl von Säulen durch thermische Zersetzung des Siliciumcarbids an einer Außenumfangsfläche der Vielzahl von Säulen umfassen (in 920).
  • Wenngleich die Erfindung insbesondere mit Verweis aus spezifische Ausführungsformen gezeigt und beschrieben wurde, sollte es Fachleuten auf dem Gebiet der Erfindung verständlich sein, dass darin verschiedene Veränderungen in Form und Ausführung gemacht werden können, ohne von dem Geist und dem Schutzumfang der Erfindung wie durch die angehängten Ansprüche definiert abzuweichen. Der Schutzumfang der Erfindung wird daher durch die angehängten Ansprüche angezeigt und alle Veränderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, sollen daher eingeschlossen sein.

Claims (26)

  1. Verfahren (700) zum Ausbilden einer Graphenstruktur, umfassend: Ausbilden eines Körpers, der zumindest einen Vorsprung umfasst (710); und Ausbilden einer Graphenschicht an einer Außenumfangsfläche des zumindest einen Vorsprungs (720).
  2. Verfahren (700) nach Anspruch 1, wobei der Körper ein Halbleiterkörper ist.
  3. Verfahren (700) nach Anspruch 1 oder 2, wobei der zumindest eine Vorsprung ein kohlenstoffhaltiges Halbleitermaterial umfasst.
  4. Verfahren (700) nach Anspruch 3, wobei das kohlenstoffhaltige Halbleitermaterial Siliciumcarbid ist; wobei optional das Ausbilden (720) der Graphenschicht umfasst: Ausbilden der Graphenschicht um die Außenumfangsfläche des zumindest einen Vorsprungs aus dem Siliciumcarbid des zumindest einen Vorsprungs durch thermische Zersetzung des Siliciumcarbids.
  5. Verfahren (700) nach einem der Ansprüche 1 bis 4, wobei das Ausbilden (710) des Körpers, der den zumindest einen Vorsprung umfasst, das Bereitstellen eines Substrats und das Ausbilden von zumindest einem Graben in dem Substrat umfasst.
  6. Verfahren (700) nach einem der Ansprüche 1 bis 5, wobei das Ausbilden (710) des Körpers, der den zumindest einen Vorsprung umfasst, das Bereitstellen eines Substrats und das epitaxiale Wachsen des zumindest einen Vorsprungs auf dem Substrat umfasst.
  7. Verfahren (700) nach einem der Ansprüche 1 bis 6, ferner umfassend: Entfernen eines Teils des Vorsprungs, der sich innerhalb der Graphenschicht befindet.
  8. Verfahren (700) nach einem der Ansprüche 1 bis 7, ferner umfassend: Ausbilden einer Öffnung in dem zumindest einen Vorsprung; und Ausbilden einer Graphenschicht auf einer Oberfläche der Öffnung.
  9. Verfahren (700) nach einem der Ansprüche 1 bis 8, wobei die Graphenschicht an einer Außenumfangsfläche des zumindest einen Vorsprungs eine geschlossene Oberfläche ausbildet.
  10. Verfahren (700) nach einem der Ansprüche 1 bis 9, wobei die Graphenschicht zumindest eine Kohlenstoffnanoröhre umfasst.
  11. Verfahren (700) nach Anspruch 10, wobei das Ausbilden (720) der Graphenschicht das Tempern des Körpers umfasst; wobei optional einer oder mehrere Verfahrensparameter des Temperns angepasst werden, sodass die zumindest eine Kohlenstoffnanoröhre als eine einwandige Kohlenstoffnanoröhre konfiguriert wird; wobei ferner optional die Verfahrensparameter des Temperns zumindest eines aus einer Temper-Temperatur, einer Temperdauer, einem atmosphärischen Druck und Bestandteilen der Atmosphäre umfassen.
  12. Verfahren (700) nach Anspruch 11, wobei eine Temper-Temperatur in einem Bereich von etwa 1150 °C bis etwa 1800 °C liegt.
  13. Verfahren (700) nach Anspruch 11 oder 12, wobei eine Temperdauer in einem Bereich von etwa 5 Minuten bis etwa 60 Minuten liegt.
  14. Verfahren (700) nach einem der Ansprüche 11 bis 13, wobei der zumindest eine Vorsprung Siliciumcarbid umfasst und ein Oberflächenabschluss des zumindest einen Vorsprungs Silicium ist.
  15. Verfahren (700) nach einem der Ansprüche 3 bis 14, wobei der zumindest eine Vorsprung eine erste dotierte Region, die einen ersten Leitfähigkeitstyp aufweist, und eine zweite dotierte Region, die einen zweiten Leitfähigkeitstyp aufweist, umfasst.
  16. Verfahren (700) nach einem der Ansprüche 1 bis 15, wobei ein Durchmesser d des Vorsprungs ausgewählt ist, um die Beziehung d = 78,3 × ((n + m)2 – n × m)0,5 pm zu erfüllen, wobei n und m ganzzahlige Werte sind, wobei zumindest eines aus n und m größer als 0 ist.
  17. Verfahren (700) nach einem der Ansprüche 1 bis 16, ferner umfassend: Abtrennen des zumindest einen Vorsprungs von einem verbleibenden Teil des Körpers nach dem Ausbilden der Graphenschicht.
  18. Verfahren (700) nach einem der Ansprüche 7 bis 17, ferner umfassend: Abtrennen der zumindest einen Graphenschicht von einem verbleibenden Teil des Körpers.
  19. Verfahren (700) nach einem der Ansprüche 1 bis 18, wobei die Außenumfangsfläche des zumindest einen Vorsprungs zylindrisch ist.
  20. Verfahren (700) nach einem der Ansprüche 1 bis 19, wobei zumindest eine physikalische Eigenschaft der Graphenschicht in einer azimutalen Richtung des Vorsprungs variiert.
  21. Verfahren zum Ausbilden einer Graphenstruktur, wobei das Verfahren umfasst: Ausbilden von zumindest einer Struktur mit zumindest einer zylindrischen Außenfläche aus einem Siliciumcarbid-Substrat, wobei die Struktur aus zumindest einer Seite des Siliciumcarbid-Substrats hervorsteht; und Tempern des Siliciumcarbid-Substrats, sodass sich an der zumindest einen zylindrischen Außenfläche Graphen ausbildet, wodurch zumindest eine zylindrische Graphenstruktur ausgebildet wird.
  22. Verfahren zum Ausbilden einer Graphenstruktur, umfassend: Ausbilden einer Vielzahl von Säulen, die Siliciumcarbid umfassen; Ausbilden einer Vielzahl von Kohlenstoffnanoröhren aus der Vielzahl von Säulen durch thermische Zersetzung des Siliciumcarbids an einer Außenumfangsfläche der Vielzahl von Säulen.
  23. Verfahren zum Ausbilden einer Graphenstruktur, umfassend: Ausbilden von zumindest einer Öffnung in einem Körper; und Ausbilden einer Graphenschicht an einer Innenumfangsfläche der zumindest einen Öffnung.
  24. Verfahren nach Anspruch 23, ferner umfassend das zumindest teilweise Entfernen des Körpers von einer Außenumfangsfläche der Graphenschicht.
  25. Verfahren nach Anspruch 23 oder 24, wobei der Körper Siliciumcarbid umfasst.
  26. Verfahren zum Ausbilden einer Graphenstruktur, umfassend: Ausbilden von zumindest einer zylindrischen Öffnung in einem Körper, wobei ein Durchmesser der Öffnung ausgewählt ist, um die Beziehung d = 78,3 × ((n + m)2 – n × m)0,5 pm zu erfüllen, wobei n und m ganzzahlige Werte sind, wobei zumindest eines aus n und m größer als 0 ist; und Ausbilden einer Graphenschicht an einer Innenumfangsfläche der zumindest einen Öffnung.
DE102015122944.7A 2014-12-31 2015-12-30 Verfahren zum Ausbilden einer Graphenstruktur Withdrawn DE102015122944A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/587,007 US9716227B2 (en) 2014-12-31 2014-12-31 Method of forming a graphene structure
US14/587,007 2014-12-31

Publications (1)

Publication Number Publication Date
DE102015122944A1 true DE102015122944A1 (de) 2016-06-30

Family

ID=56116817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015122944.7A Withdrawn DE102015122944A1 (de) 2014-12-31 2015-12-30 Verfahren zum Ausbilden einer Graphenstruktur

Country Status (3)

Country Link
US (2) US9716227B2 (de)
CN (1) CN105742156B (de)
DE (1) DE102015122944A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111453B4 (de) * 2015-07-15 2022-03-10 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102017100894B4 (de) * 2017-01-18 2019-12-12 Infineon Technologies Ag Verfahren zum Bilden eines Graphen-Membran-Bauelements, Graphen-Membran-Bauelement, Mikrofon und Hall-Sensor
DE102017206124A1 (de) * 2017-04-10 2018-10-11 Infineon Technologies Ag Fluidsensor, Verfahren zum Bereitstellen desselben und Verfahren zum Bestimmen eines Bestandteils eines Fluids
CN109473398B (zh) * 2017-09-07 2022-06-07 联华电子股份有限公司 半导体元件及其制造方法
WO2020227923A1 (zh) * 2019-05-14 2020-11-19 中国科学院微电子研究所 纳米级晶体管及其制备方法
US11527759B2 (en) * 2020-03-07 2022-12-13 Slobodan Petrovic Dual porosity cathode for lithium-air battery
CN115465856A (zh) * 2021-06-10 2022-12-13 中国科学院上海微系统与信息技术研究所 图形化石墨烯的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0715077D0 (en) * 2007-08-02 2007-09-12 Univ Warwick Carbon nanotube electrochemistry
KR101443222B1 (ko) * 2007-09-18 2014-09-19 삼성전자주식회사 그라펜 패턴 및 그의 형성방법
US8526167B2 (en) * 2009-09-03 2013-09-03 Applied Materials, Inc. Porous amorphous silicon-carbon nanotube composite based electrodes for battery applications
KR101878730B1 (ko) * 2011-03-31 2018-07-16 삼성전자주식회사 3차원 그래핀 구조체, 그의 제조방법 및 전사방법
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US8823089B2 (en) 2011-04-15 2014-09-02 Infineon Technologies Ag SiC semiconductor power device
JP5961496B2 (ja) * 2011-09-16 2016-08-02 株式会社半導体エネルギー研究所 蓄電装置
KR101851570B1 (ko) * 2011-12-01 2018-04-25 삼성전자주식회사 그래핀과 폴리머의 복합체 및 그 제조방법
US9099241B1 (en) * 2013-04-10 2015-08-04 Mainstream Engineering Corporation Enhanced charge-storage electrochemical double layer capacitors with nanoscale electrolyte confinement tunability, and a method for production thereof to obtain axi-symmetric, high surface area electrode growth
CN102730670A (zh) * 2012-06-05 2012-10-17 东南大学 一种非平面图形石墨烯的制备方法
US9437425B2 (en) * 2013-01-11 2016-09-06 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
WO2014131043A1 (en) * 2013-02-25 2014-08-28 Solan, LLC Methods for fabricating graphite-based structures and devices made therefrom
US20140272309A1 (en) * 2013-03-15 2014-09-18 Solan, LLC Non-Planar Graphite Based Devices and Fabrication Methods

Also Published As

Publication number Publication date
CN105742156A (zh) 2016-07-06
US20170288145A1 (en) 2017-10-05
US9716227B2 (en) 2017-07-25
CN105742156B (zh) 2018-10-09
US20160190446A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
DE102015122944A1 (de) Verfahren zum Ausbilden einer Graphenstruktur
DE112012002832B4 (de) Verfahren zum Bilden eines massiven FinFETs mit einheitlicher Höhe und Bodenisolierung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102012217491A1 (de) Verringerung der parasitären Kapazität in FinFETs durch Verwendung eines Luftspalts
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102018100286A1 (de) Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen
DE102015101888A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102014008026B4 (de) Integrierte vakuum-mikroelektronische Vorrichtung und Verfahren zum Herstellen derselben
DE102004042167A1 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst
DE102010063850B4 (de) Verfahren zum Herstellen einer vergrabenen Materialschicht in einem Halbleiterkörper und Halbleiteranordnung mit einer vergrabenen Materialschicht
DE112011101023T5 (de) An den Gates selbstausgerichtete epitaktische Source-/Drain-Kontakte für abgeschiedene Fet-Kanäle
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE112018006629T5 (de) Halbleiterbauelement, herstellungsverfahren davon und elektronische vorrichtung mit selbiger
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
DE102014102112A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102013101733B4 (de) Grabenkondensatoren und Verfahren zu deren Ausbildung
DE102020134585A1 (de) Eingebettete stressoren in epitaxie-source/drain-bereichen
DE102006035665B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors und Feldeffekttransistor
WO2005071737A1 (de) Integrierte schaltung mit lateraler dielektrischer isolation aktiver bereiche über elektrisch kontaktiertem vergrabenem material und herstellungsverfahren
DE102015104596A1 (de) Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE102015006465B4 (de) Nanoröhrenstruktur-basierter metall-damaszener-prozess

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021200000

Ipc: H01L0021020000

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee