DE112012002832B4 - Verfahren zum Bilden eines massiven FinFETs mit einheitlicher Höhe und Bodenisolierung - Google Patents

Verfahren zum Bilden eines massiven FinFETs mit einheitlicher Höhe und Bodenisolierung Download PDF

Info

Publication number
DE112012002832B4
DE112012002832B4 DE112012002832.5T DE112012002832T DE112012002832B4 DE 112012002832 B4 DE112012002832 B4 DE 112012002832B4 DE 112012002832 T DE112012002832 T DE 112012002832T DE 112012002832 B4 DE112012002832 B4 DE 112012002832B4
Authority
DE
Germany
Prior art keywords
layer
substrate
fin
semiconductor
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012002832.5T
Other languages
English (en)
Other versions
DE112012002832T5 (de
Inventor
Kangguo Cheng
Bruce B. Doris
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE112012002832T5 publication Critical patent/DE112012002832T5/de
Application granted granted Critical
Publication of DE112012002832B4 publication Critical patent/DE112012002832B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

Verfahren zum Bilden eines Finnen-Feldeffekttransistors (FinFET) auf einem Substrat, in dieser Reihenfolge aufweisend:A: Bereitstellen eines Substrats (300);B: Bilden einer Ätzstoppschicht (310) innerhalb des Substrats;C: Bilden einer pad-Schicht (320) auf einer Fläche des Substrats;D: Ätzen der Fläche des Substrats bis zu der Ätzstoppschicht oder in diese hinein, um eine Finne (330) zu bilden, wobei ein Abschnitt der pad-Schicht während des Ätzens der Fläche zum Bilden der Finne und des Substrats entfernt wird, wobei das Ätzten ein Durchführen eines reaktiven Ionenätzens (RIE) zum Bilden der Finne aufweist;E: Bilden eines Abstandhalters (340) auf einer Seitenwand der Finne; undF: Umwandeln der Ätzstoppschicht in eine isolierende Schicht (350).

Description

  • GEBIET DER OFFENBARUNG
  • Die vorliegende Offenbarung betrifft Verfahren zum Bilden von Finnen-Feldeffekttransistoren (FinFETs) auf Halbleitersubstraten und von Substraten, welche diese aufweisen.
  • HINTERGRUND
  • In den letzten Jahren haben sich FinFETs als realisierbare Alternativen für herkömmliche Feldeffekttransistoren (FETs) in Halbleitereinheiten etabliert. Ein FinFET ist ein Doppel-Gate-FET, bei welchem der Transistorkanal eine halbleitende „Finne“ ist. Das Gate-Dielektrikum und die Gate-Zone sind derart um die Finne herum angeordnet, dass Strom auf den zwei Seiten der Finne den Kanal herunter fließt.
  • Die FinFETs des Standes der Technik auf einem massiven Halbleitersubstrat (hierin im Folgenden als „massive FinFETs“ bezeichnet) weisen jedoch den Nachteil auf, dass die Kanalzone, d.h. die Finne, vom Rest des Substrats nicht elektrisch isoliert ist. Als Ergebnis können Source/Drain-Leckströme aufgrund des Kanaleffekts auftreten.
  • Außerdem sind massive FinFETs des Standes der Technik bis heute noch nicht mit einer einheitlichen Höhe bereitgestellt worden. Insbesondere die FinFETs in Arrays weisen variierende Höhen auf, da aufgrund von Abweichungen der lokalen Ätzgeschwindigkeiten zwischen benachbarten FinFETs innerhalb desselben Arrays an verschiedenen Punkten des Arrays variierende Substratmengen entfernt werden. Überdies kann auch zwischen zwei benachbarten FinFETs mehr Substrat in einer Position in der Nähe des ersten FinFET und weniger in einer Position in der Nähe des zweiten FinFET geätzt werden, oder umgekehrt.
  • Die US 7 871 873 B2 betrifft ein Verfahren zur Herstellung von Halbleiterfinnen für ein Halbleitergerät. Das Verfahren kann damit beginnen, ein Bulk-Halbleitersubstrat bereitzustellen. Das Verfahren fährt fort mit dem Aufwachsen einer Schicht aus einem ersten epitaktischen Halbleitermaterial auf dem Bulk-Halbleitersubstrat, und mit dem Aufwachsen einer Schicht aus einem zweiten epitaktischen Halbleitermaterial auf der Schicht aus dem ersten epitaktischen Halbleitermaterial. Das Verfahren erzeugt dann eine Finnen-Muster-Maske auf der Schicht aus dem zweiten epitaktischen Halbleitermaterial. Die Finnen-Muster-Maske weist Merkmale auf, die einer Vielzahl von Finnen entsprechen. Als nächstes ätzt das Verfahren die Schicht aus dem zweiten epitaktischen Halbleitermaterial anisotrop, wobei die Finnen-Muster-Maske als Ätzmaske verwendet wird und die Schicht aus dem ersten epitaktischen Halbleitermaterial als Ätzstoppschicht dient. Dieser Ätzschritt führt zu einer Vielzahl von Rippen, die aus der Schicht des zweiten epitaktischen Halbleitermaterials gebildet werden.
  • Die US 6 642 090 B1 betrifft ein Verfahren zum Bilden eines FinFET in einem Halbleitersubstrat, wobei das Verfahren die folgenden Schritte umfasst: a. Bilden einer Finne aus dem Halbleitersubstrat; b. Bereitstellen einer Sperrschicht oben auf der Finne, um eine Beschädigung der Finne zu verringern; c. Durchführen einer Ionenimplantation in zumindest einen Abschnitt des Halbleitersubstrats in Nachbarschaft zu der Finne, um den Abschnitt zu beschädigen, um die Oxidationsgeschwindigkeit für diesen Abschnitt im Verhältnis zu der Oxidationsgeschwindigkeit der Finne zu erhöhen, wobei die Sperrschicht oben auf der Finne bereitgestellt wird, um zu verhindern, dass das Implantat die Finne direkt beschädigt; d. Erzeugen eines Isolators auf dem Halbleitersubstrat durch Oxidation des Halbleitermaterials, derart, dass der Isolator in dem Abschnitt des Halbleitersubstrats mit einer größeren Dicke als auf einer Seitenwand einer Finne gebildet wird.
  • Die WO 2010/ 025 083 A1 betrifft ein Verfahren zur Herstellung einer Halbleiterstruktur zur Verwendung bei der Herstellung von dreidimensionalen Transistoren, wobei die Struktur ein Siliziumsubstrat und eine epitaktische Schicht umfasst, wobei die epitaktische Schicht einen epitaktischen Bereich zur Endpunkterkennung umfasst, der eine Verunreinigung zur Endpunkterkennung umfasst, die aus der Gruppe ausgewählt ist, die aus Kohlenstoff, Germanium oder einer Kombination besteht.
  • Die US 2011 / 0 081 764 A1 betrifft ein Verfahren zur Herstellung eines Halbleitergeräts. Ein Verfahren umfasst das Formen einer Schicht aus einem ersten Halbleitermaterial, die über dem Bulk-Substrat liegt, und das Formen einer Schicht aus einem zweiten Halbleitermaterial, die über der Schicht aus dem ersten Halbleitermaterial liegt. Das Verfahren umfasst ferner das Erzeugen einer Finnen-Muster-Maske auf der Schicht aus dem zweiten Halbleitermaterial und das anisotrope Ätzen der Schicht aus dem zweiten Halbleitermaterial und der Schicht aus dem ersten Halbleitermaterial unter Verwendung der Finnen-Muster-Maske als Ätzmaske. Das anisotrope Ätzen resultiert in einer aus dem zweiten Halbleitermaterial geformten Finne und einem freigelegten Bereich des ersten Halbleitermaterials, der unter der Finne liegt. Das Verfahren umfasst ferner das Formen einer Isolationsschicht in dem freiliegenden Bereich des ersten Halbleitermaterials, der unter der Finne liegt.
  • KURZDARSTELLUNG DER OFFENBARUNG
  • Die Erfindung betrifft ein Verfahren des Anspruchs 1 zum Bilden von FinFETs auf einem Substrat, welches FinFETs mit einheitlicher Finnenhöhe und Isolierung am Boden der Finne aufweist. Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen angegeben. Beispielhafte Halbleiterstrukturen weisen ein Substrat und einen Finnen-Feldeffekttransistor (FinFET) auf dem Substrat auf, wobei der FinFET durch eine Isolierungszone von dem Substrat isoliert ist und wobei die Isolierungszone einen Dotierstoff aufweist, der aus der Gruppe ausgewählt ist, die aus Aluminium, Arsen, Bor, Gallium, Indium, Phosphor, Antimon, Schwefel, Selen, Germanium, Kohlenstoff, Argon, Xenon und Fluor oder einer Kombination dieser besteht.
  • Eine beispielhafte Halbleiterstruktur weist eine Vielzahl von Finnen-Feldeffekttransistoren (FinFETs) auf einem Substrat auf, wobei die Vielzahl der FinFETs eine einheitliche Höhe aufweist und wobei die Vielzahl der FinFETs durch eine Isolierungszone von dem Substrat isoliert ist und wobei die Isolierungszone einen Dotierstoff aufweist, der aus der Gruppe ausgewählt ist, die aus Aluminium, Arsen, Bor, Gallium, Indium, Phosphor, Antimon, Schwefel, Selen, Germanium, Kohlenstoff, Argon, Xenon und Fluor oder einer Kombination dieser besteht.
  • Ein weiteres beispielhaftes Verfahren zum Bilden eines Finnen-Feldeffekttransistors (FinFET) auf einem Substrat weist Bereitstellen eines Substrats, Bilden einer Ätzstoppschicht auf dem Substrat, Bilden einer Halbleiterschicht auf der Ätzstoppschicht, Bilden einer Finne durch Entfernen eines Abschnitts der Halbleiterschicht und eines Abschnitts der Ätzstoppschicht und Umwandeln eines verbleibenden Abschnitts der Ätzstoppschicht und eines Abschnitts des Substrats in eine isolierende Schicht auf.
  • Figurenliste
    • 1 zeigt eine Halbleiterstruktur von Kontaktflecken 110 des Standes der Technik auf einem Halbleitersubstrat 100.
    • 2 zeigt eine Halbleiterstruktur von FinFETs 220 des Standes der Technik auf einem Halbleitersubstrat 200.
    • 3a bis 3j zeigen ein Verfahren zur Herstellung einer FinFET-Halbleiterstruktur.
    • 3a zeigt ein Halbleitersubstrat 300.
    • 3b zeigt eine vergrabene Ätzstoppschicht 310, die innerhalb des Halbleitersubstrats 300 ausgebildet ist.
    • 3c zeigt eine pad-Schicht 320 auf dem Halbleitersubstrat 300.
    • 3d zeigt einen FinFET 330, der nach dem Entfernen eines Abschnitts des Halbleitersubstrats 300 und eines Abschnitts der pad-Schicht 320 auf der Isolatorschicht 310 gebildet worden ist.
    • 3e zeigt die Bildung eines Seitenwand-Abstandhalters 340 auf den FinFETs.
    • 3f zeigt die Umwandlung der Ätzstoppschicht 310 in eine isolierende Schicht 350.
    • 3g zeigt die Halbleiterstruktur nach dem Entfernen des Seitenwand-Abstandhalters 340.
    • 3h zeigt ein Gate-Dielektrikum 360, welches auf den FinFETs bereitgestellt ist.
    • 3i zeigt Gate-Elektroden 370, welche auf dem Gate-Dielektrikum 360 bereitgestellt sind.
    • 3j zeigt eine Draufsicht auf die Halbleiterstruktur entlang der Richtung des gestrichelten Doppelpfeils 380, der in 3i abgebildet ist. Ferner weist die Halbleiterstruktur eine Source-Zone 390 und eine Drain-Zone 395 auf.
    • 4a bis 4k zeigen ein beispielhaftes Verfahren zur Herstellung einer FinFET-Halbleiterstruktur.
    • 4a zeigt ein Halbleitersubstrat 400.
    • 4b zeigt eine Ätzstoppschicht 410, welche auf dem Halbleitersubstrat 400 bereitgestellt ist.
    • 4c zeigt eine Halbleiterschicht 420, welche auf der Ätzstoppschicht 410 bereitgestellt ist.
    • 4d zeigt eine pad-Schicht 430, welche auf der Halbleiterschicht 420 bereitgestellt ist.
    • 4e zeigt einen FinFET 440, welcher nach dem Entfernen eines Abschnitts der Halbleiterschicht 430 und eines Abschnitts der pad-Schicht 430 auf der Isolationsschicht-Ätzstoppschicht 420 gebildet worden ist.
    • 4f zeigt die Bildung eines Seitenwand-Abstandhalters 450 auf dem FinFET 440.
    • 4g zeigt die Umwandlung der Ätzstoppschicht 410 in eine isolierende Schicht 460.
    • 4h zeigt die Halbleiterstruktur nach dem Entfernen des Seitenwand-Abstandhalters 450.
    • 4i zeigt ein Gate-Dielektrikum 470, welches auf dem FinFET 440 bereitgestellt ist.
    • 4j zeigt Gate-Elektroden 480, welche auf dem Gate-Dielektrikum 470 bereitgestellt sind.
    • 4k zeigt eine Draufsicht auf die Halbleiterstruktur entlang der Richtung des gestrichelten Doppelpfeils 485, der in 4j abgebildet ist. Ferner weist die Halbleiterstruktur eine Source-Zone 490 und eine Drain-Zone 495 auf.
    • 5a bis 5f zeigen ein weiteres beispielhaftes Verfahren zur Herstellung einer FinFET-Halbleiterstruktur.
    • 5a zeigt eine Halbleiterstruktur, welche einen FinFET 540 mit Seitenwand-Abstandhalter 550 und pad 530 auf einer Ätzstoppschicht 510 aufweist, welche wiederum auf einem Substrat 500 bereitgestellt ist. Der FinFET 540 ist aus einem Halbleiter 520 und dem pad 530 zusammengesetzt. Diese Halbleiterstruktur kann durch die Schritte erhalten werden, die in 3a bis 3e oder 4a bis 4f durchgeführt werden.
    • 5b zeigt das Entfernen eines Abschnitts der Ätzstoppschicht 510 durch vollständiges Entfernen der Ätzstoppschicht 510 zwischen zwei benachbarten FinFETs bis zu dem Substrat 500.
    • 5c zeigt die Umwandlung der verbleibenden Abschnitte der Ätzstoppschicht 510 und eines Abschnitts des Substrats 500 in eine isolierende Zone 570, welche mit nicht umgewandeltem Substrat 500 eine nicht ebene Fläche aufweist.
    • 5d zeigt die Halbleiterstruktur nach dem Entfernen des Seitenwand-Abstandhalters 550.
    • 5e zeigt ein Gate-Dielektrikum 580, welches auf dem FinFET 540 bereitgestellt ist.
    • 5f zeigt Gate-Elektroden 590, welche auf dem Gate-Dielektrikum 580 bereitgestellt sind.
  • BESCHREIBUNG DER BESTEN UND VERSCHIEDENER
  • AUSFÜHRUNGSFORMEN
  • Es versteht sich, dass, wenn ein Element oder eine Schicht als „auf“ einem anderen Element oder einer anderen Schicht angeordnet bezeichnet wird, die Elemente oder Schichten aneinander stoßen. Während sich ein Element oder eine Schicht über einem anderen Element oder einer anderen Schicht befinden kann, ist „auf“ nicht auf ein Element oder eine Schicht begrenzt, das/die sich über dem anderen Element oder der anderen Schicht befindet, sondern es/sie kann sich unter oder an einer Seite des anderen Elements oder der anderen Schicht befinden.
  • In einer bevorzugten Ausführungsform weist die Finne eines FinFET eine Höhe von etwa 5 Nanometer bis etwa 50 Nanometer auf.
  • In einer anderen bevorzugten Ausführungsform ist der FinFET aus der Gruppe ausgewählt, die aus Si, SiGe, Ge und GaAs besteht. Vorzugsweise handelt es sich bei dem FinFET um Si. Insbesondere handelt es sich bei dem Si um massives Si.
  • Typischerweise weist die isolierende Zone eine Dicke von etwa 5 Nanometer bis etwa 200 Nanometer auf. Ebenso typischerweise weist die Finne eine Höhe von etwa 10 Nanometer bis etwa 50 Nanometer auf. Speziell weist die Finne eine Breite von etwa 5 Nanometer bis etwa 30 Nanometer auf.
  • In einer typischen Ausführungsform handelt es sich bei der isolierenden Zone um Siliciumdioxid. In einer anderen typischen Ausführungsform ist eine Bodenzone der isolierenden Zone nicht eben.
  • Typischerweise weist die Halbleiterstruktur ferner ein Gate-Dielektrikum auf der Finne und einen Gate-Leiter auf dem Gate-Dielektrikum auf. Ebenso typischerweise wird vor dem Umwandeln der Ätzstoppschicht in eine isolierende Schicht auf einer Seitenwand der Finne ein Abstandhalter gebildet.
  • Speziell wird auf einerFläche des Substrats vor dem Ätzen der Fläche eine pad-Schicht gebildet, und das Entfernen eines Abschnitts der pad-Schicht und des Substrats während des Ätzens der Fläche zum Bilden der Finne weist das Durchführen eines reaktiven Ionenätzens (Reactive Ion Etching, RIE) auf, um die Finne zu bilden. Ebenso speziell handelt es sich bei der pad-Schicht um ein pad- Nitrid oder ein pad - Oxid.
  • In einer bevorzugten Ausführungsform ist der Abstandhalter ein Nitrid-Abstandhalter. Ferner ist, ebenfalls in einer bevorzugten Ausführungsform, die Ätzstoppschicht innerhalb des Substrats eine Siliciumgermaniumschicht.
  • Auf der Halbleiterschicht vor dem Bilden der Finne wird eine pad-Schicht gebildet; und die pad-Schicht wird strukturiert.
  • Speziell wird auf der Finne vor dem Umwandeln des verbleibenden Abschnitts und des Abschnitts des Substrats ein Seitenwand-Abstandhalter gebildet, und der Seitenwand-Abstandhalter wird nach dem Umwandeln des verbleibenden Abschnitts und des Abschnitts des Substrats entfernt. Ebenso speziell lässt man die Halbleiterschicht auf der Ätzstoppschicht epitaxial anwachsen.
  • In den Zeichnungen zeigt 1 eine Halbleiterstruktur des Standes der Technik von pads 110 auf einem Halbleitersubstrat 100. Die pads werden unter Verwendung einer Maske mit anschließendem Ätzen zum Bilden der Finnen der 2 bereitgestellt, welche eine Halbleiterstruktur des Standes der Technik von FinFETs 220 auf einem Halbleitersubstrat 200 zeigt. Das Ätzverfahren führt jedoch zu hohen Schwankungen aufgrund eines nicht einheitlichen Voranschreitens des Ätzens zwischen den Finnen.
  • 3a bis 3j zeigen ein Verfahren zur Herstellung einer FinFET-Halbleiterstruktur. Speziell zeigt 3a ein Halbleitersubstrat 300, welches als Ausgangspunkt bereitgestellt wird. Zu Beginn wird innerhalb des Halbleitersubstrats 300 eine vergrabene Ätzstoppschicht 310 gebildet. Zum Beispiel wird ein Tracer wie Aluminium, Arsen, Bor, Gallium, Indium, Phosphor, Antimon, Schwefel, Selen, Germanium, Kohlenstoff, Argon, Xenon, Fluor oder eine beliebige Kombination dieser in das Substrat 300 eingebracht (z.B. durch Ionenimplantation), um die Ätzstoppschicht 310 zu bilden. Der Zweck des Tracers ist es entweder, einen Endpunkt des Ätzverfahrens anzuzeigen, typischerweise reaktives Ionenätzen zum Bilden der Finne (Finnen-RIE), oder die Substrateigenschaften so zu modifizieren, dass es dem Ätzen standhält, um eine Ätzstoppschicht zu bilden.
  • Gegebenenfalls kann nach der Implantation ein Temperverfahren durchgeführt werden, um etwaige mit der Implantation verbundene Defekte zu verringern oder zu eliminieren. Somit ist eine Ätzstoppschicht entweder eine Schicht, welche das Ätzen physisch stoppt, oder der Tracer innerhalb der Ätzstoppschicht stellt eine Endpunktspur für das Finnen-RIE bereit.
  • 3c zeigt eine pad-Schicht 320 auf dem Halbleitersubstrat 300. FinFETs enthalten Die Verwendung der pad-Schicht 320 entspricht der erfindungsgemäßen Ausführungsform; die eine pad-Zone, die im folgenden Ätzschritt aus der pad-Schicht 320 abgeleitet wird. Bei der pad-Schicht 320 handelt es sich typischerweise um ein Dielektrikumsmaterial, wie zum Beispiel Siliciumdioxid.
  • 3d zeigt FinFETs 330, welche nach dem Entfernen eines Abschnitts des Halbleitersubstrats 300 und eines Abschnitts der pad-Schicht 320 in einem Ätzschritt auf der Isolationsschicht 310 gebildet worden sind. Die Ätzstoppschicht 310 stellt einen definierten Endpunkt für das Ätzverfahren bereit, welcher ermöglicht, FinFETs einheitlicher Höhe herzustellen, wenn eine Vielzahl von FinFETs gebildet wird.
  • 3e zeigt die Bildung eines erfindungsgemäßen Seitenwand-Abstandhalters 340 auf den FinFETs. Der Seitenwand-Abstandhalter wird nur vorübergehend bereitgestellt, um die Finne während des folgenden Umwandlungsverfahrens zum Umwandeln der Ätzstoppschicht 310 in eine isolierende Schicht 350, zum Beispiel durch thermische Oxidation, zu schützen, wie in 3f gezeigt. Die isolierende Schicht 350 ermöglicht, die Finnen elektrisch von dem Substrat zu isolieren, um die Leistung der Einheit zu erhöhen.
  • Anschließend wird der Seitenwand-Abstandhalter 340 entfernt, wie aus der resultierenden Halbleiterstruktur der 3g zu ersehen ist. Um die fertige Halbleiterstruktur zu erhalten, wird ein Gate-Dielektrikum 360 auf den FinFETs bereitgestellt (3h), und anschließend wird auf dem Gate-Dielektrikum 360 eine Gate-Elektrode 370 bereitgestellt.
  • Das Gate-Dielektrikum 360 kann aus Materialien ausgewählt sein, die auf dem Fachgebiet bekannt sind. Zum Beispiel kann das Gate-Dielektrikum 360 aus SiO2, SiON oder einem High-k-Dielektrikum einer höheren Dielektrizitätskonstante als 4,0 oder Mehrfachschichten daraus ausgewählt sein. Das High-k-Gate-Dielektrikum kann ferner ein Metalloxid oder ein gemischtes Metalloxid umfassen, welches eine Dielektrizitätskonstante aufweist. Einige Beispiele für High-k-Dielektrika, die in der vorliegenden Offenbarung verwendet werden können, umfassen, ohne darauf beschränkt zu sein: HfO2, ZrO2, Al2O3, TiO2, La2O3, SrTiO3, LaAlO3, CeO2, Y2O3 oder Mehrfachschichten daraus.
  • Das Gate-Dielektrikum kann durch ein herkömmliches Abscheidungsverfahren gebildet werden, wie zum Beispiel CVD, PECVD, ALD, metallorganische chemische Abscheidung aus der Gasphase (MOCVD), Verdampfen, reaktives Sputtern, chemische Lösungsabscheidung oder andere ähnliche Abscheidungsverfahren. Alternativ kann das Gate-Dielektrikum durch ein thermisches Verfahren gebildet werden. Die physische Dicke des Gate-Dielektrikums kann variieren, aber typischerweise weist das Gate-Dielektrikum eine Dicke von etwa 0,7 nm bis etwa 100 nm auf, wobei eine Dicke von etwa 1 nm bis etwa 7 nm noch typischer ist.
  • Nach dem Bilden des Gate-Dielektrikums 360 wird die Gate-Elektrode 370 gebildet, wobei ein herkömmliches Abscheidungsverfahren angewendet wird, umfassend zum Beispiel CVD, PECVD, ALD, MOCVD, chemische Lösungsabscheidung, reaktives Sputtern, Plattieren, Verdampfen oder andere ähnliche Abscheidungsverfahren. Bei der Gate-Elektrode 370 kann es sich um ein beliebiges geeignetes leitfähiges Material handeln, wie zum Beispiel dotiertes PolySi, dotiertes SiGe, ein leitfähiges elementares Metall, eine Legierung eines leitfähigen elementaren Metalls, ein Nitrid oder Silicid eines leitfähigen elementaren Metalls oder Mehrfachschichten daraus.
  • 3j zeigt eine Draufsicht auf die Halbleiterstruktur entlang der Richtung des gestrichelten Doppelpfeils 380, der in 3i abgebildet ist. Ferner weist die Halbleiterstruktur eine Source-Zone 390 und eine Drain-Zone 395 auf.
  • 4a bis 4k zeigen ein beispielhaftes Verfahren zur Herstellung einer FinFET-Halbleiterstruktur. Speziell wird ein Halbleitersubstrat 400 als Ausgangspunkt zum Bilden einer FinFET-Halbleiterstruktur bereitgestellt.
  • Zunächst wird auf dem Halbleitersubstrat 400 eine Ätzstoppschicht 410 bereitgestellt. Anschließend wird auf der Ätzstoppschicht 410 eine Halbleiterschicht 420 bereitgestellt. Dementsprechend können das Halbleitersubstrat 400 und die Halbleiterschicht 420 aus demselben Material sein, können aber auch verschieden sein. Danach wird auf der Halbleiterschicht 420 eine pad-Schicht 430 bereitgestellt. Im Unterschied zu dem vorstehend beschriebenen Verfahren ermöglicht dieses Verfahren, eine Ätzstoppschicht durch epitaxiales Anwachsen zu bilden.
  • Danach wird auf der Isolationsschicht-Ätzstoppschicht 420 nach dem Entfernen eines Abschnitts der Halbleiterschicht 430 und eines Abschnitts der pad-Schicht 430 durch Ätzen ein FinFET 440 gebildet. Dieses Verfahren ermöglicht auch, dass das Ätzverfahren fortgesetzt wird, bis ein definierter Endpunkt erreicht worden ist, wodurch sichergestellt wird, dass die FinFETs eine einheitliche Höhe aufweisen.
  • 4f zeigt die Bildung eines Seitenwand-Abstandhalters 450 auf dem FinFET 440. In einem folgenden Umwandlungsschritt wird die Ätzstoppschicht 410 in eine isolierende Schicht 460 umgewandelt. Durch die Gegenwart der Seitenwand-Abstandhalter und den Abstand der Finnen von der resultierenden isolierenden Schicht wird die Diffusion von Verunreinigungen in die Finnen vermieden und deswegen die Leistung der Einheit verbessert. Nach der Umwandlung wird der Seitenwand-Abstandhalter 450 entfernt.
  • Um die fertige Halbleiterstruktur zu erhalten, wird ein Gate-Dielektrikum 470 auf dem FinFET 440 bereitgestellt, und anschließend wird auf dem Gate-Dielektrikum 470 eine Gate-Elektrode 480 bereitgestellt.
  • 4k zeigt eine Draufsicht auf die Halbleiterstruktur entlang der Richtung des gestrichelten Doppelpfeils 485, der in 4j abgebildet ist. Ferner weist die Halbleiterstruktur eine Source-Zone 490 und eine Drain-Zone 495 auf.
  • In 5a bis 5f ist ein weiteres beispielhaftes Verfahren zur Herstellung einer FinFET-Halbleiterstruktur dargestellt. Der Ausgangspunkt ist eine Halbleiterstruktur, welche einen FinFET 540 mit Seitenwand-Abstandhalter 550 und pad 530 auf einer Ätzstoppschicht 510 aufweist, welche wiederum auf einem Substrat 500 bereitgestellt ist. Der FinFET 540 ist aus einem Halbleiter 520 und dem pad 530 zusammengesetzt. Diese Halbleiterstruktur kann durch die Schritte erhalten werden, die in 3a bis 3e oder 4a bis 4f durchgeführt werden.
  • In diesem Fall ist die Entfernung eines Abschnitts der Ätzstoppschicht 510 zwischen zwei benachbarten FinFETs auf dem Substrat 500 vollständig, was zu Finnen führt, welche einen Bodenabschnitt aufweisen, der aus einem anderen Material als die halbleitende Kanalzone in der Mitte der Finne hergestellt ist.
  • Anschließend erfolgt eine Umwandlung der verbleibenden Abschnitte der Ätzstoppschicht 510 und eines Abschnitts des Substrats 500 in eine Isolationszone 570, was zu einer nicht ebenen Grenzfläche der Isolationszone 570 und des nicht umgewandelten Substrats 500 führt.
  • Der Seitenwand-Abstandhalter 550 wird in der fertigen Struktur nicht benötigt und wird vor dem Bereitstellen des Gate-Dielektrikums 580 auf dem FinFET 540 und anschließend der Gate-Elektroden 590 auf dem Gate-Dielektrikum 580 entfernt.

Claims (4)

  1. Verfahren zum Bilden eines Finnen-Feldeffekttransistors (FinFET) auf einem Substrat, in dieser Reihenfolge aufweisend: A: Bereitstellen eines Substrats (300); B: Bilden einer Ätzstoppschicht (310) innerhalb des Substrats; C: Bilden einer pad-Schicht (320) auf einer Fläche des Substrats; D: Ätzen der Fläche des Substrats bis zu der Ätzstoppschicht oder in diese hinein, um eine Finne (330) zu bilden, wobei ein Abschnitt der pad-Schicht während des Ätzens der Fläche zum Bilden der Finne und des Substrats entfernt wird, wobei das Ätzten ein Durchführen eines reaktiven Ionenätzens (RIE) zum Bilden der Finne aufweist; E: Bilden eines Abstandhalters (340) auf einer Seitenwand der Finne; und F: Umwandeln der Ätzstoppschicht in eine isolierende Schicht (350).
  2. Verfahren nach Anspruch 1, wobei es sich bei der pad-Schicht um ein pad-Nitrid oder ein pad-Oxid handelt.
  3. Verfahren nach Anspruch 1, wobei der Abstandhalter ein Nitrid-Abstandhalter ist.
  4. Verfahren nach Anspruch 1, wobei die Ätzstoppschicht innerhalb des Substrats eine Siliciumgermaniumschicht ist.
DE112012002832.5T 2011-07-05 2012-07-03 Verfahren zum Bilden eines massiven FinFETs mit einheitlicher Höhe und Bodenisolierung Active DE112012002832B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/176,456 2011-07-05
US13/176,456 US8697522B2 (en) 2011-07-05 2011-07-05 Bulk finFET with uniform height and bottom isolation
PCT/US2012/045389 WO2013006612A1 (en) 2011-07-05 2012-07-03 Bulk finfet with uniform height and bottom isolation

Publications (2)

Publication Number Publication Date
DE112012002832T5 DE112012002832T5 (de) 2014-04-10
DE112012002832B4 true DE112012002832B4 (de) 2021-08-12

Family

ID=47437408

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012002832.5T Active DE112012002832B4 (de) 2011-07-05 2012-07-03 Verfahren zum Bilden eines massiven FinFETs mit einheitlicher Höhe und Bodenisolierung

Country Status (4)

Country Link
US (1) US8697522B2 (de)
CN (1) CN103650146A (de)
DE (1) DE112012002832B4 (de)
WO (1) WO2013006612A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041158B2 (en) * 2012-02-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming fin field-effect transistors having controlled fin height
US9425212B2 (en) * 2012-06-29 2016-08-23 Intel Corporation Isolated and bulk semiconductor devices formed on a same bulk substrate
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US9412847B2 (en) * 2013-03-11 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned passivation of active regions
US9530654B2 (en) * 2013-04-15 2016-12-27 Globalfoundaries Inc. FINFET fin height control
US9041127B2 (en) 2013-05-14 2015-05-26 International Business Machines Corporation FinFET device technology with LDMOS structures for high voltage operations
US8816428B1 (en) 2013-05-30 2014-08-26 International Business Machines Corporation Multigate device isolation on bulk semiconductors
KR102098893B1 (ko) * 2013-06-26 2020-04-08 인텔 코포레이션 상부 블로킹 층을 가진 자기 정렬 핀을 갖는 비평면 반도체 소자
CN104779163B (zh) * 2014-01-15 2017-09-22 中国科学院微电子研究所 制造半导体器件的方法
CN105092324B (zh) * 2014-05-07 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法
KR102395073B1 (ko) 2015-06-04 2022-05-10 삼성전자주식회사 반도체 소자
CN106549054A (zh) * 2015-09-17 2017-03-29 中国科学院微电子研究所 Fet及其制作方法
CN106549055A (zh) * 2015-09-18 2017-03-29 中国科学院微电子研究所 Fet及其制作方法
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US9627263B1 (en) * 2015-11-30 2017-04-18 International Business Machines Corporation Stop layer through ion implantation for etch stop
US10438972B2 (en) 2016-09-12 2019-10-08 International Business Machines Corporation Sub-fin removal for SOI like isolation with uniform active fin height
US9824934B1 (en) 2016-09-30 2017-11-21 International Business Machines Corporation Shallow trench isolation recess process flow for vertical field effect transistor fabrication
CN108305835A (zh) * 2018-03-19 2018-07-20 中国科学院微电子研究所 一种鳍式晶体管器件的制造方法
US10665514B2 (en) 2018-06-19 2020-05-26 International Business Machines Corporation Controlling active fin height of FinFET device using etch protection layer to prevent recess of isolation layer during gate oxide removal
US10930734B2 (en) 2018-10-30 2021-02-23 International Business Machines Corporation Nanosheet FET bottom isolation
US10825917B1 (en) 2019-04-09 2020-11-03 International Business Machines Corporation Bulk FinFET with fin channel height uniformity and isolation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642090B1 (en) 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
WO2010025083A1 (en) 2008-08-28 2010-03-04 Memc Electronic Materials, Inc. Bulk silicon wafer product useful in the manufacture of three dimensional multigate mosfets
US7871873B2 (en) 2009-03-27 2011-01-18 Global Foundries Inc. Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material
US20110081764A1 (en) 2009-10-07 2011-04-07 Globalfoundries Inc. Methods for forming isolated fin structures on bulk semiconductor material

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960318A (en) * 1995-10-27 1999-09-28 Siemens Aktiengesellschaft Borderless contact etch process with sidewall spacer and selective isotropic etch process
WO2002019396A1 (en) 2000-08-29 2002-03-07 Boise State University Damascene double gated transistors and related manufacturing methods
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6882025B2 (en) 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6919647B2 (en) 2003-07-03 2005-07-19 American Semiconductor, Inc. SRAM cell
US7026196B2 (en) 2003-11-24 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming field effect transistor and structure formed thereby
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US6998684B2 (en) * 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
US7247570B2 (en) 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7230296B2 (en) * 2004-11-08 2007-06-12 International Business Machines Corporation Self-aligned low-k gate cap
US7101763B1 (en) 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
KR100881818B1 (ko) * 2006-09-04 2009-02-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법
EP2037492A1 (de) * 2007-09-11 2009-03-18 S.O.I.Tec Silicon Insulator Technologies Mehrfach-Gate Feldeffekttransistorstruktur und zugehöriges Herstellungsverfahren
US7659157B2 (en) * 2007-09-25 2010-02-09 International Business Machines Corporation Dual metal gate finFETs with single or dual high-K gate dielectric
US7808042B2 (en) * 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US7829466B2 (en) * 2009-02-04 2010-11-09 GlobalFoundries, Inc. Methods for fabricating FinFET structures having different channel lengths

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642090B1 (en) 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
WO2010025083A1 (en) 2008-08-28 2010-03-04 Memc Electronic Materials, Inc. Bulk silicon wafer product useful in the manufacture of three dimensional multigate mosfets
US7871873B2 (en) 2009-03-27 2011-01-18 Global Foundries Inc. Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material
US20110081764A1 (en) 2009-10-07 2011-04-07 Globalfoundries Inc. Methods for forming isolated fin structures on bulk semiconductor material

Also Published As

Publication number Publication date
DE112012002832T5 (de) 2014-04-10
CN103650146A (zh) 2014-03-19
US8697522B2 (en) 2014-04-15
US20130009246A1 (en) 2013-01-10
WO2013006612A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
DE112012002832B4 (de) Verfahren zum Bilden eines massiven FinFETs mit einheitlicher Höhe und Bodenisolierung
DE102015108690B4 (de) Halbleitervorrichtung, die gratstrukturen umfasst, und herstellungsverfahren
DE102017117795B4 (de) Fets und verfahren zu deren herstellung
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE102012217491B4 (de) Transistor, verfahren zur herstellung eines transistors und verfahren zurverringerung der parasitären kapazität in einem multi-gate-feldeffekttransistor
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102015112604B4 (de) Verfahren für die Herstellung eines Halbleiterbauelements
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102015102807B4 (de) Halbleitervorrichtung, die eine halbleiter-platteneinheit umfasst, die eine source und einen drain verbindet
DE102018105996B4 (de) Selektives aufwachsen von schichten zur spaltfüllung von unten nach oben und damit hergestellte vorrichtung
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102021100965A1 (de) Epitaxiale strukturen für halbleitervorrichtungen
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102021213804A1 (de) Halbleiterbauelement mit verspanntem vertikalen kanal, verfahren zum herstellen desselben und elektronische vorrichtung mit demselben
DE102017126881B4 (de) FinFET-Strukturen und Verfahren zu ihrer Ausbildung
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102019119716B4 (de) Isolation von source/drain-regionen zweier multi-gate-transistoren in dichter anordnung
DE102020122407A1 (de) Untere seitliche ausdehnung von kontaktsteckern durch implantierung
DE102020134585A1 (de) Eingebettete stressoren in epitaxie-source/drain-bereichen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES , US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029732000

Ipc: H01L0029760000

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029760000

Ipc: H01L0021336000

R018 Grant decision by examination section/examining division
R020 Patent grant now final