DE102021213804A1 - Halbleiterbauelement mit verspanntem vertikalen kanal, verfahren zum herstellen desselben und elektronische vorrichtung mit demselben - Google Patents

Halbleiterbauelement mit verspanntem vertikalen kanal, verfahren zum herstellen desselben und elektronische vorrichtung mit demselben Download PDF

Info

Publication number
DE102021213804A1
DE102021213804A1 DE102021213804.7A DE102021213804A DE102021213804A1 DE 102021213804 A1 DE102021213804 A1 DE 102021213804A1 DE 102021213804 A DE102021213804 A DE 102021213804A DE 102021213804 A1 DE102021213804 A1 DE 102021213804A1
Authority
DE
Germany
Prior art keywords
layer
gate
channel
vertical channel
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021213804.7A
Other languages
English (en)
Inventor
Huilong Zhu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Publication of DE102021213804A1 publication Critical patent/DE102021213804A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden ein Halbleiterbauelement mit verspanntem vertikalem Kanal, ein Verfahren zu dessen Herstellung und eine elektronische Vorrichtung mit demselben bereitgestellt. Das Verfahren umfasst: Bereitstellen einer vertikalen Kanalschicht auf einem Substrat, wobei die vertikale Kanalschicht von einer ersten Trägerschicht auf einer ersten Seite in einer seitlichen Richtung gehalten wird und von einer zweiten Trägerschicht auf einer zweiten Seite gegenüber der ersten Seite gehalten wird; Ersetzen der ersten Trägerschicht durch einen ersten Gatestapel, während die vertikale Kanalschicht von der zweiten Trägerschicht gehalten wird; und Ersetzen der zweiten Trägerschicht durch einen zweiten Gatestapel, während die vertikale Kanalschicht von dem ersten Gatestapel gehalten wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft ein Gebiet von Halbleitern und insbesondere ein Halbleiterbauelement mit einem verspannten vertikalen Kanalabschnitt, ein Verfahren zum Herstellen des Halbleiterbauelements und eine elektronische Vorrichtung, die das Halbleiterbauelement umfasst.
  • HINTERGRUND
  • Mit der kontinuierlichen Miniaturisierung von Halbleiterbauelementen sind Bauelemente mit verschiedenen Strukturen bzw. Anordnungen, wie beispielsweise Finnen-Feldeffekttransistoren (FinFET), Mehrbrücken-Kanal-Feldeffekttransistoren (MBCFET) usw. vorgeschlagen worden. Jedoch kann ein verbesserter Platzbedarf dieser Vorrichtungen im Hinblick auf die Erhöhung der Integrationsdichte und die Verbesserung der Leistung des Bauelements die Anforderungen aufgrund der Beschränkungen der Bauelementstruktur immer noch nicht erfüllen.
  • Darüber hinaus ist es aufgrund von Prozessschwankungen wie Photolithographie und Ätzen für vertikale Nanoblätter- oder Nanodrahtbauelemente wie Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) schwierig, die Dicke oder den Durchmesser der Nanoblätter oder Nanodrähte zu steuern. Darüber hinaus ist es schwierig, eine Spannung in das vertikale Bauelement einzubringen, um die Leistung des Bauelements weiter zu verbessern.
  • ZUSAMMENFASSUNG
  • Angesichts dessen besteht der Zweck der vorliegenden Offenbarung darin, zumindest ein Halbleiterbauelement mit einem verspannten vertikalen Kanalabschnitt, ein Verfahren zum Herstellen des Halbleiterbauelements und eine elektronische Vorrichtung mit dem Halbleiterbauelement bereitzustellen.
  • Gemäß einer Ausgestaltung der vorliegenden Offenbarung wird ein Halbleiterbauelement bereitgestellt, umfassend: einen vertikalen Kanalabschnitt auf einem Substrat; Source-/Drain-Abschnitte, die jeweils an einem oberen Ende und einem unteren Ende des Kanalabschnitts in Bezug auf das Substrat angeordnet sind; und einen ersten Gatestapel auf einer ersten Seite des Kanalabschnitts in einer seitlichen Richtung und einen zweiten Gatestapel auf einer zweiten Seite des Kanalabschnitts in der seitlichen Richtung, wobei die zweite Seite der ersten Seite gegenüberliegt, wobei eine erste dielektrische Gateschicht in dem ersten Gatestapel teilweise mit einer zweiten dielektrischen Gateschicht in dem zweiten Gatestapel überlappt.
  • Gemäß einer weiteren Ausgestaltung der vorliegenden Offenbarung wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt, umfassend: Bereitstellen einer vertikalen Kanalschicht auf einem Substrat, wobei die vertikale Kanalschicht von einer ersten Trägerschicht auf einer ersten Seite in einer seitlichen Richtung gehalten wird, und von einer zweiten Trägerschicht auf einer der ersten Seite gegenüberliegenden zweiten Seite gehalten wird; Ersetzen der ersten Trägerschicht durch einen ersten Gatestapel, während die vertikale Kanalschicht von der zweiten Trägerschicht gehalten wird; und Ersetzen der zweiten Trägerschicht durch einen zweiten Gatestapel, während die vertikale Kanalschicht von dem ersten Gatestapel gehalten wird.
  • Gemäß einer weiteren Ausgestaltung der vorliegenden Offenbarung wird eine elektronische Vorrichtung bereitgestellt, die das oben beschriebene Halbleiterbauelement umfasst.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung werden jeweils zwei Seiten des Kanalabschnitts bearbeitet. Somit kann der Kanalabschnitt immer von anderen Schichten gehalten werden, so dass verhindert werden kann, dass die Spannung oder Verformung in dem Kanalabschnitt abgebaut bzw. freigesetzt wird, und daher kann die Spannung oder Verformung in dem Kanalabschnitt erhöht werden, um die Leistungsfähigkeit des Bauelements zu verbessern.
  • Figurenliste
  • Durch die folgende Beschreibung von Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen werden die obigen und andere Zielsetzungen, Merkmale und Vorteile der vorliegenden Offenbarung deutlicher. In den beigefügten Zeichnungen zeigen:
    • 1 bis 25(b) zeigen schematisch einige Schritte in einem Prozess zum Herstellen eines Halbleiterbauelements gemäß den Ausführungsformen der vorliegenden Offenbarung, wobei:
    • 5(a), 6(a), 18(a), 21(a), 22(a), 23 (a) Draufsichten zeigen;
    • 1 bis 4, 5(b), 6(b), 7-9, 10(a), 10(b), 11-13, 14(a), 14(b), 15(a), 16, 17, 18(b), 19(a), 20, 21(b), 22(b), 23(b), 24(a), 25(a), 25(b) Schnittdarstellungen entlang der Linie AA' zeigen;
    • 6(c) eine Schnittdarstellung entlang der Linie BB' zeigt;
    • 5(c) und 6(d) Schnittdarstellungen entlang der Linie CC' zeigen;
    • 15(b), 18(c), 19(b), 23(c), 24(b) Schnittdarstellungen entlang der Linie DD' in entsprechenden Schnittdarstellungen zeigen.
  • In den Zeichnungen bezeichnen dieselben oder ähnliche Bezugszeichen dieselben oder ähnliche Komponenten.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden die Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die Zeichnungen beschrieben. Es versteht sich jedoch, dass diese Beschreibungen nur beispielhaft sind und den Umfang der vorliegenden Offenbarung nicht einschränken sollen. Darüber hinaus werden in der folgenden Beschreibung Beschreibungen bekannter Strukturen bzw. Anordnungen und Technologien weggelassen, um das Konzept der vorliegenden Offenbarung nicht unnötig unklar zu machen.
  • In den beigefügten Zeichnungen sind verschiedene schematische Strukturdiagramme gemäß den Ausführungsformen der vorliegenden Offenbarung gezeigt. Diese Zeichnungen sind nicht maßstabsgetreu, einige Details sind vergrößert und einige Details können aus Gründen der Klarheit der Darstellung weggelassen werden. Die in den Zeichnungen gezeigten Formen verschiedener Bereiche und Schichten sowie die relative Größe und Positionsbeziehung zwischen ihnen sind nur beispielhaft. In der Praxis kann es aufgrund von Fertigungstoleranzen oder technischen Einschränkungen zu Abweichungen kommen. Bereiche/Schichten mit unterschiedlichen Formen, Größen und relativen Positionen können von einem Fachmann gemäß den tatsächlichen Bedürfnissen ausgeführt werden.
  • In dem Kontext der vorliegenden Offenbarung kann, wenn eine Schicht/ein Element als „auf“ einer anderen Schicht/einem anderen Element bezeichnet wird, die Schicht/das Element direkt auf der anderen Schicht/dem anderen Element sein, oder es kann eine dazwischenliegende Ebene/Komponente vorhanden sein. Wenn sich eine Schicht/ein Element „auf“ einer anderen Schicht/einem anderen Element in einer Orientierung befindet, kann sich die Schicht/das Element darüber hinaus „unter“ der anderen Schicht/dem anderen Element befinden, wenn die Orientierung umgekehrt wird.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung wird ein vertikales Halbleiterbauelement mit einem aktiven Bereich bereitgestellt, der vertikal auf einem Substrat angeordnet ist (zum Beispiel in einer Richtung, die im Wesentlichen senkrecht zu einer Oberfläche des Substrats verläuft). Ein Kanalabschnitt kann ein vertikales Nanoblatt oder ein vertikaler Nanodraht sein, wie etwa ein gekrümmtes Nanoblatt oder ein gekrümmter Nanodraht mit einem C-förmigen Querschnitt (beispielsweise einem Querschnitt senkrecht zu der Oberfläche des Substrats), so dass diese Vorrichtung als C-Kanal-Feldeffekttransistor (C-Kanal-FET oder CCFET) bezeichnet werden kann. Wie unten beschrieben wird, kann das Nanoblatt oder der Nanodraht durch epitaktisches Aufwachsen gebildet werden und kann demzufolge ein einziges Stück sein und kann eine im Wesentlichen gleichmäßige Dicke aufweisen. Der Kanalabschnitt kann Verformung oder Spannung in einer vertikalen Richtung aufweisen. Aufgrund dieser Verformung unterscheidet sich eine Gitterkonstante eines Materials des Kanalabschnitts von einer Gitterkonstante dieses Materials ohne Verformung.
  • Das Halbleiterbauelement kann ferner Source-/Drain-Abschnitte umfassen, die jeweils an dem oberen und unteren Ende des Kanalabschnitts vorgesehen sind. Die Abmessungen der Source-/Drain-Abschnitte in einer seitlichen Richtung relativ zu dem Substrat können größer sein als eine Abmessung des Kanalabschnitts in der entsprechenden Richtung, um sicherzustellen, dass das obere und das untere Ende des Kanalabschnitts mit den Source-/Drain-Abschnitten verbunden sind. Die Source-/Drain-Abschnitte können eine bestimmte Dotierung aufweisen. Beispielsweise können die Source/Drain-Abschnitte für ein p-Typ-Bauelement eine p-Typ-Dotierung aufweisen; für ein n-Typ- Bauelement können die Source/Drain-Abschnitte eine n-Typ-Dotierung aufweisen. Der Kanalabschnitt kann eine bestimmte Dotierung aufweisen, um eine Schwellenspannung des Bauelements einzustellen. Alternativ kann das Halbleiterbauelement ein übergangsloses Bauelement sein, bei dem der Kanalabschnitt und die Source/Drain-Abschnitte eine Dotierung des gleichen Leitfähigkeitstyps aufweisen können. Alternativ kann das Halbleiterbauelement ein Tunnelbauelement sein, bei dem die Source/Drain-Abschnitte an zwei Enden des Kanalabschnitts zueinander entgegengesetzte Dotierungstypen aufweisen können.
  • Die Source-/Drain-Abschnitte können in einer entsprechenden Halbleiterschicht vorgesehen werden. Zum Beispiel können die Source-/Drain-Abschnitte ein dotierter Bereich in der entsprechenden Halbleiterschicht sein. Die Source-/Drain-Abschnitte können ein Teil oder ein Ganzes der entsprechenden Halbleiterschicht sein. In einem Fall, dass die Source-/Drain-Abschnitte ein Teil der entsprechenden Halbleiterschicht sind, kann eine Dotierungskonzentrationsgrenzfläche zwischen den Source-/Drain-Abschnitten und einem verbleibenden Abschnitt der entsprechenden Halbleiterschicht vorhanden sein. Wie unten beschrieben wird, können die Source-/Drain-Abschnitte durch Diffusionsdotierung gebildet werden. In diesem Fall kann sich die Dotierungskonzentrationsgrenzfläche im Wesentlichen in einer vertikalen Richtung relativ zu dem Substrat befinden.
  • Der Kanalabschnitt kann ein einkristallines Halbleitermaterial umfassen. Die Source-/Drain-Abschnitte oder die Halbleiterschicht, auf der sie gebildet sind, können auch ein einkristallines Halbleitermaterial umfassen. Zum Beispiel können der Kanalabschnitt und die Source/Drain-Abschnitte durch epitaktisches Aufwachsen gebildet werden.
  • Das Halbleiterbauelement kann ferner einen Gatestapel umfassen, der an einem Außenumfang des Kanalabschnitts angeordnet ist, und der Gatestapel kann den Außenumfang des Kanalabschnitts umgeben. Demzufolge kann das Halbleiterbauelement gemäß der Ausführungsform der vorliegenden Offenbarung ein Bauelement mit umgebendem Gate sein. Gemäß einer Ausführungsform der vorliegenden Offenbarung kann der Gatestapel auf den Kanalabschnitt selbstausrichtend sein. Zum Beispiel kann zumindest ein Teil des Gatestapels nahe dem Kanalabschnitt im Wesentlichen koplanar mit dem Kanalabschnitt sein, zum Beispiel sind der Teil des Gatestapels und eine obere Fläche und/oder eine untere Fläche des Kanalabschnitts im Wesentlichen koplanar zueinander.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung können Gatestapel auf gegenüberliegenden Seiten des Kanalabschnitts separat gebildet werden. Somit können sich jeweilige dielektrische Gateschichten der separat gebildeten Gatestapel teilweise überlappen. Darüber hinaus können jeweilige Gateleiterschichten der separat gebildeten Gatestapel miteinander verbunden werden.
  • Ein solches Halbleiterbauelement kann beispielsweise wie folgt hergestellt werden.
  • Gemäß den Ausführungsformen kann eine vertikale Kanalschicht auf dem Substrat bereitgestellt werden. Das Vorsehen der vertikalen Kanalschicht kann von einer (vertikalen) Seitenwand einer Opferschicht abhängen, beispielsweise durch epitaktisches Aufwachsen auf der Seitenwand der Opferschicht. Auf gegenüberliegenden Seiten der Kanalschicht in der seitlichen Richtung können jeweils Trägerschichten vorgesehen sein. Beispielsweise kann die Opferschicht selbst oder eine Positionshalteschicht, die die Opferschicht ersetzt, eine der Trägerschichten sein.
  • Beim Bilden des Gatestapels können die gegenüberliegenden Seiten der Kanalschicht in der seitlichen Richtung jeweils bearbeitet werden. Beispielsweise ist es möglich, die Trägerschicht auf der einen Seite durch einen ersten Gatestapel zu ersetzen, während sie auf der anderen Seite von der Trägerschicht gehalten wird; dann, während die Seite durch den ersten Gatestapel gehalten wird, wird die Trägerschicht auf der anderen Seite durch einen zweiten Gatestapel ersetzt. Dies kann ein Spannungsabbau in der Kanalschicht unterdrücken. Zum Zwecke der Selbstausrichtung kann die an der Seitenwand der Opferschicht gebildete Kanalschicht relativ zu der oberen und unteren Materialschicht ausgespart bzw. vertieft sein, und der erste Gatestapel und der zweite Gatestapel können in die Ausnehmungen eingebettet werden.
  • Gemäß den Ausführungsformen kann ein Stapel aus einer ersten Materialschicht, einer zweiten Materialschicht (der zuvor erwähnten Opferschicht) und einer dritten Materialschicht auf dem Substrat bereitgestellt werden. Die erste Materialschicht kann eine Position eines unteren Endes der Source-/Drain-Abschnitte definieren, die zweite Materialschicht kann eine Position des Gatestapels definieren und die dritte Materialschicht kann eine Position eines oberen Endes der Source-/Drain-Abschnitte definieren. Die erste Materialschicht kann durch das Substrat wie den oberen Teil des Substrats hindurch bereitgestellt werden, und die zweite Materialschicht und die dritte Materialschicht können nacheinander auf der ersten Materialschicht beispielsweise durch epitaktisches Aufwachsen gebildet werden. Alternativ können die erste Materialschicht, die zweite Materialschicht und die dritte Materialschicht nacheinander auf dem Substrat beispielsweise durch epitaktisches Aufwachsen gebildet werden. Die erste Materialschicht und die dritte Materialschicht können in situ dotiert werden, während sie epitaktisch aufgewachsen werden, um darin die Source-/Drain-Abschnitte zu bilden.
  • Auf der Grundlage des Stapels kann ein Halbleiterbauelement hergestellt werden. Der Stapel kann einander gegenüberliegende erste und zweite Seiten und einander gegenüberliegende dritte und vierte Seiten umfassen. Zum Beispiel kann der Stapel viereckig sein, wie beispielsweise ein Rechteck oder ein Quadrat in einer Draufsicht.
  • Um eine Gatelänge besser zu definieren oder einen selbstjustierten Gatestapel zu bilden, kann durch das selektive Ätzen eine Seitenwand der zweiten Materialschicht auf einer ersten Seite seitlich relativ zu Seitenwänden der ersten Materialschicht und der dritten Materialschicht ausgespart bzw. zurückversetzt werden, um einen vertieften Abschnitt zu bilden. Der vertiefte Abschnitt kann eine gekrümmte Oberfläche aufweisen, die zu einer Innenseite des Stapels vertieft ist. Beim Bilden des vertieften Abschnitts können andere Seitenwände des Stapels, insbesondere eine Seitenwand auf der zweiten Seite gegenüber der ersten Seite, durch ein Abschirmmaterial abgeschirmt werden.
  • Eine Kanalschicht kann auf einer Oberfläche des vertieften Abschnitts gebildet werden. Zum Beispiel kann eine erste aktive Schicht durch epitaktisches Aufwachsen auf einer freigelegten Oberfläche des Stapels gebildet werden, und ein Teil der ersten aktiven Schicht, der sich auf der Oberfläche des vertieften Abschnitts befindet, kann als ein Kanalabschnitt verwendet werden (kann auch als „Kanalschicht“ bezeichnet werden). Eine Gitterkonstante eines Materials der Kanalschicht ohne Verformung kann sich von einer Gitterkonstante eines Materials der zweiten Materialschicht ohne Verformung unterscheiden, so dass Spannungen oder Verformungen in der Kanalschicht erzeugt werden können. Die Positionshalteschicht kann in dem vertieften Abschnitt gebildet sein, in dem die Kanalschicht auf der Oberfläche gebildet ist.
  • Vor einem Bilden des vertieften Abschnitts auf der ersten Seite ist es auch möglich, in ähnlicher Weise vertiefte Abschnitte auf der dritten Seite und der vierten Seite zu bilden und darin Positionshalteschichten zu bilden. Dies hilft, die Morphologie und die Kontrolle bzw. Steuerung der Abmessungen der Kanalschicht zu verbessern.
  • Diese Positionshalteschichten können dann durch Gatestapel (als erste Gatestapel bezeichnet) ersetzt werden. Beim Bilden des ersten Gatestapels kann die Kanalschicht durch die zweite Materialschicht gehalten werden, so dass ein Spannungsabbau darin unterdrückt werden kann.
  • Danach kann die zweite Materialschicht von der zweiten Seite entfernt werden und ein Gatestapel (als zweiter Gatestapel bezeichnet) darin gebildet werden. Beim Entfernen der zweiten Materialschicht wird die Kanalschicht durch den ersten Gatestapel gehalten, so dass der Spannungsabbau darin unterdrückt werden kann.
  • Alternativ kann die zweite Materialschicht zuerst von der zweiten Seite entfernt werden und eine andere Positionshalteschicht kann in einem so erhaltenen vertieften Abschnitt gebildet werden. Demzufolge können die Positionshalteschicht und die andere Positionshalteschicht jeweils auf gegenüberliegenden Seiten der Kanalschicht bereitgestellt werden. Aufgrund des Vorhandenseins der Positionshalteschichten können die Source-/Drain-Abschnitte leicht bearbeitet werden. Danach können die Positionshalteschicht und die andere Positionshalteschicht jeweils durch Gatestapel ersetzt werden.
  • Gemäß anderen Ausführungsformen kann ein Stapel aus der ersten Materialschicht, der zweiten Materialschicht und der dritten Materialschicht zu einer Rippenstruktur strukturiert werden. Die Rippenstruktur kann einander gegenüberliegende erste und zweite Seiten und einander gegenüberliegende dritte und vierte Seiten umfassen. Beispielsweise kann die Rippenstruktur in einer Draufsicht eine viereckige Form aufweisen, wie beispielsweise ein Rechteck oder ein Quadrat. Der Kanalabschnitt kann an einem Paar gegenüberliegender Seitenwände (beispielsweise der ersten Seite und der zweiten Seite) der Rippenstruktur gebildet sein.
  • Um anschließend den Gatestapel zu bilden, der den Kanalabschnitt umgibt, kann ein Raum zum Bilden des Gatestapels auf der dritten Seite und der vierten Seite der Rippenstruktur definiert werden. Beispielsweise kann die Seitenwand der zweiten Materialschicht seitlich relativ zu den Seitenwänden der ersten Materialschicht und der dritten Materialschicht auf der dritten Seite und der vierten Seite der Rippenstruktur vertieft sein, wodurch ein erster vertiefter Abschnitt definiert wird. Der erste vertiefte Abschnitt kann eine gekrümmte Oberfläche aufweisen, die zu einer Innenseite der Rippenstruktur vertieft ist. Die erste Positionshalteschicht kann in dem ersten vertieften Abschnitt gebildet werden.
  • In ähnlicher Weise kann die Seitenwand der zweiten Materialschicht seitlich relativ zu den Seitenwänden der ersten Materialschicht und der dritten Materialschicht auf der ersten Seite und der zweiten Seite der Rippenstruktur vertieft sein, wodurch ein zweiter vertiefter Abschnitt definiert wird, um einen Raum für den Gatestapel zu definieren. Der zweite vertiefte Abschnitt kann eine gekrümmte Oberfläche aufweisen, die zu der Innenseite der Rippenstruktur hin vertieft ist. Der Kanalabschnitt kann auf einer Oberfläche des zweiten vertieften Abschnitts gebildet werden. Zum Beispiel kann die erste aktive Schicht durch epitaktisches Aufwachsen auf einer freigelegten Oberfläche der Rippenstruktur gebildet werden, und ein Teil der ersten aktiven Schicht, der sich auf der Oberfläche des zweiten vertieften Abschnitts befindet, kann als der Kanalabschnitt verwendet werden (auch als eine Kanalschicht bezeichnet). Ein Bauelement kann auf der Grundlage der ersten aktiven Schicht auf jeder der Seitenwände der ersten Seite und der zweiten Seite der Rippenstruktur gebildet werden. Somit können auf der Grundlage einer einzelnen Rippenstruktur zwei einander gegenüberliegende Bauelemente gebildet werden.
  • Nachdem der zweite vertiefte Abschnitt definiert ist und bevor die erste aktive Schicht gebildet wird, kann die freigelegte Oberfläche der Rippenstruktur um einen bestimmten Betrag, beispielsweise im Wesentlichen um eine Dicke der zu bildenden ersten aktiven Schicht, zurückgeätzt werden. Dies trägt dazu bei, um sicherzustellen, dass der nachfolgend gebildete Gatestapel auf gegenüberliegenden Seiten des Kanalabschnitts im Wesentlichen gleiche Gatelängen aufweist.
  • Die Source-/Drain-Abschnitte können in der ersten Materialschicht und der dritten Materialschicht gebildet werden. Zum Beispiel können die Source-/Drain-Abschnitte durch Dotieren der ersten Materialschicht und der dritten Materialschicht gebildet werden (insbesondere in dem Fall, dass sie nicht dotiert sind, wenn sie gebildet werden). Dieses Dotieren kann durch eine Festphasen-Dotierstoffquellenschicht erreicht werden. Eine zweite Positionshalteschicht kann in dem zweiten vertieften Abschnitt gebildet werden, in dem die Kanalschicht auf der Oberfläche gebildet ist, um zu verhindern, dass der Dotierstoff in den Kanalabschnitt diffundiert.
  • Die erste Positionshalteschicht und die zweite Positionshalteschicht können entfernt werden und der erste Gatestapel kann gebildet werden.
  • Eine Öffnung kann in der Rippenstruktur gebildet werden, um die aktiven Bereiche der beiden Bauelemente zu trennen. Die Öffnung kann sich auch im Wesentlichen entlang der Seitenwände der ersten Seite oder der zweiten Seite der Rippenstruktur erstrecken, so dass die Rippenstruktur auf der ersten Seite und der zweiten Seite in zwei Teile geteilt ist und die beiden Teile ihre jeweiligen Kanäle aufweisen. Die zweite Materialschicht kann durch die Öffnung entfernt werden und ein zweiter Gatestapel kann gebildet werden. Der erste Gatestapel und der zweite Gatestapel können miteinander verbunden werden, um den Kanalabschnitt zu umgeben.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung werden die Dicke der Nanoblätter oder Nanodrähte, die als der Kanalabschnitt verwendet werden, und die Gatelänge hauptsächlich durch epitaktisches Aufwachsen und nicht durch Ätzen oder Photolithographie bestimmt, so dass es möglich ist, eine gute Kanalabmessung/-dicke und Steuerung der Gatelänge zu bekommen.
  • Die vorliegende Offenbarung kann in verschiedenen Formen dargestellt werden, von denen einige Beispiele unten beschrieben werden. In der folgenden Beschreibung handelt es sich um eine Auswahl verschiedener Materialien. Zusätzlich zu den Funktionen (beispielsweise werden Halbleitermaterialien verwendet, um den aktiven Bereich zu bilden, und dielektrische Materialien werden verwendet, um eine elektrische Isolierung zu bilden) wird bei der Materialauswahl auch die Ätzselektivität berücksichtigt. In der folgenden Beschreibung kann die erforderliche Ätzselektivität angegeben sein oder nicht. Es sollte dem Fachmann klar sein, dass, wenn unten erwähnt wird, dass eine bestimmte Materialschicht geätzt wird, wenn nicht erwähnt wird, dass andere Schichten auch geätzt werden oder die Zeichnungen nicht zeigen, dass andere Schichten auch geätzt werden, dann dieses Ätzen selektiv sein kein, und die Materialschicht eine Ätzselektivität relativ zu anderen Schichten aufweisen kann, die demselben Ätzrezept ausgesetzt wurden.
  • 1 bis 25(b) zeigen schematisch einige Schritte in einem Prozess zum Herstellen eines Halbleiterbauelements gemäß den Ausführungsformen der vorliegenden Offenbarung.
  • Wie in 1 gezeigt, wird ein Substrat 1001 bereitgestellt (von dem ein oberer Teil die oben erwähnte erste Materialschicht bilden kann). Das Substrat 1001 kann ein Substrat verschiedener Formen sein, einschließlich, aber nicht beschränkt auf ein Grundmaterial-Halbleitersubstrat, wie beispielsweise ein Si-Grundsubstrat, ein Halbleiter-auf-Isolator- (Semiconductor-on-Insulator - SOI) Substrat, ein Verbindungshalbleitersubstrat, wie beispielsweise ein SiGe-Substrat, und dergleichen. In der folgenden Beschreibung wird der Einfachheit halber ein Si-Grundsubstrat als ein Beschreibungsbeispiel verwendet. Hier wird ein Siliziumwafer als Substrat 1001 bereitgestellt.
  • Ein Wannenbereich kann in dem Substrat 1001 gebildet werden. Wenn ein p-Typ-Bauelement gebildet werden soll, kann der Wannenbereich eine Wanne vom n-Typ sein; wenn ein n-Typ-Bauelement gebildet werden soll, kann der Wannenbereich eine Wanne vom p-Typ sein. Der Wannenbereich kann beispielsweise durch Injizieren von Dotiermitteln des entsprechenden Leitfähigkeitstyps (p-Typ-Dotierstoffe wie B oder In oder n-Typ-Dotierstoffe wie As oder P) in das Substrat 1001 und anschließendes thermisches Tempern gebildet werden. Es gibt im Stand der Technik viele Möglichkeiten, einen solchen Wannenbereich bereitzustellen, die hier nicht wiederholt werden.
  • Eine zweite Materialschicht 1003 und eine dritte Materialschicht 1005 können auf dem Substrat 1001 beispielsweise durch epitaktisches Aufwachsen gebildet werden. Die zweite Materialschicht 1003 kann verwendet werden, um eine Position des Gatestapels zu definieren, und eine Dicke der zweiten Materialschicht liegt in einem Bereich von beispielsweise ungefähr 20 nm bis 50 nm. Die dritte Materialschicht 1005 kann verwendet werden, um eine Position eines oberen Endes von Source-/Drain-Abschnitten zu definieren, und eine Dicke der dritten Materialschicht liegt in einem Bereich von beispielsweise ungefähr 20 nm bis 200 nm.
  • Das Substrat 1001 und benachbarte der oben erwähnten Schichten, die auf dem Substrat 1001 gebildet sind, können eine Ätzselektivität in Bezug zueinander aufweisen. Falls das Substrat 1001 beispielsweise ein Siliziumwafer ist, kann die zweite Materialschicht 1003 SiGe umfassen (beispielsweise beträgt ein Atomprozentsatz von Ge ungefähr 10% bis 30%) und die dritte Materialschicht 1005 kann Si umfassen.
  • Laterale Richtungen x, z und eine vertikale Richtung y sind in 1 schematisch dargestellt. Die x- und z-Richtung können innerhalb einer oberen Oberfläche bzw. Oberseite des Substrats 1001 liegen und können senkrecht zueinander sein; die y-Richtung kann im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats 1001 sein. Da die obere Seite nicht eingeschränkt ist, können Spannungen der zweiten Materialschicht 1003 in der y-Richtung abgebaut werden.
  • Gemäß den Ausführungsformen wird eine Abstandshalter-Grafikübertragungstechnologie bei der folgenden Strukturierung verwendet. Um den Abstandshalter zu bilden, kann ein Dorn geformt werden. Wie beispielsweise in 2 gezeigt, kann eine Schicht 1011, die für einen Dorn verwendet wird, auf der dritten Materialschicht 1005 beispielsweise durch Abscheidung gebildet werden. Beispielsweise kann die für den Dorn verwendete Schicht 1011 amorphes Silizium oder Polysilizium mit einer Dicke im Bereich von etwa 50 nm bis 150 nm umfassen. Darüber hinaus kann zur besseren Ätzsteuerung zuerst eine Ätzstoppschicht 1009 beispielsweise durch Abscheidung gebildet werden. Zum Beispiel kann die Ätzstoppschicht 1009 Oxid (zum Beispiel Siliziumoxid) mit einer Dicke im Bereich von ungefähr 1 nm bis 10 nm umfassen.
  • Auf der Schicht 1011, die für den Dorn verwendet wird, kann beispielsweise durch Abscheidung eine Hartmaskenschicht 1013 gebildet werden. Zum Beispiel kann die Hartmaskenschicht 1013 Nitrid (zum Beispiel Siliziumnitrid) mit einer Dicke im Bereich von ungefähr 30 nm bis 100 nm umfassen.
  • Die für den Dorn verwendete Schicht 1011 kann zu einem Dorn gemustert bzw. strukturiert werden.
  • Wie beispielsweise in 3 gezeigt, kann ein Photolack 1007 auf der Hartmaskenschicht 1013 gebildet und durch Photolithographie derart strukturiert werden, dass er ein Streifen ist, der sich in eine erste Richtung erstreckt (eine Richtung senkrecht zu der Papierebene von 3, wie etwa die oben erwähnte z-Richtung). Der Photolack 1007 kann als Ätzmaske verwendet werden, und die Hartmaskenschicht 1013 und die Schicht 1011, die für den Dorn verwendet wird, können beispielsweise durch reaktives Ionenätzen (reactive ion etching - RIE) selektiv geätzt werden, und ein Muster des Photolacks wird auf die Hartmaskenschicht 1013 und die für den Dorn verwendete Schicht 1011 übertragen. RIE kann in einer im Wesentlichen vertikalen Richtung durchgeführt werden und kann an der Ätzstoppschicht 1009 stoppen. Danach kann der Photolack 1007 entfernt werden.
  • Wie in 4 gezeigt, kann ein Abstandshalter (Spacer) 1017 an zwei gegenüberliegenden Seitenwänden des Dorns in einer zweiten Richtung (einer horizontalen Richtung in der Papierebene von 4, wie der oben erwähnten x-Richtung) gebildet werden, die die erste Richtung (zum Beispiel senkrecht dazu) schneidet. Zum Beispiel kann eine Nitridschicht mit einer Dicke im Bereich von etwa 10 nm bis 100 nm im Wesentlichen konform abgeschieden werden, und dann kann die abgeschiedene Nitridschicht in vertikaler Richtung anisotrop geätzt werden, wie etwa durch RIE (was in einer im Wesentlichen vertikalen Richtung durchgeführt werden kann und an der Ätzstoppschicht 1009 stoppen kann), um ihren seitlichen Verlängerungsteil zu entfernen und ihren vertikalen Ausdehnungsteil zu belassen, um den Abstandshalter 1017 zu erhalten. Der Abstandshalter 1017 kann dann verwendet werden, um die Position des aktiven Bereichs des Bauelements zu definieren.
  • Der wie oben beschrieben gebildete Dorn und der an seinen Seitenwänden gebildete Abstandshalter 1017 erstrecken sich in der ersten Richtung (z-Richtung). Es ist möglich, deren Bereich in der ersten Richtung zu definieren und somit einen Bereich des aktiven Bereichs des Bauelements in der ersten Richtung zu definieren.
  • Wie in den 5(a) bis 5(c) gezeigt, kann ein Photolack 1015 auf der in 4 gezeigten Struktur gebildet und durch Photolithographie strukturiert bzw. gemustert werden, um einen bestimmten Bereich in der ersten Richtung (z-Richtung) einzunehmen, zum Beispiel zu einem Streifen gebildet, der sich in einer zweiten Richtung (x-Richtung) senkrecht zu der ersten Richtung erstreckt. Der Photolack 1015 kann als Ätzmaske verwendet werden, und die darunter liegenden Schichten können nacheinander beispielsweise durch RIE geätzt werden. Das Ätzen kann in das Substrat 1001 durchgeführt werden, insbesondere in den Wannenbereich darin, um eine Nut bzw. Rille in dem Substrat 1001 zu bilden. Anschließend kann in der gebildeten Nut eine Isolierung wie beispielsweise eine flache Grabenisolation (shallow trench isolation - STI) gebildet werden. Danach kann der Photolack 1015 entfernt werden.
  • Wie in 5(c) gezeigt, sind Seitenwände der zweiten Materialschicht 1003 in der ersten Richtung (z-Richtung) momentan nach außen freigelegt.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung kann ein Raum für den Gatestapel an zwei Enden der zweiten Materialschicht in der ersten Richtung (z-Richtung) verbleiben, um den Gatestapel zu bilden, der den Kanalabschnitt umgibt.
  • Wie in den 6(a) bis 6(d) gezeigt, kann die zweite Materialschicht 1003 selektiv geätzt werden, so dass ihre Seitenwände in der ersten Richtung (z-Richtung) relativ vertieft sind. Um eine Ätzmenge besser zu steuern, kann Atomschichtätzen (atomic layer etching - ALE) verwendet werden. Beispielsweise kann die Ätzmenge in einem Bereich von etwa 5 nm bis 20 nm liegen. Abhängig von den Eigenschaften des Ätzens, beispielsweise der Ätzselektivität der zweiten Materialschicht 1003 relativ zu dem Substrat 1001 und der dritten Materialschicht 1005, können die Seitenwände der zweiten Materialschicht 1003 nach dem Ätzen unterschiedliche Formen aufweisen. 6(d) zeigt, dass die Seitenwände der zweiten Materialschicht 1003 nach dem Ätzen eine nach innen vertiefte C-Form aufweisen. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Wenn beispielsweise die Ätzselektivität gut ist, können die Seitenwände der zweiten Materialschicht 1003 nach dem Ätzen fast vertikal sein. Das Ätzen kann isotrop sein, insbesondere wenn eine größere Ätzmenge erforderlich ist. In die so gebildete Vertiefung kann ein dielektrisches Material eingefüllt werden, um den Raum des Gatestapels zu definieren. Dieses Füllen kann durch Abscheidung und anschließendes Rückätzen erfolgen. Zum Beispiel kann ein dielektrisches Material wie SiC, das ausreicht, um die Vertiefung zu füllen, auf dem Substrat abgeschieden werden, und dann kann das abgeschiedene dielektrische Material beispielsweise durch RIE zurückgeätzt werden. Auf diese Weise kann das dielektrische Material außerhalb des durch die Hartmaskenschicht 1013 und den Abstandshalter 1017 definierten Bereichs entfernt werden, und das dielektrische Material wird in der oben erwähnten Vertiefung belassen, um eine erste Positionshalteschicht 1019 zu bilden.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung kann auch eine Schutzschicht 1021 auf dem Substrat 1001 gebildet werden. Zum Beispiel kann eine Oxidschicht auf dem Substrat 1001 durch Abscheidung gebildet werden, und die abgeschiedene Oxidschicht kann planarisiert werden, wie beispielsweise durch chemisch-mechanisches Polieren (CMP) (CMP kann an der Hartmaskenschicht 1013 stoppen) und dann zurückgeätzt werden, um eine Schutzschicht 1021 zu bilden. Die Schutzschicht 1021 kann sich in der Nut des Substrats 1001 befinden, und eine obere Oberfläche der Schutzschicht 1021 ist niedriger als die obere Oberfläche des Substrats 1001. Darüber hinaus kann während des Rückätzprozesses auch ein freigelegter Teil der Ätzstoppschicht 1009 (umfasst in diesem Beispiel auch Oxid) auch geätzt werden. Gemäß anderen Ausführungsformen kann der Vorgang eines Bildens der Schutzschicht 1021 vor dem Vorgang (einschließlich Vertiefen und Füllen) eines Bildens der ersten Positionshalteschicht 1019 durchgeführt werden.
  • Die Schutzschicht 1021 kann die Oberfläche des Substrats 1001 schützen. In diesem Beispiel wird beispielsweise zuerst der Bereich des aktiven Bereichs in der ersten Richtung (z-Richtung) definiert. Dann wird der Bereich des aktiven Bereichs in der zweiten Richtung (x-Richtung) definiert. Die Schutzschicht 1021 kann auch ein Beeinflussen der Oberfläche (siehe 5(c)) der Nut in dem Substrat vermeiden, die gegenwärtig zu der Außenseite freigelegt ist, wenn der Bereich in der zweiten Richtung (x-Richtung) definiert wird. Falls unterschiedliche Arten von Wannenbereichen in dem Substrat 1001 gebildet werden, kann die Schutzschicht 1021 außerdem pn-Übergänge zwischen den unterschiedlichen Arten von Wannenbereichen vor Beschädigung durch Ätzen schützen (zum Beispiel Rückätzen beim Bilden der ersten Positionshalteschicht 1019).
  • Wie in 7 gezeigt, können die Hartmaskenschicht 1013 und der Abstandshalter 1017 verwendet werden, um die dritte Materialschicht 1005, die zweite Materialschicht 1003 und den oberen Teil des Substrats 1001 (die erste Materialschicht) in eine Rippenstruktur zu strukturieren (ein Bereich der Rippenstruktur ist durch die obige Verarbeitung in der ersten Richtung definiert worden). Beispielsweise können die Hartmaskenschicht 1013 und der Abstandshalter 1017 als Ätzmaske verwendet werden, und jede Schicht wird nacheinander beispielsweise durch RIE geätzt, um das Muster auf die darunter liegende Schicht zu übertragen. Somit können der obere Teil des Substrats 1001, die zweite Materialschicht 1003 und die dritte Materialschicht 1005 die Rippenstruktur bilden. Wie oben beschrieben kann das Ätzen aufgrund des Vorhandenseins der Schutzschicht 1021 Teile des Substrats 1001 auf zwei Seiten der Rippenstruktur in der ersten Richtung (z-Richtung) nicht beeinflussen.
  • Das Ätzen kann an dem Wannenbereich des Substrats 1001 durchgeführt werden. Ein Grad des Ätzens in das Substrat 1001 kann im Wesentlichen gleich oder ähnlich einem Grad des Ätzens in das Substrat 1001 sein, was unter Bezugnahme auf 5(a) bis 5(c) beschrieben wurde. In ähnlicher Weise wird eine Nut in dem Substrat 1001 gebildet, und eine Schutzschicht (siehe 1023 in 8) kann auch in der Nut gebildet werden. Die Schutzschicht 1023 und die vorherige Schutzschicht 1021 umgeben den Außenumfang der Rippenstruktur. Auf diese Weise können ähnliche Verarbeitungsbedingungen um die Rippenstruktur herum bereitgestellt werden, d.h. die Nut wird in dem Substrat 1001 gebildet und die Schutzschichten 1021, 1023 werden in der Nut gebildet.
  • Um einen Gatestapel zu bilden, der den Kanalabschnitt umgibt, kann ein Raum für den Gatestapel an zwei Enden der zweiten Materialschicht in der zweiten Richtung (x-Richtung) gelassen werden. Wie beispielsweise in 8 gezeigt, kann die zweite Materialschicht 1003 selektiv geätzt werden, so dass ihre Seitenwände in der zweiten Richtung (x-Richtung) relativ vertieft sind (der Raum für den Gatestapel kann definiert werden). Um eine Ätzmenge besser zu steuern, kann ALE verwendet werden. Beispielsweise kann die Ätzmenge in einem Bereich von etwa 10 nm bis 40 nm liegen. Wie oben beschrieben, können die Seitenwände der zweiten Materialschicht 1003 nach dem Ätzen eine nach innen vertiefte C-Form aufweisen. Das Ätzen kann isotrop sein, insbesondere wenn eine größere Ätzmenge erforderlich ist. Im Allgemeinen weisen die C-förmigen Seitenwände der zweiten Materialschicht 1003 eine größere Krümmung an den oberen und unteren Enden und eine kleinere Krümmung an der Taille oder der Mitte auf. Die Seitenwände können auch fast vertikal sein.
  • Auf den Seitenwänden der Rippenstruktur kann eine erste aktive Schicht gebildet werden, um anschließend den Kanalabschnitt zu definieren. Um Gatelängen (beispielsweise in der Richtung senkrecht zu der Oberfläche des Substrats) von Gatestapeln, die anschließend auf der linken und rechten Seite des C-förmigen Kanalabschnitts gebildet werden, im Wesentlichen gleich zu halten, kann wie in 9 gezeigt die Rippenstruktur (insbesondere freiliegende Oberflächen der ersten Materialschicht, der zweiten Materialschicht und der dritten Materialschicht) zurückgeätzt werden, so dass deren Außenumfangsseitenwände in Bezug auf Außenumfangsseitenwände der Abstandshalter 1017 seitlich vertieft sein können. Um die Tiefe des Ätzens zu steuern, kann ALE verwendet werden. Die Ätztiefe kann im Wesentlichen gleich einer Dicke der nachfolgend aufzuwachsenden ersten aktiven Schicht sein, beispielsweise im Bereich von etwa 5 nm bis 15 nm.
  • Dann, wie in 10(a) gezeigt, kann die erste aktive Schicht 1025 auf den Seitenwänden der Rippenstruktur beispielsweise durch selektives epitaktisches Aufwachsen gebildet werden. Aufgrund des selektiven epitaktischen Aufwachsens kann die erste aktive Schicht 1025 nicht auf einer Oberfläche der ersten Positionshalteschicht 1019 gebildet werden. Die erste aktive Schicht 1025 kann dann den Kanalabschnitt mit einer Dicke im Bereich von beispielsweise ungefähr 3 nm bis 15 nm definieren. Da sich der Kanalabschnitt (obwohl er C-förmig sein kann) hauptsächlich in vertikaler Richtung erstreckt, kann die erste aktive Schicht 1025 (insbesondere ein Teil davon an den Seitenwänden der zweiten Materialschicht) auch als eine (vertikale) Kanalschicht bezeichnet werden. Gemäß den Ausführungsformen der vorliegenden Offenbarung kann die Dicke der ersten aktiven Schicht 1025 (die dann als Kanalabschnitt verwendet wird) durch den epitaktischen Prozess des Aufwachsens bestimmt werden, und somit kann die Dicke des Kanalabschnitts besser gesteuert werden. Die erste aktive Schicht 1025 kann während des epitaktischen Aufwachsens in situ dotiert werden, um eine Schwellenspannung des Bauelements einzustellen.
  • In 10(a) sind Seitenwände von Teilen der ersten aktiven Schicht 1025 an den Seitenwänden der ersten Materialschicht und der dritten Materialschicht als im Wesentlichen bündig mit den Seitenwänden des Abstandshalters 1017 gezeigt. Dies kann dadurch erreicht werden, dass die Menge des Rückätzens und die Dicke des epitaktischen Aufwachsens derart gesteuert werden, dass sie im Wesentlichen gleich sind. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Zum Beispiel können die Seitenwände der Teile der ersten aktiven Schicht 1025 an den Seitenwänden der ersten Materialschicht und der dritten Materialschicht in Bezug auf die Seitenwände des Abstandshalters 1017 zurückversetzt bzw. vertieft sein oder können sogar vorstehen.
  • Durch Durchführen des oben erwähnten Rückätzens können das obere Ende und das untere Ende des vertieften Abschnitts nach oben bzw. nach unten geätzt werden, so dass nach dem Aufwachsen der ersten aktiven Schicht 1025 eine Höhe t1 des vertieften Abschnitts und eine Dicke t2 der zweiten Materialschicht 1003 im Wesentlichen gleich sein kann. Auf diese Weise können die nachfolgend auf der linken und rechten Seite der ersten aktiven Schicht 1025 gebildeten Gatestapel im Wesentlichen gleiche Gatelängen aufweisen. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Gemäß den Ausführungsformen der vorliegenden Offenbarung kann die Gatelänge außerhalb der ersten aktiven Schicht 1025 auch durch Anpassen der Menge des Rückätzen geändert werden, wodurch ein Verhältnis der Gatelängen auf zwei Seiten geändert wird, um einen Einfluss von Morphologieunterschieden auf der linken und rechten Seite des C-förmigen Kanalabschnitts auf die Leistung des Bauelements zu optimieren.
  • Die erste aktive Schicht 1025 kann verschiedene Halbleitermaterialien umfassen, wie beispielsweise Si, Ge, SiGe, InP, GaAs, InGaAs und dergleichen. Das Material der ersten aktiven Schicht 1025 kann entsprechend den Leistungsanforderungen der Ausführung der Vorrichtung geeignet ausgewählt werden. Um Spannungen in dem Kanalabschnitt zu erzeugen, um die Leistungsfähigkeit des Bauelements zu verbessern, kann sich eine Gitterkonstante des Materials der ersten aktiven Schicht 1025 ohne Verformung von einer Gitterkonstante des Materials der zweiten Materialschicht 1003 ohne Verformung unterscheiden. Wenn beispielsweise die Gitterkonstante des Materials der zweiten Materialschicht 1003 ohne Verformung größer als die Gitterkonstante des Materials der ersten aktiven Schicht 1025 ohne Verformung ist, kann die erste aktive Schicht 1025 eine Zugspannung aufweisen (z.B. für n-Typ-Bauelemente); und wenn die Gitterkonstante des Materials der zweiten Materialschicht 1003 ohne Verformung kleiner als die Gitterkonstante des Materials der ersten aktiven Schicht 1025 ohne Verformung ist, kann die erste aktive Schicht 1025 eine Druckspannung aufweisen (zum Beispiel für p-Typ-Bauelemente).
  • Zum Beispiel kann die erste aktive Schicht 1025 das gleiche Material wie das der ersten Materialschicht und der dritten Materialschicht umfassen, wie beispielsweise Si. Da in diesem Fall die zweite Materialschicht 1003 (die in diesem Beispiel SiGe umfasst) in der y-Richtung entspannt wird, wie oben beschrieben, kann die erste aktive Schicht 1025 eine Zugspannung im Wesentlichen in der zweiten Richtung aufweisen.
  • In dem Beispiel von 10(a) können die ersten aktiven Schichten 1025 auf den gegenüberliegenden Seiten der Rippenstruktur in der zweiten Richtung (x-Richtung) im Wesentlichen die gleichen Merkmale aufweisen (zum Beispiel Material, Abmessungen, Dotierungseigenschaften usw.) und können auf gegenüberliegenden Seiten der zweiten Materialschicht symmetrisch angeordnet sein. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Wie unten beschrieben wird, können mit einer einzelnen Rippenstruktur zwei einander gegenüberliegende Bauelemente gebildet werden. Gemäß den Leistungsanforderungen der beiden Bauelemente können die ersten aktiven Schichten 1025 auf den gegenüberliegenden Seiten der Rippenstruktur unterschiedliche Merkmale aufweisen, indem sie sich beispielsweise zumindest in einem von Dicke, Material oder Dotierungseigenschaften unterscheiden. Dies kann durch Abschirmen eines anderen Bauelementbereichs erreicht werden, wenn die erste aktive Schicht in einem Bauelementbereich aufgewachsen wird.
  • In dem obigen Beispiel (die zweite Materialschicht 1003 umfasst SiGe und die erste aktive Schicht 1025 umfasst Si) kann eine Zugspannung in dem Kanalabschnitt erreicht werden. Gemäß den Ausführungsformen der vorliegenden Offenbarung können auch unterschiedliche Materialien oder Materialkombinationen verwendet werden, um unterschiedliche Arten und/oder unterschiedliche Spannungslevel zu erreichen.
  • In einem Beispiel, wie in 10(b) gezeigt, können eine Ätzstoppschicht 1025a und eine erste aktive Schicht 1025b nacheinander auf den Seitenwänden der Rippenstruktur beispielsweise durch selektives epitaktisches Aufwachsen gebildet werden. Die Ätzstoppschicht 1025a kann eine Ätzstoppposition definieren, wenn die zweite Materialschicht 1003 anschließend geätzt wird (dies liegt daran, dass in diesem Beispiel sowohl die erste aktive Schicht 1025b als auch die zweite Materialschicht 1003 SiGe umfassen, wenn die Ätzstoppschicht nicht bereitgestellt wird, kann die erste aktive Schicht 1025b beeinflusst werden, wenn die zweite Materialschicht 1003 geätzt wird) mit einer Dicke im Bereich von beispielsweise ungefähr 1 nm bis 5 nm. Die erste aktive Schicht 1025b kann anschließend den Kanalabschnitt wie oben beschrieben mit einer Dicke im Bereich von beispielsweise ungefähr 3 nm bis 15 nm definieren. In diesem Beispiel kann die Ätzstoppschicht 1025a Si umfassen, und die erste aktive Schicht 1025b kann SiGe umfassen. Um eine Druckspannung zu erreichen, kann ein Atomprozentsatz von Ge in der ersten aktiven Schicht 1025b größer als ein Atomprozentsatz von Ge in der zweiten Materialschicht 1003 sein.
  • Andere unterschiedliche Halbleitermaterialien, wie beispielsweise III-V-Verbindungshalbleitermaterial, können aufgewachsen werden, um eine gewünschte Verformung bzw. Verspannung oder Spannung zu erreichen.
  • Nachfolgend wird der Einfachheit halber der in 10(a) gezeigte Fall immer noch als Beispiel für die Beschreibung verwendet.
  • Da die zweite Materialschicht 1003 vertieft bzw. ausgespart ist, wird ein Spalt auf der Außenseite eines Teils der ersten aktiven Schicht 1025, die der zweiten Materialschicht 1003 entspricht, gebildet. In diesem Spalt kann dann ein Gatestapel gebildet werden. Um zu verhindern, dass eine nachfolgende Bearbeitung unnötige Materialien in dem Spalt zurücklässt oder die erste aktive Schicht 1025 beeinflusst, wie in 11 gezeigt, kann eine zweite Positionshalteschicht 1027 in dem Spalt gebildet werden. In ähnlicher Weise kann die zweite Positionshalteschicht 1027 durch Abscheidung und anschließendes Rückätzen gebildet werden und kann ein dielektrisches Material wie etwa SiC umfassen. In diesem Beispiel umfassen die erste Positionshalteschicht 1019 und die zweite Positionshalteschicht 1027 das gleiche Material, so dass sie später zusammen mit dem gleichen Ätzrezept entfernt werden können. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt, zum Beispiel können die erste Positionshalteschicht 1019 und die zweite Positionshalteschicht 1027 unterschiedliche Materialien umfassen.
  • Danach kann eine Source/Drain-Dotierung durchgeführt werden.
  • Wie in 12 gezeigt, kann eine Festphasen-Dotierstoffquellenschicht 1029 auf der in 11 gezeigten Struktur beispielsweise durch Abscheidung gebildet werden. Die Festphasen-Dotierstoffquellenschicht 1029 kann auf im Wesentlichen konforme Weise gebildet werden. Zum Beispiel kann die Festphasen-Dotierstoffquellenschicht 1029 ein Oxid sein, das einen Dotierstoff enthält, mit einer Dicke im Bereich von etwa 1 nm bis 5 nm. Der in der Festphasen-Dotierstoffquellenschicht 1029 enthaltene Dotierstoff kann verwendet werden, um die Source-/Drain-Abschnitte (und optional die freiliegende Oberfläche des Substrats 1001) zu dotieren, und die Festphasen-Dotierstoffquellschicht 1029 kann denselben Leitfähigkeitstyp aufweisen wie zu bildende Source/Drain-Abschnitte. Beispielsweise kann die Festphasen-Dotierstoffquellenschicht 1029 für p-Typ-Vorrichtungen einen p-Typ-Dotierstoff wie B oder In enthalten; für n-Typ-Vorrichtungen kann die Festphasen-Dotierstoffquellenschicht 1029 einen n-Typ-Dotierstoff wie P oder As enthalten. Eine Konzentration des Dotierstoffs der Festphasen-Dotierstoffquellenschicht 1029 kann in einem Bereich von etwa 0,1% bis 5% liegen.
  • In diesem Beispiel können die Schutzschichten 1021, 1023 selektiv durch beispielsweise RIE geätzt werden, bevor die Festphasen-Dotierstoffquellenschicht 1029 gebildet wird, um die Oberfläche des Substrats 1001 freizulegen. Auf diese Weise kann die freigelegte Oberfläche des Substrats 1001 auch dotiert werden, um jeweilige Kontaktbereiche des unteren Endes der Source-/Drain-Abschnitte S/D der beiden Bauelemente zu bilden.
  • Der Dotierstoff in der Festphasen-Dotierstoffquellenschicht 1029 kann in die erste Materialschicht und die dritte Materialschicht eingebracht werden, um die Source-/Drain-Abschnitte S/D zu bilden (und kann optional in die freigelegte Oberfläche des Substrats 1001 eingebracht werden, um die jeweiligen Kontaktbereiche der unteren Source/Drain-Abschnitte S/D der beiden Bauelemente zu bilden), wie in 13 gezeigt. Danach kann die Festphasen-Dotierstoffquellenschicht 1029 entfernt werden.
  • Da die erste Materialschicht und die dritte Materialschicht das gleiche Material aufweisen können und die Festphasen-Dotierstoffquellenschicht 1029 auf ihren Oberflächen im Wesentlichen konform ausgebildet sein kann, kann ein Einbringungsgrad des Dotierstoffs aus der Festphasen-Dotierstoffquellenschicht 1029 in die erste Materialschicht und die dritte Materialschicht im Wesentlichen gleich sein. Demzufolge können (Dotierungskonzentrations-)Grenzflächen zwischen den Source-/Drain-Abschnitten S/D (und einem inneren Teil der ersten Materialschicht und einem inneren Teil der dritten Materialschicht) im Wesentlichen parallel zu den Oberflächen der ersten Materialschicht und der dritten Materialschicht verlaufen, und das heißt, sie können in der vertikalen Richtung verlaufen und können aufeinander ausgerichtet sein.
  • In diesem Beispiel wird die erste Materialschicht durch den oberen Teil des Substrats 1001 bereitgestellt. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Zum Beispiel kann die erste Materialschicht auch eine Epitaxieschicht auf dem Substrat 1001 sein. In diesem Fall können die erste Materialschicht und die dritte Materialschicht während des epitaktischen Aufwachsens in-situ dotiert werden, anstatt die Festphasen-Dotierstoffquellenschicht zum Dotieren zu verwenden.
  • In der Nut um die Rippenstruktur herum kann eine Isolationsschicht 1031 wie beispielsweise eine flache Grabenisolation (STI) gebildet werden, wie in 14(a) gezeigt. Das Verfahren zum Bilden der Isolationsschicht kann dem wie oben beschriebenen Verfahren zum Bilden der Schutzschichten 1021 und 1023 ähnlich sein und wird hier nicht wiederholt.
  • Um eine Kapazität zwischen dem Gate und der Source/dem Drain zu reduzieren, kann eine Überlappung zwischen dem Gate und den Source/Drain-Abschnitten weiter reduziert werden. Wie beispielsweise in 14(b) gezeigt, können die freigelegten Oberflächen der ersten Materialschicht und der dritten Materialschicht, nachdem die Festphasen-Dotierstoffquellenschicht 1029 entfernt wurde, durch selektives Ätzen weiter vertieft werden, so dass die Überlappungen zwischen den Source-/Drain-Abschnitten S/D, die in der ersten Materialschicht und der dritten Materialschicht gebildet sind, und der ersten Positionshalteschicht 1019 und der zweiten Positionshalteschicht 1027 (die nachfolgend die Position des Gatestapels definiert) reduziert werden. In die Spalte, die unter der Hartmaskenschicht 1013 und dem Abstandshalter 1017 aufgrund der vertieften Oberflächen der ersten Materialschicht und der dritten Materialschicht gebildet werden, kann ein Dielektrikum 1031' wie beispielsweise Oxynitrid oder Oxid gefüllt werden. Das Füllen kann durch Abscheidung (und Planarisierung) und anschließendes Rückätzen erreicht werden. Während des Rückätzens wird eine bestimmte Dicke des Dielektrikums 1031' auf der Oberfläche des Substrats 1001 gelassen, um einen Isolationsabschnitt zu bilden.
  • Im Folgenden wird der Einfachheit halber der in 14(a) gezeigte Fall immer noch als ein Beispiel für die Beschreibung genommen.
  • Die erste Positionshalteschicht 1019 und die zweite Positionshalteschicht 1027 (an einer Außenseite) und die zweite Materialschicht 1003 (an einer Innenseite) umgeben einen Teil der ersten aktiven Schicht 1025. Dieser Teil der ersten aktiven Schicht 1025 kann als Kanalabschnitt dienen. Es ist ersichtlich, dass der Kanalabschnitt ein C-förmig gekrümmtes Nanoblatt ist (wenn das Nanoblatt schmal ist, beispielsweise ist eine Abmessung in der Richtung senkrecht zu der Papierebene von 14(a), d.h. der z-Richtung klein, kann es zu einem Nanodraht werden). Aufgrund der hohen Ätzselektivität der zweiten Materialschicht 1003 (SiGe) relativ zu der ersten aktiven Schicht 1025 (Si) beim Ätzen der zweiten Materialschicht 1003 (SiGe) wird die Dicke (in einem Fall des Nanodrahts eine Dicke oder ein Durchmesser) des Kanalabschnitts im Wesentlichen durch den selektiven Wachstumsprozess der ersten aktiven Schicht 1025 bestimmt. Dies hat einen enormen Vorteil gegenüber der Technologie, die nur ein Ätzverfahren oder ein Photolithographie-Verfahren zur Dickenbestimmung verwendet, da der epitaktische Aufwachsprozess eine viel bessere Prozesssteuerung als das Ätzen oder Photolithographie aufweist. Demzufolge ist auch die Steuerung der Spannung besser.
  • Um die Spannung des Kanalabschnitts aufrechtzuerhalten, können beim Bilden des Gatestapels zwei Seiten des Kanalabschnitts separat bearbeitet werden. Wenn beispielsweise eine Seite bearbeitet wird, kann die andere Seite von einer anderen Materialschicht gehalten werden (so dass diese Materialschicht als Träger- bzw. Stützschicht bezeichnet werden kann), um den Spannungsabbau bzw. die Spannungsfreisetzung zu verhindern.
  • In der in 14(a) gezeigten Struktur kann die Außenseite des Kanalabschnitts zuerst bearbeitet werden, da die Außenseite des Kanalabschnitts durch Entfernen der ersten Positionshalteschicht 1019 und der zweiten Positionshalteschicht 1027 freigelegt werden kann. Die Ausführungsformen der vorliegenden Offenbarung sind nicht darauf beschränkt, zum Beispiel kann eine Reihenfolge der Bearbeitung auf der Außenseite und der Bearbeitung auf der Innenseite, was unten beschrieben wird, ausgetauscht werden, solange eine Seite bearbeitet wird, während die andere Seite gehalten wird.
  • Wie beispielsweise in den 15(a) und 15(b) gezeigt, können die erste Positionshalteschicht 1019 und die zweite Positionshalteschicht 1027 (in diesem Beispiel umfassen beide SiC) durch selektives Ätzen entfernt werden. Somit kann ein Teil der ersten aktiven Schicht 1025 freigelegt werden und ein Gatestapel kann auf diesem Teil gebildet werden. Zum Beispiel kann eine dielektrische Gateschicht 1037 durch Abscheidung auf eine im Wesentlichen konforme Weise gebildet werden, und eine Gateleiterschicht 1039 kann auf der dielektrischen Gateschicht 1037 gebildet werden. Durch Abscheiden und anschließendes Rückätzen kann die Gateleiterschicht 1039 im Wesentlichen einen Raum einnehmen, in dem sich die erste Positionshalteschicht 1019 und die zweite Positionshalteschicht 1027 zuvor befanden. Die dielektrische Gateschicht 1037 kann auch anisotrop geätzt werden, wie beispielsweise RIE entlang der vertikalen Richtung, um die Hartmaskenschicht 1013 für die nachfolgende Verarbeitung freizulegen.
  • Zum Beispiel kann die dielektrische Gateschicht 1037 ein High-k-Gate-Dielektrikum wie etwa HfO2 mit einer Dicke im Bereich von zum Beispiel ungefähr 2 nm bis 10 nm umfassen. Vor einem Bilden des High-k-Gate-Dielektrikums kann auch eine Grenzflächenschicht gebildet werden, beispielsweise ein Oxid, das durch einen Oxidationsprozess oder eine Abscheidung wie etwa Atomlagenabscheidung (ALD) mit einer Dicke im Bereich von etwa 0,3 nm bis 1,5 nm gebildet wird. Die Gateleiterschicht 1039 kann ein die Austrittsarbeit einstellendes Metall wie etwa TiN, TaN, TiA1C usw. und ein leitfähiges Gate-Metall wie etwa W usw. umfassen.
  • Wenn die erste Positionshalteschicht 1019 und die zweite Positionshalteschicht 1027 entfernt werden, wird die erste aktive Schicht 1025 auf der Innenseite durch die zweite Materialschicht 1003 gehalten, so dass verhindert werden kann, dass die Spannung freigesetzt wird.
  • Als nächstes kann die Innenseite des Kanalabschnitts bearbeitet werden. Wie in 15(b) gezeigt, wird beim Bearbeiten der Innenseite des Kanalabschnitts die erste aktive Schicht 1025 von der dielektrischen Gateschicht 1037 und der Gateleiterschicht 1039 auf der Außenseite umgeben, so dass verhindert werden kann, dass die Spannung darin freigesetzt wird.
  • Um eine Ätzstoppschicht bereitzustellen und zu vermeiden, dass der bereits auf der Außenseite gebildete Gatestapel beim Bearbeiten der Innenseite beeinträchtigt wird (und damit dessen Spannungshaltewirkung beeinflusst), wie in 16 gezeigt ist, kann eine Ätzstoppschicht oder eine Schutzschicht 1033 auf der Isolationsschicht 1031 gebildet werden. Die Ätzstoppschicht oder die Schutzschicht 1033 können im Wesentlichen in konformer Weise gebildet werden und können ein Material mit einer gewünschten Ätzselektivität umfassen (zum Beispiel relativ zu dem Gatestapel, der Isolationsschicht, der ersten bis dritten Materialschicht, usw., die gemäß nachfolgenden selektiven Ätzvorgängen klar sein können), wie etwa SiC.
  • Ein dielektrisches Material 1035 wie beispielsweise Oxid kann auf der Ätzstoppschicht oder der Schutzschicht 1033 durch Abscheidung gebildet werden. Das dielektrische Material 1035 ist leitfähig, um einen Verarbeitungskanal zu der Innenseite zu öffnen. Zum Beispiel kann ein Planarisierungsprozess wie CMP durchgeführt werden, um die Hartmaskenschicht 1013 zu entfernen, um den Dorn 1011 freizulegen. Während des Planarisierungsprozesses kann eine Höhe des Abstandshalters 1017 verringert werden. Dann kann der Dorn 1011 durch selektives Ätzen, wie beispielsweise Nassätzen unter Verwendung einer TMAH-Lösung oder Trockenätzen unter Verwendung von RIE, entfernt werden. Auf diese Weise wird ein Paar Abstandshalter 1017, die sich zueinander gegenüberliegend erstrecken, auf der Rippenstruktur belassen (wobei die Höhe verringert wird und die obere Morphologie auch geändert werden kann) .
  • Der Abstandshalter 1017 und das dielektrische Material 1035 können als Ätzmaske verwendet werden, und die Ätzstoppschicht 1009, die dritte Materialschicht 1005, die zweite Materialschicht 1003 und der obere Teil des Substrats 1001 können der Reihe nach beispielsweise durch RIE selektiv geätzt werden. Das Ätzen kann in den Wannenbereich des Substrats 1001 durchgeführt werden. Auf diese Weise bilden in dem von der Isolationsschicht 1031 umgebenen Raum die dritte Materialschicht 1005, die zweite Materialschicht 1003 und der obere Teil des Substrats 1001 ein Paar von Stapeln, die den Abstandshaltern 1017 entsprechen, um den aktiven Bereich zu definieren.
  • Die Bildung des Stapels, der verwendet wird, um den aktiven Bereich zu definieren, ist nicht auf die Technologie zur Übertragung von Abstandshaltermustern beschränkt und kann auch durch Photolithographie unter Verwendung von Photolack oder dergleichen durchgeführt werden.
  • Dann, wie in 17 gezeigt, kann in Bezug auf die erste aktive Schicht 1025, das Substrat 1001 und die dritte Materialschicht 1005 (umfassen in diesem Beispiel alle Si) die zweite Materialschicht 1003 (umfasst in diesem Beispiel SiGe) durch selektives Ätzen entfernt werden. Somit wird die Innenseite des Kanalabschnitts freigelegt und die Außenseite des Kanalabschnitts wird durch den Gatestapel gehalten, so dass verhindert werden kann, dass die Spannung in dem Kanalabschnitt freigesetzt wird.
  • In dem in 10(b) gezeigten Fall kann das selektive Ätzen der zweiten Materialschicht 1003 an der Ätzstoppschicht 1025a stoppen, und die Ätzstoppschicht 1025a kann weiter entfernt werden, um die erste aktive Schicht 1025b freizulegen. Alternativ kann die Ätzstoppschicht 1025a auch beibehalten werden, da die Si umfassende Ätzstoppschicht 1025a leitfähig ist, um die Eigenschaften der Gate-Dielektrikum-Grenzfläche zu verbessern.
  • In ähnlicher Weise kann ein Gatestapel auf der Innenseite gebildet werden.
  • Vor einem Bilden des Gatestapels kann auf der Innenseite eine Isolationsschicht gebildet werden. Wie beispielsweise in 17 gezeigt, kann eine Isolationsschicht auf der Innenseite durch Abscheidung (und Planarisierung) und anschließendes Rückätzen gebildet werden. Zum Beispiel kann die Isolationsschicht ein Oxid umfassen und wird daher als 1031 zusammen mit der vorherigen Isolationsschicht 1031 und dem dielektrischen Material 1035 (ebenfalls zusammen zurückgeätzt) gezeigt. Eine obere Oberfläche der Isolationsschicht 1031 kann niedriger sein als eine obere Oberfläche der ersten Materialschicht (d.h. die obere Oberfläche des Substrats 1001) oder eine untere Oberfläche der zweiten Materialschicht. Die dielektrische Gateschicht 1037' kann durch Abscheidung auf im Wesentlichen konforme Weise gebildet werden. Um die Leistungsfähigkeit des Bauelements konstant zu halten, kann die dielektrische Gateschicht 1037' im Wesentlichen die gleichen Leistungsparameter (Material, Dicke usw.) aufweisen wie die der dielektrischen Gateschicht 1037. Die dielektrische Gateschicht 1037' kann mit einem Teil der dielektrischen Gateschicht 1037 überlappen (siehe 18(c)).
  • Die auf der Außenseite gebildete Gateleiterschicht 1039 ist von der Schutzschicht 1033 und der dielektrischen Gateschicht 1037' umgeben (siehe 18(c)). Um zu ermöglichen, dass die Gateleiterschichten auf der Innenseite und der Außenseite des Kanalabschnitts miteinander verbunden werden (integriert werden, um eine gleichmäßige Gatespannung anzulegen), oder auch wenn die Gateleiterschichten auf den beiden Seiten nicht integriert sind, um anschließend eine elektrische Verbindung mit der Gateleiterschicht 1039 zu bilden, kann zumindest ein Teil der Seitenwand der Gateleiterschicht 1039 freigelegt werden.
  • Wie in den 18(a) bis 18(c) gezeigt, kann eine Maskenschicht wie etwa ein Photolack 1041 gebildet werden, um zumindest teilweise einen Teil der dielektrischen Gateschicht 1037' freizulegen, der sich auf der Seitenwand der Gateleiterschicht 1039 erstreckt. Dann, wie in den 19(a) und 19(b) gezeigt, kann der Photolack 1041 als Ätzmaske verwendet werden, und die freigelegte dielektrische Gateschicht 1037' und die Schutzschicht 1033 werden durch selektives Ätzen wie RIE entfernt. Somit wird zumindest ein Teil der Seitenwand der Gateleiterschicht 1039 freigelegt. Danach kann der Photolack 1041 entfernt werden.
  • Obwohl ein Teil der dielektrischen Gateschicht 1037' entfernt ist, ist der Teil der ersten aktiven Schicht 1025, der als der Kanalabschnitt verwendet wird, immer noch von der dielektrischen Gateschicht (der dielektrischen Gateschicht 1037 auf der Außenseite und der dielektrischen Gateschicht 1037' auf der Innenseite, wobei die beiden dielektrischen Gateschichten teilweise überlappen) umgeben.
  • Wie in 20 gezeigt, kann eine Gateleiterschicht 1039' durch Abscheidung gebildet werden. Die Gateleiterschicht 1039' kann planarisiert werden, wie etwa durch CMP, und das CMP kann an dem Abstandshalter 1017 stoppen. Dann kann die Gateleiterschicht 1039' zurückgeätzt werden, so dass ihre obere Oberfläche niedriger ist als die oberen Oberflächen der vorherigen ersten Positionshalteschicht 1019 und der zweiten Positionshalteschicht 1027 (oder eine obere Oberfläche der zweiten Materialschicht oder eine untere Oberfläche der dritten Materialschicht), um die Kapazität zwischen den Source-/Drain-Abschnitten und dem Gatestapel zu reduzieren. Auf diese Weise wird ein Endabschnitt des gebildeten Gatestapels in den Raum eingebettet, in dem die erste Positionshalteschicht 1019, die zweite Positionshalteschicht 1027 und die zweite Materialschicht 1003 zuvor angeordnet waren, und umgibt den Kanalabschnitt. Um die Leistungsfähigkeit des Bauelements konstant zu halten, kann die Gateleiterschicht 1039' im Wesentlichen die gleichen Leistungsparameter (Materialien usw.) wie die der Gateleiterschicht 1039 aufweisen, und da die Gateleiterschicht 1039 eine freiliegende Seitenwand aufweist, so dass die Gateleiterschicht 1039' und die Gateleiterschicht 1039 als Ganzes verbunden sein können, was als 1039' gezeigt ist.
  • Die jeweiligen Gatestapel der beiden Bauelemente sind als Ganzes miteinander verbunden. Gemäß einer Ausführung des Bauelements kann die Gateleiterschicht 1039' zwischen den beiden Bauelementen beispielsweise durch Photolithographie getrennt werden, und ein Landing-Pad eines Gatekontaktabschnitts kann ebenfalls strukturiert werden.
  • Wie in den 21(a) und 21(b) gezeigt, kann ein Photolack 1043 gebildet und strukturiert werden, um einen Bereich abzuschirmen, in dem das Landing-Pad des Gatekontaktabschnitts gebildet werden soll, während andere Bereiche freigelegt werden. Wie in 21(a) gezeigt, kann der Photolack 1043 Ecken der Innenseite bedecken, so dass die Gateleiterschichten auf der Innenseite und der Außenseite des Kanalabschnitts integriert bleiben können.
  • Alternativ kann, wie in den 22(a) und 22(b) gezeigt, ein Photolack 1043' gebildet und strukturiert werden, um den Bereich abzuschirmen, in dem das Landing-Pad des Gatekontaktabschnitts gebildet werden soll, während andere Bereiche freigelegt werden. Wie in 22(a) gezeigt, kann der Photolack 1043' Ecken der Innenseite freilegen, so dass die Gateleiterschichten auf der Innenseite und der Außenseite des Kanalabschnitts getrennt werden können.
  • Wie in den 23(a) bis 23(c) gezeigt, kann der Photolack 1043 (und der Abstandshalter 1017) als Maske verwendet werden, um die Gateleiterschicht 1039' selektiv, wie beispielsweise durch RIE, zu ätzen. Danach kann der Photolack 1043 entfernt werden.
  • Somit verbleibt die Gateleiterschicht 1039' im Wesentlichen unter dem Abstandshalter 1017 und ist selbstausgerichtet, mit Ausnahme eines Teils der Gateleiterschicht 1039', der von einer Seite (der Innenseite in der Zeichnung) des Abstandshalters 1017' hervorsteht, um als Landing-Pad zu dienen. Die Gateleiterschicht 1039' ist zwischen den beiden gegenüberliegenden Bauelementen getrennt, die sich jeweils unter den gegenüberliegenden Abstandshaltern 1017 befinden, um sich mit den dielektrischen Gateschichten 1037, 1037' zu verbinden, um jeweils die Gatestapel für die beiden Bauelemente zu definieren. Wie in 23(c) gezeigt, umgibt die Gateleiterschicht 1039' den Kanalabschnitt, und die dielektrischen Gateschichten 1037 und 1037' sind zwischen der Gateleiterschicht und dem Kanalabschnitt eingeschlossen.
  • In diesem Beispiel befinden sich die jeweiligen Landing-Pads der beiden Bauelemente zwischen gegenüberliegenden Abstandshaltern 1017. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Beispielsweise können sich die jeweiligen Landing-Pads der beiden Bauelemente an unterschiedlichen Positionen befinden.
  • Alternativ kann, wie in den 24(a) und 24(b) gezeigt, der Photolack 1043' (und der Abstandshalter 1017) als Maske verwendet werden, um selektiv, wie beispielsweise durch RIE, die Gateleiterschicht 1039' zu ätzen. Danach kann der Photolack 1043' entfernt werden.
  • In diesem Beispiel ist die Gateleiterschicht 1039' auf der Innenseite und der Außenseite des Kanalabschnitts getrennt und weist daher vorstehende Abschnitte auf der Innenseite bzw. der Außenseite auf, um als Landing-Pads verwendet zu werden.
  • Die Herstellung der Grundstruktur des Bauelements ist abgeschlossen. Anschließend können verschiedene Kontaktabschnitte, Verbindungsstrukturen usw. hergestellt werden.
  • Wie beispielsweise in 25(a) gezeigt, kann eine dielektrische Schicht (als 1031' integral mit der zuvor gebildeten Isolationsschicht 1031 gezeigt) auf dem Substrat beispielsweise durch Abscheidung und dann Planarisierung gebildet werden. Dann kann ein Kontaktloch gebildet werden, und ein leitfähiges Material, wie etwa Metall, kann in das Kontaktloch gefüllt werden, um einen Kontaktabschnitt 1045 zu bilden. Der Kontaktabschnitt 1045 kann umfassen einen Kontaktabschnitt, der den Abstandshalter 1017 und die Ätzstoppschicht 1009 durchdringt und mit einem oberen Ende der Source-/Drain-Abschnitte verbunden ist, einen Kontaktabschnitt, der die dielektrische Schicht 1031' durchdringt und mit dem Kontaktbereich eines unteren Endes der Source/Drain-Abschnitte verbunden ist, und einen Kontaktabschnitt, der die dielektrische Schicht 1031' durchdringt und mit dem Landing-Pad der Gateleiterschicht verbunden ist.
  • 25(b) zeigt einen Fall, bei dem die Gateleiterschichten auf der Innenseite und der Außenseite des Kanalabschnitts getrennt sind und Kontaktabschnitte für die getrennten Gateleiterschichten gebildet werden.
  • In der obigen Ausführungsform wird durch Entfernen der ersten Positionshalteschicht 1019 und der zweiten Positionshalteschicht 1027 der Gatestapel (1037/1039) außerhalb des Kanalabschnitts gebildet, und dann wird ein Gatestapel (1037'/1039') auf der Innenseite des Kanalabschnitts durch Entfernen der zweiten Materialschicht gebildet. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Wenn beispielsweise die erste Positionshalteschicht 1019 und die zweite Positionshalteschicht 1027 beibehalten werden, kann die zweite Materialschicht durch eine dritte Positionshalteschicht ersetzt werden. Das Verfahren zum Bilden der dritten Positionshalteschicht kann dem Verfahren zum Bilden der ersten Positionshalteschicht 1019 und der zweiten Positionshalteschicht 1027 ähnlich sein, wie beispielsweise das Abscheiden und Zurückätzen eines dielektrischen Materials. Die dritte Positionshalteschicht kann eine Ätzselektivität in Bezug auf die erste Positionshalteschicht 1019 und die zweite Positionshalteschicht 1027 aufweisen, um jeweils durch Gatestapel ersetzt zu werden. Auf diese Weise können die erste Positionshalteschicht 1019, die zweite Positionshalteschicht 1027 und die dritte Positionshalteschicht ein Opfer-Gate bilden, das den Kanalabschnitt umgibt. Basierend auf dem Opfer-Gate können die Source-/Drain-Gebiete leicht bearbeitet werden, wie etwa Ätzen, Epitaxie, Silizidierung usw. Danach können die erste Positionshalteschicht 1019, die zweite Positionshalteschicht 1027 und die dritte Positionshalteschicht jeweils durch die Gatestapel ersetzt werden.
  • In der obigen Ausführungsform werden zwei Bauelemente basierend auf einer einzelnen Rippenstruktur gebildet. Dies trägt zur Vereinfachung der Herstellung bei. Die Ausführungsformen der vorliegenden Offenbarung sind jedoch nicht darauf beschränkt. Zum Beispiel kann ein einzelnes Bauelement basierend auf einer einzelnen Rippenstruktur gebildet werden. In diesem Fall kann die einzelne Rippenstruktur einem Stapel unter dem oben beschriebenen einzelnen Abstandshalter 1017 ähnlich sein, und die Bearbeitung der einzelnen Rippenstruktur ist der Bearbeitung des Stapels ähnlich, wobei ein Unterschied darin besteht, dass beim Bearbeiten der Außenseite des Kanalabschnitts die Seitenwand der einzelnen Rippenstruktur auf einer Seite der Hartmaskenschicht 1013 oder des Dorns durch eine andere Materialschicht abgeschirmt sein kann.
  • Das Halbleiterbauelement gemäß den Ausführungsformen der vorliegenden Offenbarung kann auf verschiedene elektronische Vorrichtungen bzw. Geräte angewendet werden. Zum Beispiel ist es möglich, eine integrierte Schaltung (Integrated Circuit - IC) basierend auf einem solchen Halbleiterbauelement zu bilden und dadurch eine elektronische Vorrichtung aufzubauen. Daher stellt die vorliegende Offenbarung auch eine elektronische Vorrichtung bereit, die das oben erwähnte Halbleiterbauelement umfasst. Die elektronische Vorrichtung kann auch Komponenten umfassen, wie beispielsweise einen Anzeigebildschirm, der auf die integrierte Schaltung abgestimmt ist, und einen drahtlosen Transceiver, der auf die integrierte Schaltung abgestimmt ist. Eine solche elektronische Vorrichtung kann beispielsweise ein Smartphone, ein Computer, ein Tablet-Computer (PC), ein tragbares intelligentes Gerät (Smart Device), eine mobile Stromversorgung usw. sein.
  • Gemäß den Ausführungsformen der vorliegenden Offenbarung wird auch ein Verfahren zum Herstellen eines Systemon-Chip (SoC) bereitgestellt. Das Verfahren kann die oben beschriebenen Verfahren umfassen. Insbesondere kann eine Vielzahl von Bauelementen auf einem Chip integriert sein, von denen zumindest einige gemäß den Verfahren der vorliegenden Offenbarung hergestellt werden.
  • In der obigen Beschreibung werden die technischen Details wie ein Strukturieren und Ätzen jeder Schicht nicht im Detail erläutert. Der Fachmann sollte jedoch verstehen, dass verschiedene technische Mittel verwendet werden können, um die Schichten, die Bereiche usw. gewünschter Formen zu bilden. Um die gleiche Struktur zu bilden, kann der Fachmann darüber hinaus auch ein Verfahren entwickeln, das nicht vollständig das gleiche wie die oben beschriebenen Verfahren ist. Obwohl jede Ausführungsform oben beschrieben worden ist, bedeutet dies darüber hinaus nicht, dass die Maßnahmen in den jeweiligen Ausführungsformen nicht vorteilhaft in Kombination verwendet werden können.
  • Die Ausführungsformen der vorliegenden Offenbarung sind oben beschrieben worden. Diese Ausführungsformen dienen jedoch nur veranschaulichenden Zwecken und sollen den Umfang der vorliegenden Offenbarung nicht einschränken. Der Umfang der vorliegenden Offenbarung wird durch die beigefügten Ansprüche und deren Äquivalente definiert. Ohne vom Umfang der vorliegenden Offenbarung abzuweichen, kann ein Fachmann verschiedene Ersetzungen und Modifikationen vornehmen, und diese Ersetzungen und Modifikationen sollten in den Umfang der vorliegenden Offenbarung fallen.

Claims (29)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, aufweisend: Bereitstellen einer vertikalen Kanalschicht auf einem Substrat, wobei die vertikale Kanalschicht von einer ersten Trägerschicht auf einer ersten Seite in seitlicher Richtung gehalten wird und von einer zweiten Trägerschicht auf einer zweiten Seite in seitlicher Richtung gehalten wird, wobei die zweite Seite der ersten Seite gegenüberliegt; Ersetzen der ersten Trägerschicht durch einen ersten Gatestapel, während die vertikale Kanalschicht von der zweiten Trägerschicht gehalten wird; und Ersetzen der zweiten Trägerschicht durch einen zweiten Gatestapel, während die vertikale Kanalschicht durch den ersten Gatestapel gehalten wird.
  2. Verfahren nach Anspruch 1, wobei die vertikale Kanalschicht eine Spannung in einer vertikalen Richtung aufweist.
  3. Verfahren nach Anspruch 1, wobei sich eine Gitterkonstante eines Materials der vertikalen Kanalschicht von einer Gitterkonstante des Materials der vertikalen Kanalschicht ohne Verformung bzw. Verspannung unterscheidet.
  4. Verfahren nach Anspruch 1, wobei das Bereitstellen einer vertikalen Kanalschicht aufweist: Bereitstellen eines Stapels aus einer ersten Materialschicht, einer zweiten Materialschicht und einer dritten Materialschicht; selektives Ätzen der zweiten Materialschicht, um zu bewirken, dass eine Seitenwand der zweiten Materialschicht auf einer ersten Seite seitlich vertieft wird, um einen ersten vertieften Abschnitt zu definieren; Bilden der vertikalen Kanalschicht auf einer Oberfläche der zweiten Materialschicht, die durch den ersten vertieften Abschnitt freigelegt wird; und Bilden einer ersten Positionshalteschicht in dem ersten vertieften Abschnitt, wobei die erste Trägerschicht die erste Positionshalteschicht umfasst.
  5. Verfahren nach Anspruch 4, wobei die zweite Trägerschicht die zweite Materialschicht aufweist.
  6. Verfahren nach Anspruch 4, ferner aufweisend: selektives Ätzen der zweiten Materialschicht, um die zweite Materialschicht von einer zweiten Seite zu entfernen, um einen zweiten vertieften Abschnitt zu definieren; Bilden einer zweiten Positionshalteschicht in dem zweiten vertieften Abschnitt, wobei die zweite Trägerschicht die zweite Positionshalteschicht umfasst.
  7. Verfahren nach Anspruch 4, wobei sich eine Gitterkonstante eines Materials der zweiten Materialschicht ohne Verformung von einer Gitterkonstante eines Materials der vertikalen Kanalschicht ohne Verformung unterscheidet.
  8. Verfahren nach Anspruch 7, wobei wenn die Gitterkonstante des Materials der zweiten Materialschicht ohne Verformung größer als die Gitterkonstante des Materials der vertikalen Kanalschicht ohne Verformung ist, die vertikale Kanalschicht eine Zugspannung aufweist; oder wenn die Gitterkonstante des Materials der zweiten Materialschicht ohne Verformung kleiner als die Gitterkonstante des Materials der vertikalen Kanalschicht ohne Verformung ist, die vertikale Kanalschicht eine Druckspannung aufweist.
  9. Verfahren nach Anspruch 4, wobei der Stapel eine erste Seite und eine zweite Seite, die einander gegenüberliegen, und eine dritte Seite und eine vierte Seite, die einander gegenüberliegen, umfasst, wobei das Verfahren vor einem Definieren des ersten vertieften Abschnitts ferner aufweist: selektives Ätzen der zweiten Materialschicht, um zu bewirken, dass eine Seitenwand der zweiten Materialschicht auf der dritten Seite und der vierten Seite seitlich vertieft wird, um einen zweiten vertieften Abschnitt zu definieren; Bilden einer zweiten Positionshalteschicht in dem zweiten vertieften Abschnitt, wobei die erste Trägerschicht ferner die zweite Positionshalteschicht umfasst.
  10. Verfahren nach Anspruch 9, wobei sich eine erste dielektrische Gateschicht in dem ersten Gatestapel entlang Oberflächen der zweiten Materialschicht auf der ersten Seite, der dritten Seite und der vierten Seite erstreckt, sich eine zweite dielektrische Gateschicht in dem zweiten Gatestapel entlang einer Oberfläche der vertikalen Kanalschicht auf der zweiten Seite und entlang eines sich erstreckenden Teils der ersten dielektrischen Gateschicht auf der dritten Seite und der vierten Seite erstreckt, um mit dem ersten dielektrischen Gateschicht zu überlappen.
  11. Verfahren nach Anspruch 10, wobei die zweite dielektrische Gateschicht gebildet wird, um eine erste Gateleiterschicht in dem ersten Gatestapel zu bedecken, wobei das Verfahren ferner aufweist: entfernen eines Teils der zweiten dielektrischen Gateschicht durch selektives Ätzen, um zumindest einen Teil einer Seitenwand der ersten Gateleiterschicht freizulegen, wobei der zweite Gatestapel derart gebildet wird, dass eine zweite Gateleiterschicht in dem zweiten Gatestapel mit der ersten Gateleiterschicht verbunden ist.
  12. Verfahren nach Anspruch 1, wobei das Bereitstellen einer vertikalen Kanalschicht aufweist: Bereitstellen eines Stapels aus der vertikalen Kanalschicht und anderen Halbleitermaterialschichten, um eine Spannung eines bestimmten Typs und einer bestimmten Amplitude in der vertikalen Kanalschicht zu erreichen.
  13. Verfahren nach Anspruch 4, wobei die erste Materialschicht ein oberer Teil des Substrats oder eine Epitaxieschicht auf dem Substrat ist.
  14. Verfahren nach Anspruch 4, wobei die zweite Materialschicht eine Ätzselektivität relativ zur ersten Materialschicht und der dritten Materialschicht aufweist.
  15. Verfahren nach Anspruch 4, wobei das selektive Ätzen ein isotropes Ätzen aufweist.
  16. Verfahren nach Anspruch 4, wobei ein Bilden der vertikalen Kanalschicht ein selektives epitaktisches Aufwachsen aufweist.
  17. Verfahren nach Anspruch 9, ferner aufweisend: Bilden einer Dotierstoffquellenschicht auf einer Seitenwand des Stapels; und Einbringen eines Dotierstoffs in der Dotierstoffquellenschicht in die erste Materialschicht und die dritte Materialschicht, um Source-/Drain-Abschnitte zu bilden.
  18. Halbleiterbauelement, umfassend: einen vertikalen Kanalabschnitt auf einem Substrat; Source/Drain-Abschnitte, die sich jeweils an einem oberen Ende des Kanalabschnitts und einem unteren Ende des Kanalabschnitts relativ zum Substrat befinden; und einen ersten Gatestapel auf einer ersten Seite des Kanalabschnitts in einer seitlichen Richtung und einen zweiten Gatestapel auf einer zweiten Seite des Kanalabschnitts in der seitlichen Richtung, wobei die zweite Seite der ersten Seite gegenüberliegt, wobei eine erste dielektrische Gateschicht in dem ersten Gatestapel teilweise mit einer zweiten dielektrischen Gateschicht in dem zweiten Gatestapel überlappt.
  19. Halbleiterbauelement nach Anspruch 18, wobei der Kanalabschnitt ein gekrümmtes Nanoblatt oder einen gekrümmten Nanodraht mit einem C-förmigen Abschnitt aufweist.
  20. Halbleiterbauelement nach Anspruch 18, wobei ein Teil von jedem des ersten Gatestapels und des zweiten Gatestapels zumindest nahe dem Kanalabschnitt im Wesentlichen koplanar mit dem Kanalabschnitt ist.
  21. Halbleiterbauelement nach Anspruch 19, wobei das gekrümmte Nanoblatt oder der gekrümmte Nanodraht eine im Wesentlichen gleichmäßige Dicke aufweist.
  22. Halbleiterbauelement nach Anspruch 18, wobei sich ein überlappender Abschnitt der ersten dielektrischen Gateschicht und der zweiten dielektrischen Gateschicht von Teilen der ersten dielektrischen Gateschicht und der zweiten dielektrischen Gateschicht gegenüber dem Kanalabschnitt unterscheidet.
  23. Halbleiterbauelement nach Anspruch 18, wobei der Kanalabschnitt eine Spannung in einer vertikalen Richtung aufweist.
  24. Halbleiterbauelement nach Anspruch 18, wobei sich eine Gitterkonstante eines Materials des Kanalabschnitts von einer Gitterkonstante des Materials ohne Verspannung unterscheidet.
  25. Halbleiterbauelement nach Anspruch 23 oder 24, wobei für den Fall, dass das Halbleiterbauelement ein n-Typ-MOSFET ist, der Kanalabschnitt eine Zugspannung oder eine Zugverformung in der vertikalen Richtung aufweist, oder in der vertikalen Richtung eine Gitterkonstante eines Materials des Kanalabschnitts größer ist als eine Gitterkonstante des Materials ohne Verformung; oder für den Fall, dass das Halbleiterbauelement ein p-Typ-MOSFET ist, der Kanalabschnitt eine Druckspannung oder eine Druckverformung in der vertikalen Richtung aufweist, oder in der vertikalen Richtung eine Gitterkonstante eines Materials des Kanalabschnitts kleiner ist als eine Gitterkonstante des Materials ohne Verformung.
  26. Halbleiterbauelement nach Anspruch 18, ferner aufweisend eine weitere Halbleiterschicht, die Seite an Seite mit dem Kanalabschnitt angeordnet ist.
  27. Halbleiterbauelement nach Anspruch 18, wobei der Kanalabschnitt eine erste Oberfläche und eine zweite Oberfläche, die einander gegenüberliegend sind, und eine dritte Oberfläche und eine vierte Oberfläche, die einander gegenüberliegend sind, aufweist, sich die erste dielektrische Gateschicht entlang der ersten Oberfläche, der dritten Oberfläche und der vierten Oberfläche erstreckt, und sich die zweite dielektrische Gateschicht entlang der zweiten Oberfläche und entlang eines Teils der ersten dielektrischen Gateschicht erstreckt, der sich entlang der dritten Oberfläche und der vierten Oberfläche erstreckt.
  28. Elektronische Vorrichtung, aufweisend das Halbleiterbauelement nach einem der Ansprüche 18-27.
  29. Elektronische Vorrichtung nach Anspruch 28, wobei die elektronische Vorrichtung ein Smartphone, einen Personal Computer, einen Tablet-Computer, ein tragbares intelligentes Gerät, ein Gerät mit künstlicher Intelligenz und eine mobile Stromversorgung aufweist.
DE102021213804.7A 2020-12-11 2021-12-06 Halbleiterbauelement mit verspanntem vertikalen kanal, verfahren zum herstellen desselben und elektronische vorrichtung mit demselben Pending DE102021213804A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011462181.1A CN112582464B (zh) 2020-12-11 2020-12-11 应变竖直沟道半导体器件及其制造方法及包括其的电子设备
CN202011462181.1 2020-12-11

Publications (1)

Publication Number Publication Date
DE102021213804A1 true DE102021213804A1 (de) 2022-06-15

Family

ID=75131743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021213804.7A Pending DE102021213804A1 (de) 2020-12-11 2021-12-06 Halbleiterbauelement mit verspanntem vertikalen kanal, verfahren zum herstellen desselben und elektronische vorrichtung mit demselben

Country Status (3)

Country Link
US (1) US20220190169A1 (de)
CN (1) CN112582464B (de)
DE (1) DE102021213804A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745346B (zh) * 2021-08-27 2024-05-14 中国科学院微电子研究所 具有双栅结构的半导体器件及其制造方法及电子设备
CN117673167A (zh) * 2022-08-31 2024-03-08 华为技术有限公司 一种芯片及其制备方法、电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725370B1 (ko) * 2006-01-05 2007-06-07 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
KR100945511B1 (ko) * 2008-04-10 2010-03-09 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US10490697B2 (en) * 2011-12-03 2019-11-26 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US9954101B2 (en) * 2016-06-15 2018-04-24 International Business Machines Corporation Precise junction placement in vertical semiconductor devices using etch stop layers
CN106298778A (zh) * 2016-09-30 2017-01-04 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
US10833193B2 (en) * 2016-09-30 2020-11-10 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device, method of manufacturing the same and electronic device including the device
US10355128B2 (en) * 2016-12-20 2019-07-16 Imec Vzw Double-gate vertical transistor semiconductor device
CN108110059B (zh) * 2017-12-27 2023-03-14 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN109449158A (zh) * 2018-10-26 2019-03-08 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN110993681B (zh) * 2019-12-06 2023-12-12 中国科学院微电子研究所 C形有源区半导体器件及其制造方法及包括其的电子设备
CN111384156B (zh) * 2020-01-21 2021-08-03 中国科学院微电子研究所 C形沟道部半导体器件及其制造方法及包括其的电子设备

Also Published As

Publication number Publication date
CN112582464A (zh) 2021-03-30
US20220190169A1 (en) 2022-06-16
CN112582464B (zh) 2024-06-14

Similar Documents

Publication Publication Date Title
DE102013101162B4 (de) Tunnel-Feldeffekttransistor, Halbleitervorrichtung und Verfahren
DE112014000536B4 (de) Tiefe Gate-Rundherum-Halbleitervorrichtung mit aktiver Germanium- oder Gruppe-III-V-Schicht
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE112010004804B4 (de) Verfahren zum Herstellen von Elementen für eine integrierte Schaltung, insbesondere von FinFETs
DE602004006782T2 (de) Verfahren zur herstellung eines verformten finfet-kanals
DE102013103470B4 (de) Verfahren für einen Feldeffekttransistor
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE102015117142A1 (de) Kontakte für stark skalierte Transistoren
DE112012002832T5 (de) Massiver Finfet mit einheitlicher Höhe und Bodenisolierung
DE102013100857A1 (de) Finnenstruktur für ein FinFET-Bauteil
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102014223911A1 (de) Verfahren zum Bilden von epitaktischem Halbleitermaterial auf Source-/Drainbereichen einer FinFET-Halbleitervorrichtung und die sich ergebenden Vorrichtung
DE102017124226B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013105449A1 (de) Vertikale Tunnel-Feldeffekttransistorzelle und Herstellung derselben
DE112018006629T5 (de) Halbleiterbauelement, herstellungsverfahren davon und elektronische vorrichtung mit selbiger
DE112020000212B4 (de) Verfahren zur herstellung eines transistorkanals mit vertikal gestapelten nanoschichten, die durch finnenförmige brückenzonen verbunden sind
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102021213804A1 (de) Halbleiterbauelement mit verspanntem vertikalen kanal, verfahren zum herstellen desselben und elektronische vorrichtung mit demselben
DE112022003798T5 (de) NOR-Speichervorrichtung, Verfahren zur Herstellung einer NOR-Speichervorrichtung und elektronisches Gerät mit Speichervorrichtung
DE102005045078B4 (de) Feldeffekttransistor mit einer verspannten Kanalschicht an Seitenwänden einer Struktur an einem Halbleitersubstrat
DE102015113695A1 (de) Halbleitervorrichtungen mit Gate-Strukturen und Verfahren zum Herstellen derselben
DE102017110442A1 (de) Finfet-Vorrichtung mit epitaktischen Strukturen, die die Rippen umschliessen, und ihr Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division