CN109449158A - 半导体器件及其制造方法及包括该器件的电子设备 - Google Patents

半导体器件及其制造方法及包括该器件的电子设备 Download PDF

Info

Publication number
CN109449158A
CN109449158A CN201811265733.2A CN201811265733A CN109449158A CN 109449158 A CN109449158 A CN 109449158A CN 201811265733 A CN201811265733 A CN 201811265733A CN 109449158 A CN109449158 A CN 109449158A
Authority
CN
China
Prior art keywords
layer
channel layer
source drain
crystal
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811265733.2A
Other languages
English (en)
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811265733.2A priority Critical patent/CN109449158A/zh
Priority to CN202111335863.0A priority patent/CN114068533A/zh
Priority to PCT/CN2018/113049 priority patent/WO2020082405A1/zh
Priority to US17/261,862 priority patent/US11652103B2/en
Publication of CN109449158A publication Critical patent/CN109449158A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体器件及其制造方法及包括该半导体器件的电子设备。根据本公开的实施例，半导体器件可以包括：衬底、依次叠置在衬底上的第一器件和第二器件。第一器件和第二器件各自均包括：从下至上依次叠置的第一源/漏层、沟道层和第二源/漏层，以及绕沟道层的至少部分外周形成的栅堆叠，第一器件和第二器件各自的沟道层的侧壁中至少部分沿不同的晶体晶面或晶面族延伸。

Description

半导体器件及其制造方法及包括该器件的电子设备
技术领域
本公开涉及半导体领域，具体地，涉及竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。
背景技术
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，缩小水平型器件所占的面积，一般要求源极、漏极和栅极所占的面积缩小，这样会使器件性能变差(例如，功耗和电阻增加)，故水平型器件的面积不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件所占的面积更容易缩小。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种能够很好地缩小所占面积的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。
根据本公开的一个方面，提供了一种半导体器件，包括：衬底；依次叠置在衬底上的第一器件和第二器件，第一器件和第二器件各自均包括：从下至上依次叠置的第一源/漏层、沟道层和第二源/漏层，以及绕沟道层的至少部分外周形成的栅堆叠，第一器件和第二器件各自的沟道层的侧壁中至少部分沿不同的晶体晶面或晶面族延伸。
根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上从下至上依次叠置第一器件的第一源/漏层、沟道层和第二源/漏层以及第二器件的第一源/漏层、沟道层和第二源/漏层；在第一器件的第一源/漏层、沟道层和第二源/漏层以及第二半导体器件的第一源/漏层、沟道层和第二源/漏层中限定相应半导体器件的有源区，使得第一器件的沟道层的侧壁与第二器件的沟道层的侧壁中至少部分沿不同的晶体晶面或晶面族延伸；以及分别绕第一器件和第二器件各自的沟道层的至少部分外周形成第一器件和第二器件各自的栅堆叠。
根据本公开的另一方面，提供了一种电子设备，包括至少部分地由上述半导体器件形成的集成电路。
根据本公开的实施例，半导体器件包括彼此叠置的竖直型器件，能够大幅度地缩小面积，节省空间。栅堆叠绕沟道层的至少部分外周形成且沟道形成于沟道层中，从而栅长可以由沟道层的厚度确定，可以实现对栅长的较好控制。另外，可以将不同器件的沟道层的至少一部分侧壁设置为沿不同晶体晶面或晶面族延伸。由于载流子在不同晶体晶面或晶面族方向上可以具有不同的迁移率，于是可以调节不同器件的沟道层中的载流子迁移率，进而调节不同器件的导通效果，以优化半导体器件的整体性能。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1至25示出了根据本公开实施例的制造半导体器件的流程的示意图；
图26至35示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；
图36至39示出示出了根据本公开实施例对硬掩膜层进行构图的流程的示意图。
贯穿附图，相同或相似的附图标记表示相同或相似的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本公开实施例的半导体器件可以包括依次叠置在衬底上的第一器件和第二器件。第一器件和第二器件均为竖直型器件。这种竖直型器件可以包括依次叠置的第一源/漏层、沟道层和第二源/漏层。在第一源/漏层和第二源/漏层中可以形成器件的源/漏区，且在沟道层中可以形成器件的沟道区。分处于沟道区两端的源/漏区之间可以通过沟道区形成导电通道。不同竖直器件的有源区叠层配置可以相同，也可以不同。
根据本公开的实施例，不同器件特别是不同导电类型的器件的沟道层的至少一部分侧壁可以沿不同的晶体晶面或晶面族延伸。由于载流子在不同晶体晶面或晶面族方向上可以具有不同的迁移率，于是可以调节不同器件的沟道层中的载流子迁移率，进而调节不同器件的导通效果，以优化半导体器件的整体性能。例如，在沟道层为单晶半导体材料或者为Si、SiGe或Ge晶体之一的情况下，n型器件的沟道层侧壁中至少部分可以沿(100)晶面或{100}晶面族延伸，因为该晶面或晶面族有利于电子的迁移率；而p型器件的沟道层侧壁中至少部分可以沿(110)晶面或{110}晶面族延伸，因为该晶面或晶面族有利于空穴的迁移率。另外，在器件为不同导电类型时，可以形成互补金属氧化物半导体(CMOS)配置。
根据本公开的实施例，可以并非对沟道层的所有侧壁进行优化(即，使它们均沿期望的晶体晶面或晶面族延伸)，而是只对部分侧壁进行优化。例如，为提升器件可靠性和降低工艺波动，可以对沟道层进行倒角处理。此时，侧壁的圆角部分可能并非沿着期望的晶体晶面或晶面族延伸。又如，可以对沟道层的侧壁中面积较大的侧壁进行优化，而忽略面积较小的侧壁的影响，例如在纳米片的情况下。此种情况下，侧壁的晶面不是单一晶面族。
根据本公开的实施例，器件的第一源/漏层可以沿[100]晶向或沿<100>晶向族指向其第二源/漏层的方向，该指向平行于{100}晶面族和{110}晶面族，即{100}晶面族和{110}晶面族垂直于衬底，使得沿{100}晶面族或{110}晶面族延伸的沟道层侧壁垂直于衬底。
在沟道层的侧壁沿晶体晶面或晶面族延伸时，沟道层的相邻侧壁之间可能形成尖角。这种尖角并不稳定，可能降低器件的可靠性和造成器件性能的波动。为此，可以对沟道层进行倒角处理，使得沟道层的相邻侧壁所形成的角可以为相对和缓的圆角。
沟道层可以由半导体的单晶材料构成，以改善器件性能，例如降低沟道电阻。不同器件的沟道层的半导体单晶材料可以具有相同的晶向，和/或可以具有相同的晶体结构。这样，这些器件的沟道层可以用同样的基体制造，制造方便且缺陷较少。
当然，第一、第二源/漏层也可以由半导体的单晶材料构成。这种情况下，沟道层的半导体单晶材料与源/漏层的半导体单晶材料可以是共晶体。沟道层半导体单晶材料的电子或空穴迁移率可以大于第一、第二源/漏层的电子或空穴迁移率。另外，第一、第二源/漏层的禁带宽度可以大于沟道层半导体单晶材料的禁带宽度。
栅堆叠可以绕沟道层的至少部分外周形成。于是，栅长可以由沟道层自身的厚度来确定，而不是如常规技术中那样依赖于刻蚀时间来确定。沟道层例如可以通过外延生长来形成，从而其厚度可以很好地控制。因此，可以很好地控制栅长。
根据本公开的实施例，栅堆叠可以自对准于沟道层。例如，栅堆叠可以与沟道层实质上共面。特别是，栅堆叠所占据的空间可以由沟道层与第一、第二源/漏层之间的界面来限定。这种情况下，栅堆叠的至少部分上表面可以与沟道层的上表面实质上共面，且栅堆叠的至少部分下表面可以与沟道层的下表面实质上共面。这样，可以减少或甚至避免栅堆叠与源/漏区的交迭，有助于降低栅与源/漏之间的寄生电容。
根据本公开的实施例，沟道层可以相对于源/漏层具有刻蚀选择性，例如包括不同的半导体材料。这样，有利于分别对沟道层和源/漏层进行处理例如选择性刻蚀。另外，第一源/漏层和第二源/漏层可以包括相同的半导体材料。
根据本公开的实施例，第一、第二源/漏层的横向尺寸可以大于沟道层的横向尺寸，使得沟道层的外周相对于第一、第二源/漏层的外周向内凹入，所形成的栅堆叠可以嵌于沟道层相对于第一、第二源/漏层的凹入中。根据本公开的其他实施例，第一、第二源/漏层的横向尺寸可以不大于沟道层的横向尺寸，从而可以减小所形成的栅堆叠与源/漏区的正对面积，有助于降低栅与源/漏之间的重叠电容。在俯视图中，第二器件的第一源/漏层、沟道层和第二源/漏层可以处于第一器件的第二源/漏层的范围之内。
第一器件和第二器件可以是彼此电连接的。例如，这种电连接可以通过第一器件的第二源/漏层与第二器件的第一源/漏层彼此邻接即直接物理接触来实现。这种情形下，第一器件的第二源/漏层与第二器件的第一源/漏层甚至可以是一体的，也即，它们可以通过同一半导体层来提供。
由于第一器件和第二器件均是竖直型器件且彼此叠置，因此除了处于最上方的第二器件的第二源/漏层之外，其余源/漏层(其中形成器件的源/漏区)以及绕沟道层形成的栅堆叠无法直接在各自的上方形成电接触部。因此，为了形成到它们的电连接，可以形成在横向上偏移的电接触部，并通过横向延伸的部件而与之电连接。例如，绕沟道层外周形成的栅堆叠(具体地，其中的栅导体)可以包括从相应的凹入横向向外延伸的横向延伸部分，该横向延伸部分可以延伸超出所限定的有源区外周，以便随后能够在其上方形成与之相接触的电接触部。对于第一器件的第二源/漏层及第二器件的第一源/漏层，可以提供与之邻接的电接触层。电接触层可以环绕第一器件的第二源/漏层及第二器件的第一源/漏层的外周，以降低接触电阻。电接触层的一部分(称作“横向延伸部分”)可以相对于其余部分横向伸出，且可以伸出到所限定的有源区之外，以便随后能够在其上方形成与之相接触的电接触部。对于处于最下方的第一器件的第一源/漏层，可以将其构图为下部延伸超出上部的外周，从而随后能够在其下部的上方形成与之相接触的电接触部。
由于存在多个这样的横向延伸部分，这些横向延伸部分中的至少一些可以向着不同的方向横向延伸，以避免相应的电接触部之间相互干扰。如果这些横向延伸部分中至少一些在竖直方向上交迭，则在这些交迭的横向延伸部分中，位于下方的横向延伸部分可以延伸超出位于上方的横向延伸部分，以避免相应电接触相互干扰。
这种半导体器件例如可以如下制造。具体地，可以在衬底上从下至上依次叠置第一器件的第一源/漏层、沟道层和第二源/漏层以及第二器件的第一源/漏层、沟道层和第二源/漏层。例如可以通过外延生长来提供这些层，在外延生长时，可以控制所生长的沟道层的厚度。另外，如上所述，第一器件的第二源/漏层与第二器件的第一源/漏层可以是一体的，即，同一层。由于分别外延生长，至少一对相邻层之间可以具有清晰的晶体界面。另外，可以分别对各层进行不同掺杂，于是至少一对相邻层之间可以具有掺杂浓度界面。
对于叠置的上述各层，可以在其中限定有源区。例如，可以将它们依次选择性刻蚀为所需的形状。刻蚀的顺序可以从上至下对各层依次进行，如上所述，为了便于在后继工艺中连接处于最下方的第一器件的第一源/漏层中形成的源/漏区，对该层的刻蚀可以只针对该层的上部，从而该层的下部可以延伸超出其上部的外周。然后，可以绕沟道层的外周形成栅堆叠。
根据本公开的实施例，可以沿一定的晶体晶面或晶面族来形成沟道层的侧壁。当然，在限定有源区时通常利用相同的掩模，于是第一源/漏层和第二源/漏层的侧壁也可以沿相同的晶体晶面或晶面族延伸。于是，有源区可以呈方柱状。另外，对于第一器件和第二器件，特别是在它们具有不同导电类型时，它们各自的沟道层的侧壁中至少部分可以沿不同的晶体晶面或晶面族延伸。
在第一器件和第二器件的沟道层的至少部分侧壁沿不同的晶体晶面或晶面族延伸时，可以分别利用不同的掩模来对它们进行构图。例如，可以利用至少部分侧壁沿期望的晶体晶面或晶面族延伸的第一掩模来对第二器件的有源区进行构图，并可以利用至少部分侧壁沿不同的期望晶体晶面或晶面族延伸的第二掩模来对第一器件的有源区进行构图。由于构图从上至下进行，为避免处于上方的第二器件的有源区阻碍对处于下方的第一器件的有源区的构图，第一掩模的边界可以处于第二掩模的边界的范围之内。
另外，可以使各器件的沟道层的外周相对于相应的第一、第二源/漏层的外周向内凹入，以便限定容纳栅堆叠的空间。例如，这可以通过选择性刻蚀来实现。于是，栅堆叠可以嵌入该凹入中。为了保持沟道层的侧壁仍然沿相应晶面或晶面族延伸，沟道层的凹入可以通过各向同性刻蚀来实现。
为了提高器件的可靠性，可以将沟道层的相邻侧壁之间形成的尖角处理为相对和缓的圆角。
在各器件的第一、第二源/漏层中可以形成源/漏区。例如，这可以通过对第一、第二源/漏层掺杂来实现。例如，可以进行离子注入、等离子体掺杂，或者在生长第一、第二源/漏层时原位掺杂。根据一有利实施例，可以在沟道层的外周相对于第一、第二源/漏层的外周形成的凹入中，形成牺牲栅，然后在第一、第二源/漏层的表面上形成掺杂剂源层，并通过例如退火使掺杂剂源层中的掺杂剂经第一、第二源/漏层进入有源区中。牺牲栅可以阻止掺杂剂源层中的掺杂剂直接进入沟道层中。但是，可以有部分掺杂剂经由第一、第二源/漏层而进入沟道层靠近第一源/漏层和第二源/漏层的端部，由此在沟道层靠近第一源/漏层和第二源/漏层的端部形成掺杂分布，这有助于降低器件导通时源/漏区与沟道区之间的电阻，从而提升器件性能。对于第一器件和第二器件，形成源/漏区的操作可以一起进行(例如，在它们各自的源/漏区具有相同或相似掺杂特性的情况下)，或者可以分开进行(例如，在它们各自的源/漏区具有不同的掺杂特性的情况下)。在后续制作过程中，可以去除沟道层的外周相对于第一、第二源/漏层的外周形成的凹入中的牺牲栅，在相应凹入中形成针对相应器件的栅堆叠。
在上述从上至下的刻蚀过程中，在形成第二器件的牺牲栅之后且在限定第一器件的有源区之前，为了保护已形成的第二器件有源区不受后续处理的影响，还可以在第二器件的第一、第二源/漏层的表面上形成保护层。另外，在形成第一器件和第二器件的牺牲栅之后，还可以对源/漏层进行硅化处理，以降低接触电阻。
本公开可以各种形式呈现，以下将描述其中一些示例。
图1至25示出了根据本公开实施例的制造半导体器件的流程的示意图。
如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。根据本公开的实施例，衬底1001可以是(100)单晶硅、单晶锗硅或单晶锗晶圆。此时，与(100)晶面垂直的晶面中既有{100}晶面族的晶面又有{110}晶面族的晶面，有利于下述器件的制造。
在衬底1001上，可以通过例如外延生长，依次形成第一源/漏层1003、第一沟道层1005、第二源/漏层1007、第二沟道层1009以及第三源/漏层1011。例如，对于p型器件，第一源/漏层1003可以包括合适的半导体材料如SiGe(Ge的原子百分比可以为约10-40％)，厚度为约20-50nm；第一沟道层1005可以包括不同于第一源/漏层1003、第二源/漏层1007的半导体材料如Si，厚度为约10-100nm；第二源/漏层1007可以包括与第一源/漏层1003相同的材料如SiGe(Ge的原子百分比可以为约10-40％)；第二沟道层1009可以包括不同于第二源/漏层1007、第三源/漏层1011的半导体材料如Si，厚度为约10-100nm；第三源/漏层1011可以包括与第二源/漏层1007相同的材料如SiGe(Ge的原子百分比可以为约10-40％)，厚度为约20-50nm。源/漏层和沟道层的材料选择不限于此，可以包括能够提供适当刻蚀选择性的其他半导体材料。例如，各沟道层可以包括与之下或之上的源/漏层相同的组分，但是组分含量不同的半导体材料(例如，都是SiGe，但是其中Ge的原子百分比不同)，只要沟道层相对于之下及之上的源/漏层具备刻蚀选择性。
在该示例中，第一源/漏层1003、第一沟道层1005以及第二源/漏层1007的下部1007-1(例如，厚度为约10-50nm)用于限定第一器件的有源区，且第二源/漏层1007的上部1007-2(例如，厚度为约10-50nm)、第二沟道层1009以及第三源/漏层1011用于限定第二器件的有源区。在此，第一器件和第二器件彼此邻接，且共享相同的源/漏层1007。但是本公开不限于此。例如，可以分别生长用于第一器件的源/漏层1007-1以及用于第二器件的源/漏层1007-2，它们可以具有相同或不同的半导体材料。甚至，第一器件和第二器件并不邻接，而是在之间具有电介质层从而彼此电隔离，例如，可以在用于第一器件的源/漏层1007-1以及用于第二器件的源/漏层1007-2之间另外沉积电介质层。
在生长各源/漏层1003、1007、1011时，可以对它们进行原位掺杂，以便随后形成源/漏区。例如，对于n型器件，可以进行n型掺杂；对于p型器件，可以进行p型掺杂。
另外，在生长沟道层1005、1009时，也可以对它们进行原位掺杂，以调节器件阈值电压(Vt)。例如，对于n型器件，可以进行p型掺杂，掺杂浓度为约1E17-1E19cm-3；对于p型器件，可以进行n型掺杂，掺杂浓度为约1E17-1E19cm-3。
另外，对于无结器件，可以对各源/漏层1003、1007、1011以及沟道层1005、1009进行相同类型的掺杂。
在该示例中，第一源/漏层1003是另外生长在衬底1001上的。但是，本公开不限于此。例如，可以通过衬底1001自身来形成第一源/漏层。在这种情况下，可以通过在衬底1001中形成阱区，以便在其中形成源/漏区。
另外，为了后继处理中构图的方便以及提供适当的停止层等目的，在所生长的这些半导体层之上，还可以形成硬掩模1013。在该示例中，硬掩模1013可以包括依次叠置的第一硬掩模层1013-1、第二硬掩模层1013-2和第三硬掩模层1013-3。例如，第一硬掩模层1013-1可以包括氧化物(如氧化硅)，厚度为约2-10nm；第二硬掩模层1013-2可以包括氮化物(如氮化硅)，厚度为约10-100nm；第三硬掩模层1013-3可以包括氧化物，厚度为约20-100nm。硬掩模1013的叠层配置主要是为了在后继处理中提供合适的刻蚀选择性，本领域技术人员可以设想其他配置。
接下来，可以限定器件的有源区。例如，这可以如下进行。具体地，如图2(a)和2(b)(图2(a)是截面图，图2(b)是俯视图，其中的AA′线示出了截面的截取位置)所示，可以在硬掩模1013上形成光刻胶(未示出)，通过光刻(曝光和显影)将光刻胶构图为所需形状(在该示例中，大致矩形)。在此，为了增强半导体器件的性能，可以根据器件的类型，按照不同的晶体晶面或晶面族方向来对光刻胶构图进行刻蚀。在本例中，假设第二器件为n型器件，期望其沟道的至少部分侧壁沿着(100)晶面或{100}晶面族延伸，故而可以将相应光刻胶构图为至少部分或者全部侧壁沿衬底1001的(100)晶面或{100}晶面族延伸(由于沟道层外延生长在衬底1001上，故而也沿沟道层的(100)晶面或{100}晶面族延伸)的大致矩形图案。
然后，可以将构图后的光刻胶的形状转移到硬掩模1013。例如，可以依次对第三硬掩模层1013-3、第二硬掩模层1013-2和第一硬掩模层1013-1进行选择性刻蚀如反应离子刻蚀(RIE)。然后，可以依次对第三源/漏层1011、第二沟道层1009和第二源/漏层1007进行选择性刻蚀如RIE。刻蚀进行到第二源/漏层1007中，但并未进行到第二源/漏层1007的底面处，从而第二源/漏层的上部1007-2被构图为对应于硬掩模的形状，而其下部1007-1基本未变。于是，刻蚀后第三源/漏层1011、第二沟道层1009和第二源/漏层的上部1007-2形成方柱状。RIE例如可以按大致垂直于衬底表面的方向进行，从而该方柱状也大致垂直于衬底表面。之后，可以去除光刻胶。
如图2(b)所示，刻蚀后第三源/漏层1011、第二沟道层1009和第二源/漏层的上部1007-2的侧壁中至少部分沿(100)晶面或{100}晶面族延伸。
当然，在其他实施例中，第二器件也可以是p型器件。当第二器件为p型器件时，可以将光刻胶构图为至少部分侧壁平行于(110)晶面或{110}晶面族延伸。于是，刻蚀后第三源/漏层1011、第二沟道层1009和第二源/漏层的上部1007-2的侧壁中至少部分沿(110)晶面或{110}晶面族延伸。
然后，如图3(a)和3(b)(图3(a)是正视截面图，图3(b)是俯视截面图，其中的11′线示出了俯视截面的截取位置，AA′线示出了正视截面的截取位置)所示，可以使第二沟道层1009的外周相对于第二源/漏层的上部1007-2和第三源/漏层1011的外周凹入(在该示例中，沿大致平行于衬底表面的横向方向凹入)。该凹入的上下侧壁分别由第二沟道层1009与第二源/漏层1007以及第二沟道层1009与第三源/漏层1011之间的界面限定。例如，这可以通过相对于第二源/漏层1007和第三源/漏层1011，进一步各向同性地选择性刻蚀第二沟道层1009来实现。例如，可以使用原子层刻蚀(ALE)或数字化刻蚀，来进行选择性刻蚀，以便更精确地控制刻蚀的量。
这样，就限定了第二器件的有源区(刻蚀后的第二源/漏层的上部1007-2、第二沟道层1009和第三源/漏层1011)。在该示例中，有源区大致呈方柱状，在有源区中，第二源/漏层的上部1007-2和第三源/漏层1011的外周可以实质上对准，而第二沟道层1009的外周相对凹入。如图3(b)所示，由于采用各向同性刻蚀，第二沟道层1009在刻蚀前后基本保持共形，从而呈横向尺寸较小的方柱状，且其侧壁中至少部分依然保持沿(100)晶面或{100}晶面族延伸。
如图3(b)所示，第二沟道层1009的侧壁沿(100)晶面或{100}晶面族延伸，从而其相邻侧壁之间形成尖角。这种尖角在随后的工艺中可能损坏，导致工艺的不稳地性、器件可靠性的下降和器件性能的波动。为此，可以对这种尖角进行倒角处理，以使其圆滑。例如，可以通过氧化(且随后去除氧化层)，来将这种尖角处理为圆角。
在第二沟道层1009相对于第二源/漏层的上部1007-2和第三源/漏层1011的凹入中，随后将形成栅堆叠。为避免后继处理对于沟道层1009造成影响或者在该凹入中留下不必要的材料从而影响后继栅堆叠的形成，可以在该凹入中填充一材料层以占据栅堆叠的空间(因此，该材料层可以称作“牺牲栅”)。例如，这可以通过在图3(a)和3(b)所示的结构上淀积氮化物，然后对淀积的氮化物进行回蚀如RIE。可以以大致垂直于衬底表面的方向进行RIE，氮化物可仅留在凹入内，形成牺牲栅1015，如图4所示。这种情况下，牺牲栅1015可以基本上填满上述凹入。
可选地，还可以对第二源/漏层的上部1007-2和第三源/漏层1011进一步掺杂，特别是在上述原位掺杂浓度不够的情况下。具体地，如图5所示，可以在图4所示的结构上形成掺杂剂源层1017。例如，掺杂剂源层1017可以包括氧化物如氧化硅，其中含有掺杂剂。对于n型器件，可以包含n型掺杂剂；对于p型器件，可以包含p型掺杂剂。在此，为了减少掺杂剂源层1017对用于另一器件(第一器件)的第二源/漏层下部1007-1的影响(特别是在第一器件和第二器件的源/漏区具有不同掺杂特性的情况下)，掺杂剂源层1017可以形成为第二器件的有源区的侧壁上的侧墙(spacer)的形式(由于牺牲栅1015的存在，该侧墙事实上形成于第二源/漏层的上部1007-2和第三源/漏层1011的侧壁上)。例如，可以通过例如化学气相淀积(CVD)或原子层淀积(ALD)等大致共形地在图4所示结构的表面上淀积一薄膜，然后沿大致垂直于衬底表面的方向对该薄膜进行RIE，来得到侧墙形式的掺杂剂源层1017。
然后，如图6所示，可以通过例如退火，激活原位掺杂的杂质或者进一步使掺杂剂源层1017中包含的掺杂剂进入有源区中，从而在其中形成掺杂区，如图中的阴影部分所示。更具体地，可以在第三源/漏层1011中形成第二半导体器件的源/漏区之一S/D-t1，且在第二源/漏层的上部1007-2中形成第二半导体器件的另一源/漏区S/D-t2。之后，可以去除掺杂剂源层1017。
另外，尽管有牺牲栅1015存在，但是掺杂剂也可以经由第二源/漏层的上部1007-2和第三源/漏层1011而进入第二沟道层1009中，从而在第二沟道层1009的上下两端处形成一定的掺杂分布(图中未示出)。这种掺杂分布可以降低器件导通时源/漏区之间的电阻，从而提升器件性能。
接下来，可以针对第一器件进行类似处理。如图7(a)所示，在第二器件的有源区周围和上方淀积氧化物1013-4，对其进行平坦化处理如CMP，平坦化处理可以停止于第二硬掩膜层1013-3，与原先存在的第三硬掩膜层1013-3形成一体(之后共同标记为1013-3)。该氧化物层随后可以对第一器件的有源区进行构图的过程中保护第二器件的有源区。
然后，可以限定第一器件的有源区。如图7(b)和7(c)(图7(b)是截面图，图7(c)是俯视图，其中的AA′线示出了截面的截取位置)所示，可以形成光刻胶(未示出)，将光刻胶构图为所需形状(在该示例中，大致矩形，但是与先前的光刻胶图案的取向不同)。在本例中，假设第一器件与第二器件类型不同例如为p型器件，期望其沟道的至少部分侧壁沿着(110)晶面或{110}晶面族延伸，故而可以将相应光刻胶构图为至少部分或者全部侧壁沿衬底1001的(110)晶面或{110}晶面族延伸(由于沟道层外延生长在衬底1001上，故而也沿沟道层的(110)晶面或{110}晶面族延伸)的大致矩形图案。
另外，为避免与先前形成的第二器件的有源区相干扰，构图后的光刻胶所占据的范围使第二器件的有源区完全处于该范围之内。这样，可以将光刻胶的图案转移到第二器件的有源区下方的层中。
然后，将构图后的光刻胶的形状转移到下方的层中。可以依次对氧化物层1013-3、第二源/漏层1007的下部1007-1、第一沟道层1005和第一源/漏层1003进行选择性刻蚀如RIE。刻蚀可以进行到第一源/漏层1003中，但并未进行到第一源/漏层1003的底面处，从而第一源/漏层1003的上部被刻蚀，而下部基本未变。于是，刻蚀后第二源/漏层1007的下部1007-1、第一沟道层1005和第一源/漏层1003(或其上部)被构图为对应于光刻胶的形状，在本例中为方柱状。RIE例如可以按大致垂直于衬底表面的方向进行，从而该柱状也大致垂直于衬底表面。之后，可以去除光刻胶。
根据本公开的实施例，为了保护第二器件的有源区(特别是源/漏区)在后继处理中不受影响(特别是为了抑制掺杂剂交叉污染)，可以在其外周形成保护层1019，如图7(b)所示。为此，在对氧化物层1013-3进行RIE时，可以停止于第二源/漏层1007的下部1007-1。在RIE后的氧化物层1013-3的侧壁上，可以形成保护层1019。这种保护层1019也可以形成为侧墙形式，例如可以是SiC等。然后再接着刻蚀第二源/漏层1007的下部1007-1、第一沟道层1005和第一源/漏层1003。
如上所述，在该示例中，光刻胶构图为至少部分或者全部侧壁沿(110)晶面或{110}晶面族延伸。如图7(c)所示，刻蚀后第二源/漏层1007的下部1007-1、第一沟道层1005和第一源/漏层1003的上部的侧壁中至少部分沿(110)晶面或{110}晶面族延伸。
另外，如图7(c)所示，在限定第一器件的有源区时，已经形成的第二器件的第三源/漏层1011和第二源/漏层的上部1007-2也可能受到影响，使得第三源/漏层1011和第二源/漏层的上部1007-2(图中虚线所示)从大致方柱体变为大致八面柱体，而第二沟道层1009(图中点状线所示)由于是横向尺寸较小的方柱体，可以没有受到影响，其侧壁依然保持沿(100)晶面或{100}晶面族延伸。
根据其他实施例，第一器件也可以是n型器件。当第一器件为n型器件时，可以将光刻胶构图为其至少侧壁沿(100)晶面或{100}晶面族方向延伸，于是刻蚀后第二源/漏层1007的下部1007-1、第一沟道层1005和第一源/漏层1003的上部的侧壁中至少部分沿(100)晶面或{100}晶面族延伸。
然后，如图8(a)和8(b)(图8(a)是正视截面图，图8(b)是俯视截面图，其中的AA′线示出了正视截面的截取位置，其中的22′线示出了俯视截面的截取位置)所示，同样可以使第一沟道层1005的外周相对于第二源/漏层1007的下部1007-1和第一源/漏层1003(或其上部)的外周凹入(在该示例中，沿大致平行于衬底表面的横向方向凹入)。该凹入的上下侧壁分别由第一沟道层1005与第二源/漏层1007以及第一沟道层1005与第一源/漏层1003之间的界面限定。例如，这可以通过相对于第二源/漏层1007和第一源/漏层1003，进一步各向同性地选择性刻蚀沟道层1005来实现。例如，可以使用原子层刻蚀(ALE)或数字化刻蚀，来进行选择性刻蚀，以便更精确地控制刻蚀的量。
这样，就限定了第一器件的有源区(刻蚀后的第二源/漏层的下部1007-1、第一沟道层1005和第一源/漏层1003)。在该示例中，有源区大致呈方柱状，在有源区中，第二源/漏层的下部1007-1和第一源/漏层1003的外周可以实质上对准，而第一沟道层1005的外周相对凹入。如图8(b)所示，由于采用各向同性刻蚀，第一沟道层1005在刻蚀前后基本保持共形，从而呈横向尺寸较小的方柱状，且其侧壁中至少部分依然保持沿(110)晶面或{110}晶面族延伸。
如图8(b)所示，第一沟道层1005的侧壁沿(110)晶面或{110}晶面族延伸，从而其相邻侧壁之间形成尖角。这种尖角在随后的工艺中可能损坏，导致工艺的不稳地性、器件可靠性的下降和器件性能的波动。为此，可以对这种尖角进行倒角处理，以使其圆滑。例如，可以通过氧化(且随后去除氧化层)，来将这种尖角处理为圆角。
如上所述，在第一沟道层1005相对于第二源/漏层的下部1007-1和第一源/漏层1003所形成的凹入中可以形成牺牲栅1021，如图9所示。牺牲栅1021例如可以包括氮化物。如上所述，这可以通过淀积氮化物并回蚀来实现。可选地，为了改善选择性或工艺控制，在淀积氮化物之前，还可以淀积一层薄氧化物(例如，厚度为约1-5nm，图中未示出)。
类似地，可以可选地对第二源/漏层的下部1007-1和第一源/漏层1003进一步掺杂，特别是在上述原位掺杂浓度不够的情况下。具体地，如图10所示，可以在图9所示的结构上形成掺杂剂源层1023。例如，掺杂剂源层1023可以包括氧化物如氧化硅，其中含有掺杂剂。对于n型器件，可以包含n型掺杂剂；对于p型器件，可以包含p型掺杂剂。在此，掺杂剂源层1023可以是一薄膜，从而可以通过例如CVD或ALD等大致共形地淀积在图9所示结构的表面上。
然后，如图11所示，可以通过例如退火，激活原位掺杂的杂质或者进一步使掺杂剂源层1023中包含的掺杂剂进入有源区中，从而在其中形成掺杂区，如图11中的阴影部分所示。更具体地，可以在第二源/漏层的下部1007-1中形成第一半导体器件的源/漏区之一S/D-b1，且在第一源/漏层1003中形成第一半导体器件的另一源/漏区S/D-b2。由于保护层1019的存在，可以抑制掺杂剂源层1023中的掺杂剂进入第二器件的有源区中。之后，可以通过例如选择性刻蚀，去除掺杂剂源层1023和保护层1019，氧化物1013-3也可以一并被去除。
在该示例中，掺杂剂源层1023包括沿第一源/漏层1003的下部(未被刻蚀的部分)的水平表面延伸的部分，从而甚至可以在第一源/漏层1003的下部(未被刻蚀的部分)的水平表面处形成掺杂区，该掺杂区延伸超出柱状有源区的外周。这样，在后继工艺中可以容易地通过该掺杂区电连接到源/漏区S/D-b2。
在以上示例中，通过从掺杂剂源层向有源区中驱入(drive in)掺杂剂来形成源/漏区，但是本公开不限于此。例如，可以通过离子注入、等离子体掺杂等方式，来形成源/漏区。
可选地，为了降低接触电阻，可以在源/漏区的表面处形成硅化物1025，如图12所示。例如，这可以通过在图11所示的结构上淀积一层金属层(例如，Ni、NiPt或Co)，并进行退火以使该金属层与半导体材料发生硅化反应，来生成硅化物1025。在该示例中，硅化物1025还形成在第一源/漏层1003的下部(未被刻蚀的部分)的水平表面上。随后，可以去除未反应的剩余金属。
可以在有源区周围形成隔离层，以实现电隔离。在此，为配合下述栅堆叠和电接触层的形成，隔离层分多层形成。
例如，如图13所示，可以在图12所示的结构上淀积氧化物1027，并对其进行平坦化处理如化学机械抛光(CMP)。CMP可以停止于第二硬掩膜层1013-2(氮化物)。然后，如图14所示，可以回蚀平坦化的氧化物，以形成第一隔离层1027。在此，隔离层1027的顶面可以位于第一沟道层1005的顶面与底面之间，这有助于形成自对准的栅堆叠。由于牺牲栅1015、1021的存在，可以避免隔离层1027的材料进入要容纳栅堆叠的上述凹入中。
之后，如图15所示，可以去除牺牲栅1021，以释放第一沟道层1005的凹入中的空间。例如，可以通过选择性刻蚀，来去除牺牲栅1021(氮化物)。在该示例中，由于牺牲栅1015以及第二硬掩模层1013-2同样是氮化物，故而其也被去除。此外，在去除牺牲栅1021、1015之后，还可以进行清洗，以清洁沟道层1005、1009的表面(例如，去除表面可能存在的氧化层)。在清洗过程中，第一硬掩模层1013-1也可以被去除。
然后，如图16所示，可以在第一沟道层1005的凹入中形成栅堆叠。具体地，可以在图15所示的结构上依次淀积第一栅介质层1029和第一栅导体层1031，并对所淀积的第一栅导体层1031(以及可选地第一栅介质层1029)进行回蚀，使其在凹入之外的部分的顶面不高于且优选低于第一沟道层1005的顶面。例如，第一栅介质层1029可以包括高K栅介质如HfO2；第一栅导体层1031可以包括金属栅导体。另外，在第一栅介质层1029和第一栅导体层1031之间，还可以形成功函数调节层。在形成第一栅介质层1029之前，还可以形成例如氧化物的界面层。
这样，第一器件的栅堆叠可以嵌入并自对准到第一沟道层1005的凹入中，从而与第一沟道层1005的整个高度相交迭。另外，在第二沟道层1009的凹入中，也嵌入了第一栅介质层1029和第一栅导体层1031的叠层。
接下来，可以对栅堆叠的形状进行调整，以便于后继互连制作。例如，可以在图16所示的结构上形成光刻胶(未示出)。该光刻胶例如通过光刻构图为覆盖栅堆叠露于凹入之外的一部分(在该示例中，图中左半部)，且露出栅堆叠露于凹入之外的另一部分(在该示例中，图中右半边)。然后，可以光刻胶为掩模，对第一栅导体层1031进行选择性刻蚀如RIE。这样，第一栅导体层1031除了留于凹入之内的部分之外，被光刻胶遮挡的部分得以保留，如图17所示。随后，可以通过该部分来实现到栅堆叠的电连接。
根据另一实施例，也可以进一步对第一栅介质层1029进行选择性刻蚀如RIE(图中未示出)。之后，可以去除光刻胶。
然后，如图18所示，可以在图17所示的结构上淀积氧化物，并对其回蚀，以形成第二隔离层1033。在回蚀之前，可以对淀积的氧化物进行平坦化处理如CMP。在此，隔离层1033的顶面可以位于第二源/漏层1007的顶面与底面之间(优选地，位于第二源/漏层的下部1007-1的顶面与底面之间)，这有助于形成与第一器件的源/漏区S/D-b1以及第二器件的源/漏区S/D-t2相邻接的电接触层。
接着，如图19所示，可以在图18所示的结构上，通过淀积导电材料并对其回蚀，来形成电接触层1037。例如，电接触层1037可以包括金属如W。电接触层1037的顶面可以低于第二源/漏层1007的顶面(优选地，不低于第二源漏层的上部1007-2的底面)。优选地，在淀积导电材料之前，可以去除暴露在外的高K栅介质层1029，并且还可以先淀积一层阻挡层1035如TiN。
接下来，可以对电接触层1037的形状进行调整，以便于后继互连制作。例如，如图20所示，可以利用光刻，将电接触层1037构图为其一部分(在该示例中，图中右侧部分)相对于其余部分横向伸出。随后，可以通过该伸出部分来实现到电接触层1037的电连接。优选地，电接触层1037环绕第二源/漏层1007，这有助于减小接触电阻。
同样地，还可以进一步淀积阻挡层1039如TiN。这样，阻挡层1035和1039可以将电接触层1037包封在内，以阻挡其扩散。
另外，还可以去除阻挡层1035、1039用于包封电接触层1037的部分之外的多余部分，以避免其对器件性能造成影响(例如，在隔离层中存在导电的阻挡层可能会导致错误的电连接、寄生电容等问题)。例如，这可以如下进行。如图21所示，可以利用例如光刻，去除阻挡层1035、1039在第二隔离层1031上的一部分横向延伸部分。然后，如图22所示，可以在图21所示的结构上，通过例如淀积氧化物并对其回蚀，形成第三隔离层1041。第三隔离层1041的顶面可以高于电接触层1037的顶面，但是低于第二沟道层1009的底面。之后，可以去除被第三隔离层1041暴露在外的阻挡层1035、1039。这样，阻挡层1035、1039基本上只在电接触层1037的外周上延伸(稍有超出，以确保余量)以便包封电接触层1037。
在该示例中，针对第一器件和第二器件，形成了公共的电接触层1037。当然，本公开不限于此。可以针对它们形成分离的电接触层，例如在第一器件和第二器件中相对的源/漏层并不电连接的情况下。
接下来，可以类似地形成第二器件的栅堆叠。例如，如图23所示，可以在图22所示的结构上淀积氧化物，并对其回蚀，以形成第四隔离层1043。在回蚀之前，可以对淀积的氧化物进行平坦化处理如CMP。CMP可以停止于第三源/漏层1011或硅化物1025。在此，隔离层1043的顶面可以位于第二沟道层1009的顶面与底面之间，这有助于形成自对准的栅堆叠。由于第一栅介质层1029和第一栅导体层1031的存在，可以避免隔离层1043的材料进入要容纳栅堆叠的上述凹入中。
之后，如图24所示，可以去除第一栅介质层1029和第一栅导体层1031，以释放第二沟道层1009的凹入中的空间，并在该空间中形成第二器件的栅堆叠，包括第二栅介质层1045和第二栅导体层1047。同样地，可以对可以对栅堆叠的形状进行调整，以便于后继互连制作。关于第一栅介质层和第二栅导体层的材料以及它们的形成工艺，可以参见以上结合图14～17的描述。这里需要指出的是，第二栅介质层1045与第一栅介质层1029可以相同也可以不同，当第二栅介质层1045与第一栅介质层1029相同时，图24也可以保留第一栅介质层1029而去除第一栅导体层1031，并在释放的凹入空间中形成第二栅导体层1047，第二栅导体层1047与第一栅导体层1031可以相同也可以不同。
这样，第二半导体器件的栅堆叠可以嵌入且自对准到凹入中，从而与第二沟道层1009的整个高度相交迭。
然后，可以如图25所示，在图24所示的结构上形成层间电介质层1049。例如，可以淀积氧化物并对其进行平坦化如CMP来形成层间电介质层1049。在层间电介质层1049中，可以形成到第一器件和第二器件各自的源/漏区以及栅导体层的电接触部1051-1至1051-5。这些接触部可以通过在层间电介质层1049以及隔离层中刻蚀孔洞，并在其中填充导电材料如金属来形成。
由于栅导体层1031、1047以及电接触层延1037伸超出有源区外周，从而可以容易地形成相应的接触部1051-2至1051-4。另外，由于衬底1001中的掺杂区延伸超出有源区之外，从而可以容易地形成相应接触部1051-5。
图26至35示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图。
例如，可以按照以上实施例中结合图1至11所描述的流程进行，在此不再赘述。需要说明的是，在本实施例中，第二硬掩模层1013-2可以包括在后继处理中可以保留而未被刻蚀掉的材料，例如SiC，这样设置使得整个处理过程中硬掩模1013(特别是第二硬掩模层1013-2及下方的第一硬掩模层1013-1)能够保留。
如图26所示，在图11所示的结构上，对第二器件的第三源/漏层1011和第二源/漏层的上部1007-2进行细化处理，使得第三源/漏层1011和第二源/漏层的上部1007-2的横向尺寸减小(甚至可以小于第二沟道层1009)，经过细化处理的第三源/漏层1011和第二源/漏层的上部1007-2的外周可以实质上对准。同样地，对第一器件的第二源/漏层1007的下部1007-1和第一源/漏层1003的上部进行细化处理，使得第二源/漏层1007的下部1007-1和第一源/漏层1003的上部的横向尺寸减小(甚至可以小于第一沟道层1005)，经过细化处理的第二源/漏层的下部1007-1和第一源/漏层1003的外周可以实质上对准。对第一器件的源/漏层的细化处理和对第二器件的源/漏层的细化处理可以同时进行。通过细化处理可以有效减小栅与源/漏之间的正对面积，进而可以降低栅与源/漏之间的重叠电容，提高半导体器件的可靠性。可选地，为了降低接触电阻，可以对细化处理后的源/漏层进行硅化处理，在源/漏层的表面处形成硅化物1025。硅化处理的过程在上文中结合图12已说明，在此不再赘述。
可以在有源区周围形成隔离层，以实现电隔离。在此，为配合下述栅堆叠和电接触层的形成，隔离层分多层形成。
例如，如图27所示，可以在图26所示的结构上淀积氧化物1027，对其进行平坦化处理并停止于第二硬掩膜层1013-2(SiC)。然后，如图28所示，可以回蚀平坦化的氧化物，以形成第一隔离层1027。在此，隔离层1027的顶面可以位于第一沟道层1005的顶面与底面之间，这有助于形成自对准的栅堆叠。由于牺牲栅1015、1021的存在，可以避免隔离层1027的材料进入要容纳栅堆叠的上述凹入中。此外，在回蚀氧化物的过程中，在第二源/漏层1007、第三源/漏层1011的侧壁相对于硬掩模层的外周的凹入中的氧化物被保留，形成遮蔽层1053。遮蔽层1053与相应的源/漏层实质上共面，有助于随后形成自对准于沟道层的栅堆叠。
之后，如图29所示，可以去除牺牲栅1021，以释放第一沟道层1005相对于遮蔽层1053的凹入中的空间。牺牲栅1015也同样被去除。然后，可以在第一沟道层1005的凹入中形成栅堆叠。具体可以通过依次淀积第一栅介质层1029和第一栅导体层1031，并对所淀积的第一栅导体层1031进行回蚀，使其在凹入之外的部分的顶面不高于且优选低于第一沟道层1005的顶面。对此，可以参照以上结合图15和16的描述，不再赘述。
这样，第一器件的栅堆叠可以嵌入到第一沟道层1005相对于遮蔽层1053的凹入中，并自对准于第一沟道层1005，从而与第一沟道层1005的整个高度相交迭。另外，在第二沟道层1009相对于遮蔽层1053的凹入中，也嵌入了第一栅介质层1029和第一栅导体层1031的叠层。
接下来，可以对栅堆叠的形状进行调整，以便于后继互连制作。例如，可以在图29所示的结构上形成光刻胶(未示出)。该光刻胶例如通过光刻构图为覆盖栅堆叠露于凹入之外的一部分(在该示例中，图中左半部)，且露出栅堆叠露于凹入之外的另一部分(在该示例中，图中右半边)。然后，可以光刻胶为掩模，对第一栅导体层1031进行选择性刻蚀如RIE。这样，第一栅导体层1031除了留于凹入之内的部分之外，被光刻胶遮挡的部分得以保留，如图30所示，之后可以去除光刻胶。随后，可以通过该部分来实现到栅堆叠的电连接。
继续在图30中，淀积氧化物并对其回蚀，以形成第二隔离层1033。在回蚀之前，可以对淀积的氧化物进行平坦化处理。在此，隔离层1033的顶面可以位于第二源/漏层1007的顶面与底面之间，这有助于形成与第一器件的源/漏区S/D-b1以及第二器件的源/漏区S/D-t2相邻接的电接触层。
接着，如图31所示，可以去除暴露在外的高K栅介质层1029，并且可以至少部分地去除遮蔽层1053，以至少部分地露出第二源/漏层1007和第三源/漏层1011。在此结构上，如图32，可以通过淀积导电材料并对其回蚀，来形成电接触层1037。例如，电接触层1037可以包括金属如W。电接触层1037的顶面可以低于第二源/漏层1007的顶面。优选地，在淀积导电材料之前，可以先淀积一层阻挡层(图中未示出)。对此，可以参照以上结合图18和19的描述，不再赘述。
接下来，可以对电接触层1037的形状进行调整，以便于后继互连制作。例如，如图33所示，可以利用光刻，将电接触层1037构图为其一部分(在该示例中，图中右侧部分)相对于其余部分横向伸出。随后，可以通过该伸出部分来实现到电接触层1037的电连接。优选地，电接触层1037环绕第二源/漏层1007，这有助于减小接触电阻。
同样地，还可以进一步淀积阻挡层(图中未示出)。这样，此次淀积的阻挡层和与之前淀积的阻挡层可以将电接触层1037包封在内，以阻挡其扩散。此外，还可以形成第三隔离层(图中未示出)，通过光刻去除被第三隔离层暴露在外的阻挡层，使得阻挡层基本上只在电接触层1037的外周上延伸(稍有超出，以确保余量)以便包封电接触层1037。对此，可以参照以上结合图20和22的描述，不再赘述。
继续在图33中，可以类似地形成第二器件的栅堆叠。例如，继续淀积氧化物，并对其回蚀，以形成第四隔离层1043。在回蚀之前，可以对淀积的氧化物进行平坦化处理如CMP，使得隔离层1043的顶面可以位于第二沟道层1009的顶面与底面之间，这有助于形成自对准的栅堆叠，且隔离层1043填充第三源/漏层1011相对于硬掩模层的凹入从而形成另一遮蔽层1054。遮蔽层1054与相应的源/漏层实质上共面，有助于随后形成自对准于沟道层的栅堆叠。
之后，如图34所示，可以去除第一栅介质层1029和第一栅导体层1031，以释放第二沟道层1009相对于遮蔽层1054的凹入中的空间，并在该空间中形成第二器件的栅堆叠，包括第二栅介质层1045和第二栅导体层1047，回蚀栅导体层1047，使栅导体层1047在凹入之外的部分的顶面低于第二沟道层1009的顶面。同样地，可以对可以对栅堆叠的形状进行调整，以便于后继互连制作。这里需要指出的是，第二栅介质层1045与第一栅介质层1029可以相同也可以不同，当第二栅介质层1045与第一栅介质层1029相同时，图34也可以保留第一栅介质层1029而去除第一栅导体层1031，并在释放的凹入空间中形成第二栅导体层1047，第二栅导体层1047与第一栅导体层1031可以相同也可以不同。
这样，第二器件的栅堆叠可以嵌入到第二沟道层1009相对于遮蔽层1054的凹入中，自对准于第二沟道层1009，从而与第二沟道层1009的整个高度相交迭。
然后，可以如图35所示，在图34所示的结构上形成层间电介质层1049。例如，可以淀积氧化物并对其进行平坦化如CMP来形成层间电介质层1049。在层间电介质层1049中，可以形成到第一器件和第二器件各自的源/漏区以及栅导体层的电接触部1051-1至1051-5。这些接触部可以通过在层间电介质层1049以及隔离层中刻蚀孔洞，并在其中填充导电材料如金属来形成。由于栅导体层1031、1047以及电接触层延1037伸超出有源区外周，从而可以容易地形成相应的接触部1051-2至1051-4。另外，由于衬底1001中的掺杂区延伸超出有源区之外，从而可以容易地形成相应接触部1051-5。
根据上述实施例，如图25、35所示，半导体器件可以包括沿竖直方向叠置的第一器件和第二器件。第一器件包括沿竖直方向叠置的第一源/漏层1003、第一沟道层1005和第二源/漏层1007(或其下部1007-1)。第一沟道层1005的侧壁中至少部分沿第一晶体晶面或晶面族延伸，栅堆叠(1029/1031)绕第一沟道层1005的外周形成。同样地，第二器件包括沿竖直方向叠置的第二源/漏层1007(或其上部1007-2)、第二沟道层1009和第三源/漏层1011。第二沟道层1009的侧壁中至少部分沿第二晶体晶面或晶面族延伸，栅堆叠(1045/1047)绕第一沟道层1005的外周形成。
在以上实施例中，在限定半导体器件的有源区的过程中，利用光刻胶进行构图。但是本公开不限于此，例如还可以使用图案转移技术等。
图36至39示出示出了根据本公开实施例对硬掩膜层进行构图的流程的示意图。
在本实施例中，仍然沿用图1所示的半导体叠层。如图1所示，在这些半导体层上，还可以形成硬掩模层1013，硬掩模层1013可以包括依次叠置的第一硬掩模层1013-1、第二硬掩模层1013-2和第三硬掩模层1013-3。在其他实施例中，硬掩膜1013也可以以其他方式设置。
如图36所示，在硬掩膜层1013上形成第一牺牲层1055。考虑刻蚀选择性，例如第一牺牲层1055可以包括非晶硅(α-Si)。第一牺牲层1055包括沿第一方向延伸的第一侧壁(图中所示为左侧的侧壁)。在此，第一方向沿晶体晶面或晶面族例如(100)晶面或{100}晶面族的方向延伸。通过侧墙形成工艺，可以在第一牺牲层1055的第一侧壁上形成沿第一方向延伸的第一侧墙1056。考虑到刻蚀选择性，例如第一侧墙1056可以包括氮化物。在形成第一侧墙1056之后，可以去除第一牺牲层1055。然后，可以将第一侧墙1056的图案转移到硬掩膜层1013中，并去除第一侧墙。具体地，如图37(a)-37(c)(图37(a)是去除第一侧墙1056之前的正视截面图，图37(b)是去除第一侧墙1056之后的正视截面图，图37(c)是俯视图，其中的AA′线示出了截面的截取位置)所示，首先可以将第一侧墙1056的图案转移到硬掩膜层1013的第三硬掩模层1013-3中。例如，这可以通过对第三硬掩模层1013-3进行选择性刻蚀如RIE来进行。RIE可以停止于第二硬掩模层1013-2。随后，可以通过选择性刻蚀，去除第一侧墙1056(当然，也可以保留1056)。如图37(c)所示，第三硬掩模层1013-3呈沿第一方向延伸的条状。
进一步，在硬掩膜层1013上形成第二牺牲层，第二牺牲层包括沿第二方向延伸的第二侧壁。在此，第二方向也可以沿晶体晶面或晶面族例如(100)晶面或{100}晶面族的方向延伸。也即，第二方向可以与第一方向沿着相同的晶面族方向延伸。第二方向可以与第一方向不同，例如与第一方向交叉(例如，垂直)，以便随后限定闭合图案。在第二侧壁上可以形成沿第二方向延伸的第二侧墙。该第二侧墙与第一侧墙的图案相交，从而在它们相交之处限定了所需图案。第二牺牲层和第二侧墙的形成可以与第一牺牲层和第一侧墙的形成相同，仅延伸方向不同，在此不再赘述。然后，可以将第二侧墙的图案转移到硬掩膜层1013的第三硬掩模层1013-3中，并去除第二侧墙。于是，第三硬掩模层1013-3在俯视图中呈矩形，如图38所示。在该示例中，第三硬掩模层1013-3为侧壁沿(100)晶面延伸的方柱状。可以此第三硬掩模层1013-3为掩膜来限定n型器件的有源区。
类似地，限定p型器件的有源区时，也可以分别形成沿(110)晶面或{110}晶面族方向延伸、且彼此相交(例如，垂直)的两个侧墙，并通过这两个侧墙来限定有源区的图案。于是，第三硬掩模层1013-3可以被构图为侧壁沿(110)晶面会{110}晶面族延伸延伸的方柱状，其俯视图如图39所示。
通过图案转移技术，可以至少部分地克服光刻技术的限制，图案尺寸可以更加精确。
在该示例中，示出了两个器件彼此叠置。但是，本公开不限于此，可以有更多器件在竖直方向上彼此叠置。
根据本公开实施例的半导体设置可以应用于各种电子设备。例如，通过集成多个这样的半导体设置以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体设置的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑(PC)、可穿戴智能设备、移动电源等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述制造半导体设置的方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (39)

1.一种半导体器件，包括：
衬底；
依次叠置在衬底上的第一器件和第二器件，第一器件和第二器件各自均包括：从下至上依次叠置的第一源/漏层、沟道层和第二源/漏层，以及绕沟道层的至少部分外周形成的栅堆叠，
第一器件和第二器件各自的沟道层的侧壁中至少部分沿不同的晶体晶面或晶面族延伸。
2.根据权利要求1所述的半导体器件，其中，
第一器件的沟道层是半导体的单晶材料和/或第二器件的沟道层是半导体的单晶材料。
3.根据权利要求2所述的半导体器件，其中，
第一器件为n型器件，其沟道层的侧壁中至少部分沿(100)晶面或{100}晶面族延伸，而第二器件为p型器件，其沟道层的侧壁中至少部分沿(110)晶面或{110}晶面族延伸；或者
第一器件为p型器件，其沟道层的侧壁中至少部分沿(110)晶面或{110}晶面族，而第二器件为n型器件，其沟道层的侧壁至少部分沿(100)晶面或{100}晶面族延伸。
4.根据权利要求1所述的半导体器件，其中，
第一器件为n型器件，其沟道层的半导体材料为Si、SiGe或Ge晶体之一并且沟道层的侧壁中至少部分沿(100)晶面或{100}晶面族延伸，而第二器件为p型器件，其沟道层的半导体材料为Si、SiGe或Ge晶体之一并且沟道层的侧壁中至少部分沿(110)晶面或{110}晶面族延伸；或者
第一器件为p型器件，其沟道层的半导体材料为Si、SiGe或Ge晶体之一并且沟道层的侧壁中至少部分沿(110)晶面或{110}晶面族延伸，而第二器件为n型器件，其沟道层的半导体材料为Si、SiGe或Ge晶体之一并且沟道层的侧壁中至少部分沿(100)晶面或{100}晶面族延伸。
5.根据权利要求4所述的半导体器件，其中，所述第一器件的第一源/漏层指向第二源/漏层的方向沿[100]晶向或沿<100>晶向族，和/或所述第二器件的第一源/漏层指向第二源/漏层的方向沿[100]晶向或沿<100>晶向族。
6.根据权利要求1所述的半导体器件，其中，第一器件的沟道层是半导体的单晶材料且第二器件的沟道层是半导体的单晶材料，且第一器件的沟道层的晶向与第二器件的沟道层的晶向相同。
7.根据权利要求1所述的半导体器件，其中，第一器件的沟道层是半导体的单晶材料且第二器件的沟道层是半导体的单晶材料，且第一器件的沟道层的晶体结构与第二器件的沟道层的晶体结构相同。
8.根据权利要求1所述的半导体器件，其中：
第一器件的沟道层的相邻侧壁所形成的角为圆角；并且/或者
第二器件的沟道层的相邻侧壁所形成的角为圆角。
9.根据权利要求1所述的半导体器件，其中：
在俯视图中，第二器件的第一源/漏层、沟道层和第二源/漏层处于第一器件的第二源/漏层的范围之内。
10.根据权利要求1所述的半导体器件，其中，第一器件的第二源/漏层与第二器件的第一源/漏层彼此邻接。
11.根据权利要求10所述的半导体器件，其中，第一器件的第二源/漏层与第二器件的第一源/漏层是一体的。
12.根据权利要求10或11所述的半导体器件，还包括：
与第一器件的第二源/漏层及第二器件的第一源/漏层二者电连接的电接触层。
13.根据权利要求12所述的半导体器件，其中，电接触层环绕第一器件的第二源/漏层及第二器件的第一源/漏层的外周。
14.根据权利要求12所述的半导体器件，其中：
第一器件的栅堆叠包括从沟道层的侧壁横向向外延伸的横向延伸部分；
电接触层包括相对于其余部分在横向上伸出的横向延伸部分；
第二器件的栅堆叠包括从沟道层的侧壁横向向外延伸的横向延伸部分；
第一器件的栅堆叠的横向延伸部分、电接触层的横向延伸部分以及第二器件的栅堆叠的横向延伸部分中的至少一些向着不同的方向横向延伸。
15.根据权利要求14所述的半导体器件，其中，如果第一半导体器件的栅堆叠的横向延伸部分、电接触层的横向延伸部分以及第二半导体器件的栅堆叠的横向延伸部分中的至少一些在竖直方向上交迭，则在这些交迭的横向延伸部分中，位于下方的横向延伸部分延伸超出位于上方的横向延伸部分。
16.根据权利要求11所述的半导体器件，其中：
第一器件的第一源/漏层是在衬底上外延生长的半导体层，第一器件的沟道层是在第一器件的第一源/漏层上外延生长的半导体层；
第一器件的第二源/漏层和第二器件的第一源/漏层二者是在第一器件的沟道层上外延生长的半导体层；
第二器件的沟道层是在第二器件的第一源/漏层上外延生长的半导体层，且第二器件的第二源/漏层是在第二器件的沟道层上外延生长的半导体层。
17.根据权利要求1所述的半导体器件，其中，第一器件的栅堆叠和第二器件的栅堆叠具有不同的叠层配置。
18.一种制造半导体器件的方法，包括：
在衬底上从下至上依次叠置第一器件的第一源/漏层、沟道层和第二源/漏层以及第二器件的第一源/漏层、沟道层和第二源/漏层；
在第一器件的第一源/漏层、沟道层和第二源/漏层以及第二半导体器件的第一源/漏层、沟道层和第二源/漏层中限定相应器件的有源区，使得第一器件的沟道层的侧壁与第二器件的沟道层的侧壁中至少部分沿不同的晶体晶面或晶面族延伸；以及
分别绕第一器件和第二器件各自的沟道层的至少部分外周形成第一器件和第二器件各自的栅堆叠。
19.根据权利要求18所述的方法，其中，所述第一器件的第一源/漏层指向第二源/漏层的方向是沿[100]晶向或沿<100>晶向族，和/或所述第二器件的第一源/漏层指向第二源/漏层的方向是沿[100]晶向或沿<100>晶向族。
20.根据权利要求18所述的方法，其中，
第一器件的沟道层是半导体的单晶材料和/或第二器件的沟道层是半导体的单晶材料。
21.根据权利要求20所述的方法，其中，
第一器件为n型器件，其沟道层的侧壁中至少部分沿(100)晶面或{100}晶面族延伸，而第二器件为p型器件，其沟道层的侧壁中至少部分沿(110)晶面或{110}晶面族延伸；或者
第一器件为p型器件，其沟道层的侧壁中至少部分沿(110)晶面或{110}晶面族，而第二器件为n型器件，其沟道层的侧壁至少部分沿(100)晶面或{100}晶面族延伸。
22.根据权利要求18所述的方法，其中，
第一器件为n型器件，其沟道层的半导体材料为Si、SiGe或Ge晶体之一并且沟道层的侧壁中至少部分沿(100)晶面或{100}晶面族延伸，而第二器件为p型器件，其沟道层的半导体材料为Si、SiGe或Ge晶体之一并且沟道层的侧壁中至少部分沿(110)晶面或{110}晶面族延伸；或者
第一器件为p型器件，其沟道层的半导体材料为Si、SiGe或Ge晶体之一并且沟道层的侧壁中至少部分沿(110)晶面或{110}晶面族延伸，而第二器件为n型器件，其沟道层的半导体材料为Si、SiGe或Ge晶体之一并且沟道层的侧壁中至少部分沿(100)晶面或{100}晶面族延伸。
23.根据权利要求18所述的方法，其中，第一器件的沟道层是半导体的单晶材料且第二器件的沟道层是半导体的单晶材料，且第一器件的沟道层的晶向与第二器件的沟道层的晶向相同。
24.根据权利要求18所述的方法，其中，第一器件的沟道层是半导体的单晶材料且第二器件的沟道层是半导体的单晶材料，且第一器件的沟道层的晶体结构与第二器件的沟道层的晶体结构相同。
25.根据权利要求18所述的方法，其中，限定半导体器件的有源区包括：
依次对第二器件的第二源/漏层、沟道层和第一源/漏层进行选择性刻蚀以形成侧壁沿第一晶体晶面或晶面族延伸的图案，并通过各向同性刻蚀使得沟道层的外周相对于第一、第二源/漏层的外周凹入；
在第二器件的沟道层相对于第一、第二源/漏层的凹入中形成第二器件的牺牲栅；
依次对第一器件的第二源/漏层、沟道层和第一源/漏层进行选择性刻蚀以形成侧壁沿第二晶体晶面或晶面族延伸的图案，并通过各向同性刻蚀使得沟道层的外周相对于第一、第二源/漏层的外周凹入；以及
在第一器件的沟道层相对于第一、第二源/漏层的凹入中形成第一器件的牺牲栅。
26.根据权利要求25所述的方法，其中，限定半导体器件的有源区还包括：
在对第二器件的沟道层进行各向同性刻蚀后，将第二器件的沟道层的相邻侧壁形成的尖角处理为圆角；并且/或者
在对第一器件的沟道层进行各向同性刻蚀后，将第一器件的沟道层的相邻侧壁形成的尖角处理为圆角。
27.根据权利要求25所述的方法，其中，在形成第二器件的牺牲栅之后且在限定第一器件的有源区之前，该方法还包括：在第二器件的第一、第二源/漏层的表面上形成保护层。
28.根据权利要求25所述的方法，其中，在形成第二器件的牺牲栅之后且在限定第一器件的有源区之前，该方法还包括：
在第二器件的第一源/漏层和第二源/漏层的表面上形成掺杂剂源层；以及
使掺杂剂源层中的掺杂剂进入第二器件的第一、第二源/漏层中。
29.根据权利要求25或28所述的方法，其中，在形成第一器件的牺牲栅之后，该方法还包括：
在第一器件的第一源/漏层和第二源/漏层的表面上形成另一掺杂剂源层；以及
使另一掺杂剂源层中的掺杂剂进入第一器件的第一、第二源/漏层中。
30.根据权利要求25所述的方法，其中，在形成第一器件的牺牲栅之后，该方法还包括：
在第二器件的第一、第二源/漏层的表面上形成硅化物；和/或
在第一器件的第一、第二源/漏层的表面上形成硅化物。
31.根据权利要求25所述的方法，其中：
形成第一器件的栅堆叠包括：
在衬底上有源区的周围形成第一隔离层，其中第一隔离层的顶面处于第一器件的沟道层和顶面与底面之间；
去除第一器件的牺牲栅，以释放第一器件的沟道层相对于第一、第二源/漏层的凹入中的空间；
在第一隔离层上依次形成第一器件的栅介质层和栅导体层；以及
回蚀栅导体层，使栅导体层在所述凹入之外的部分的顶面低于第一器件的沟道层的顶面；
该方法还包括：
在第一隔离层上形成第二隔离层，其中第二隔离层的顶面处于第一器件的第二源/漏层的顶面与底面之间；
在第二隔离层上形成与第一器件的第二源/漏层及第二器件的第一源/漏层电连接的电接触层，其中电接触层的顶面位于第二器件的第一源/漏层的顶面与底面之间；以及
形成第二器件的栅堆叠包括：
在第二隔离层上形成第三隔离层，其中第三隔离层的顶面处于第二器件的沟道层的顶面与底面之间；
去除第二器件的牺牲栅，以释放第二器件的沟道层相对于第一、第二源/漏层的凹入中的空间；
在第三隔离层上依次形成第二器件的栅介质层和栅导体层；以及
回蚀栅导体层，使栅导体层在所述凹入之外的部分的顶面低于第二器件的沟道层的顶面。
32.根据权利要求25所述的方法，其中，限定半导体器件的有源区还包括：
在形成第二器件的牺牲栅后，对第二器件的第一、第二源/漏层进行细化处理，使得第二器件的第一、第二源/漏层的横向尺寸减小；并且/或者
在形成第一器件的牺牲栅后，对第一器件的第一、第二源/漏层进行细化处理，使得第一器件的第一、第二源/漏层的横向尺寸减小。
33.根据权利要求32所述的方法，还包括：
在第二器件的经过细化处理的第一、第二源/漏层的表面上形成硅化物；和/或
在第一器件的经过细化处理的第一、第二源/漏层的表面上形成硅化物。
34.根据权利要求32所述的方法，其中：
该方法还包括：在第一器件的第一源/漏层、第二源/漏层以及第二器件的第一源/漏层、第二源/漏层的侧壁中相对于第二器件的牺牲栅凹入的侧壁上形成遮蔽层，该遮蔽层的侧壁与第二器件的牺牲栅的侧壁实质上共面；
形成第一器件的栅堆叠包括：
在衬底上有源区的周围形成第一隔离层，其中第一隔离层的顶面处于第一器件的沟道层和顶面与底面之间；
去除第一器件的牺牲栅，以释放第一器件的沟道层相对于遮蔽层的凹入中的空间；
在第一隔离层上依次形成第一器件的栅介质层和栅导体层；以及
回蚀栅导体层，使栅导体层在所述凹入之外的部分的顶面低于第一器件的沟道层的顶面；
该方法还包括：
在第一隔离层上形成第二隔离层，其中第二隔离层的顶面处于第一器件的第二源/漏层的顶面与底面之间；
至少部分地去除遮蔽层，以至少部分地露出第一器件的第二源/漏层和/或第二器件的第一源/漏层；
在第二隔离层上形成与第一器件的第二源/漏层及第二器件的第一源/漏层电连接的电接触层，其中电接触层的顶面位于第二器件
的第一源/漏层的顶面与底面之间；以及
形成第二器件的栅堆叠包括：
在第二隔离层上形成第三隔离层，其中第三隔离层的顶面处于第二器件的沟道层的顶面与底面之间，第三隔离层填充第二器件的第二源/漏层相对于第二器件的牺牲栅的凹入从而形成另一遮蔽层；
去除第二器件的牺牲栅，以释放第二器件的沟道层相对于所述另一遮蔽层的凹入中的空间；
在第三隔离层上依次形成第二器件的栅介质层和栅导体层；以及
回蚀栅导体层，使栅导体层在所述凹入之外的部分的顶面低于第二器件的沟道层的顶面。
35.根据权利要求31或34所述的方法，还包括：
在形成第一器件的栅堆叠的操作中，将第一器件的栅导体层构图为其一部分从相应凹入横向向外延伸；
在形成电接触层的操作中，将电接触层构图为其一部分相对于其余部分在横向上伸出；
在形成第二器件的栅堆叠的操作中，将第二器件的栅导体构图为其一部分从相应凹入横向向外延伸；
其中，第一器件的栅堆叠的向外延伸的部分、电接触层伸出的部分、以及第二器件的栅堆叠的向外延伸的部分中的至少一些向着不同的方向横向延伸，且如果这些部分中的至少一些在竖直方向上交迭，则在这些交迭的部分中，位于下方的部分延伸超出位于上方的部分。
36.根据权利要求25所述的方法，其中，限定有源区包括：
形成硬掩膜层；
在硬掩膜层上形成第一牺牲层，第一牺牲层包括沿第一方向延伸的第一侧壁；
在第一侧壁上形成沿第一方向延伸的第一侧墙，并去除第一牺牲层；
将第一侧墙的图案转移到硬掩膜层中，并去除第一侧墙；
在硬掩膜层上形成第二牺牲层，第二牺牲层包括沿与第一方向垂直的第二方向延伸的第二侧壁；
在第二侧壁上形成沿第二方向延伸的第二侧墙，该第二侧墙与第一侧墙的图案相交；
将第二侧墙的图案转移到硬掩膜层中，并去除第二侧墙；
以硬掩膜层为掩膜来限定有源区。
37.一种电子设备，包括至少部分地由如权利要求1至17中任一项所述的半导体器件形成的集成电路。
38.根据权利要求37所述的电子设备，还包括：与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。
39.根据权利要求37所述的电子设备，该电子设备包括以下至少一个：智能电话、计算机、平板电脑、可穿戴设备、和/或移动电源。
CN201811265733.2A 2018-10-26 2018-10-26 半导体器件及其制造方法及包括该器件的电子设备 Pending CN109449158A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811265733.2A CN109449158A (zh) 2018-10-26 2018-10-26 半导体器件及其制造方法及包括该器件的电子设备
CN202111335863.0A CN114068533A (zh) 2018-10-26 2018-10-26 半导体器件及其制造方法及包括该器件的电子设备
PCT/CN2018/113049 WO2020082405A1 (zh) 2018-10-26 2018-10-31 半导体器件及其制造方法及包括该器件的电子设备
US17/261,862 US11652103B2 (en) 2018-10-26 2018-10-31 Semiconductor device, manufacturing method thereof, and electronic device including the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811265733.2A CN109449158A (zh) 2018-10-26 2018-10-26 半导体器件及其制造方法及包括该器件的电子设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111335863.0A Division CN114068533A (zh) 2018-10-26 2018-10-26 半导体器件及其制造方法及包括该器件的电子设备

Publications (1)

Publication Number Publication Date
CN109449158A true CN109449158A (zh) 2019-03-08

Family

ID=65549856

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111335863.0A Pending CN114068533A (zh) 2018-10-26 2018-10-26 半导体器件及其制造方法及包括该器件的电子设备
CN201811265733.2A Pending CN109449158A (zh) 2018-10-26 2018-10-26 半导体器件及其制造方法及包括该器件的电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111335863.0A Pending CN114068533A (zh) 2018-10-26 2018-10-26 半导体器件及其制造方法及包括该器件的电子设备

Country Status (3)

Country Link
US (1) US11652103B2 (zh)
CN (2) CN114068533A (zh)
WO (1) WO2020082405A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200295127A1 (en) * 2019-03-13 2020-09-17 Intel Corporation Stacked transistors with different crystal orientations in different device strata
CN112582464A (zh) * 2020-12-11 2021-03-30 中国科学院微电子研究所 应变竖直沟道半导体器件及其制造方法及包括其的电子设备
CN114141715A (zh) * 2021-11-30 2022-03-04 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2022205732A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 半导体结构和半导体结构的形成方法
WO2022205819A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 半导体结构及其形成方法
US11587949B1 (en) 2021-11-15 2023-02-21 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure
WO2023082457A1 (zh) * 2021-11-15 2023-05-19 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2023097902A1 (zh) * 2021-11-30 2023-06-08 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
JP7503882B2 (ja) 2019-05-23 2024-06-21 東京エレクトロン株式会社 ３ｄロジック及びメモリのための同軸コンタクト
US12051699B2 (en) 2021-03-29 2024-07-30 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908911B2 (en) * 2019-05-16 2024-02-20 Intel Corporation Thin film transistors with raised source and drain contacts and process for forming such
US11195832B2 (en) * 2019-10-03 2021-12-07 Tokyo Electron Limited High performance nanosheet fabrication method with enhanced high mobility channel elements
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11996409B2 (en) 2020-05-20 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking CMOS structure
DE102020133339A1 (de) * 2020-05-20 2022-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos-stapelstruktur
US11776954B2 (en) * 2020-05-22 2023-10-03 Tokyo Electron Limited Semiconductor apparatus having a silicide between two devices
US11335602B2 (en) 2020-06-18 2022-05-17 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11380669B2 (en) * 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US12029026B2 (en) * 2021-08-12 2024-07-02 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure
CN117135923B (zh) * 2023-10-23 2024-01-26 北京超弦存储器研究院 半导体结构及其制备方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878533A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置及びその製造方法
CN101379609A (zh) * 2006-02-09 2009-03-04 国际商业机器公司 具有混合沟道取向的cmos器件及其制造方法
CN106252352A (zh) * 2016-09-30 2016-12-21 中国科学院微电子研究所 半导体设置及其制造方法及包括该设置的电子设备
CN107887387A (zh) * 2016-09-30 2018-04-06 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183628B2 (en) * 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US9997413B1 (en) * 2017-03-22 2018-06-12 International Business Machines Corporation Stacked vertical devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878533A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置及びその製造方法
CN101379609A (zh) * 2006-02-09 2009-03-04 国际商业机器公司 具有混合沟道取向的cmos器件及其制造方法
CN106252352A (zh) * 2016-09-30 2016-12-21 中国科学院微电子研究所 半导体设置及其制造方法及包括该设置的电子设备
CN107887387A (zh) * 2016-09-30 2018-04-06 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200295127A1 (en) * 2019-03-13 2020-09-17 Intel Corporation Stacked transistors with different crystal orientations in different device strata
JP7503882B2 (ja) 2019-05-23 2024-06-21 東京エレクトロン株式会社 ３ｄロジック及びメモリのための同軸コンタクト
CN112582464A (zh) * 2020-12-11 2021-03-30 中国科学院微电子研究所 应变竖直沟道半导体器件及其制造方法及包括其的电子设备
WO2022205732A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 半导体结构和半导体结构的形成方法
WO2022205819A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 半导体结构及其形成方法
US12051699B2 (en) 2021-03-29 2024-07-30 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same
US11587949B1 (en) 2021-11-15 2023-02-21 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor structure
WO2023082457A1 (zh) * 2021-11-15 2023-05-19 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN114141715A (zh) * 2021-11-30 2022-03-04 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2023097900A1 (zh) * 2021-11-30 2023-06-08 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2023097902A1 (zh) * 2021-11-30 2023-06-08 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
US11652103B2 (en) 2023-05-16
CN114068533A (zh) 2022-02-18
WO2020082405A1 (zh) 2020-04-30
US20210296316A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
CN109449158A (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN106252352B (zh) 半导体设置及其制造方法及包括该设置的电子设备
US11121044B2 (en) Vertically stacked nanosheet CMOS transistor
CN107887387B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN106298792B (zh) 存储器件及其制造方法及包括该存储器件的电子设备
US10903369B2 (en) Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions
US10811414B2 (en) Semiconductor structure and fabrication method thereof
US10957799B2 (en) Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions
US10741677B2 (en) Stacked silicon nanotubes
US20170358607A1 (en) Methods for forming hybrid vertical transistors
CN108198815A (zh) 半导体器件及其制造方法及包括该器件的电子设备
US20230187560A1 (en) Semiconductor device having zigzag structure, method of manufacturing semiconductor device, and electronic device
US20230092643A1 (en) Semiconductor apparatus including capacitor and method of manufacturing the same, and electronic device
CN106298875B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN109449121B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN111668294B (zh) 带导电层的竖直型半导体器件及其制造方法及电子设备
CN110098250A (zh) 带体区的竖直型器件及其制造方法及相应电子设备
CN109473429A (zh) 半导体器件及其制造方法及包括其的电子设备
US20200043792A1 (en) Fin-type field-effect transistor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190308