DE102006016550B4 - Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben - Google Patents
Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben Download PDFInfo
- Publication number
- DE102006016550B4 DE102006016550B4 DE102006016550A DE102006016550A DE102006016550B4 DE 102006016550 B4 DE102006016550 B4 DE 102006016550B4 DE 102006016550 A DE102006016550 A DE 102006016550A DE 102006016550 A DE102006016550 A DE 102006016550A DE 102006016550 B4 DE102006016550 B4 DE 102006016550B4
- Authority
- DE
- Germany
- Prior art keywords
- region
- transistor
- gate electrode
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 20
- 230000005669 field effect Effects 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 121
- 238000000034 method Methods 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 47
- 238000009413 insulation Methods 0.000 claims description 46
- 230000002093 peripheral effect Effects 0.000 claims description 31
- 238000000926 separation method Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 176
- 230000008569 process Effects 0.000 description 25
- 238000005530 etching Methods 0.000 description 16
- 239000011810 insulating material Substances 0.000 description 16
- 239000007772 electrode material Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 239000012774 insulation material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229960002050 hydrofluoric acid Drugs 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 244000208734 Pisonia aculeata Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910021357 chromium silicide Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/056—Making the transistor the transistor being a FinFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
Abstract
Halbleitervorrichtung mit:
einer Halbleiterschicht (1105), bei der eine horizontale Richtung und eine laterale Richtung zueinander senkrechte Richtungen parallel zu der Halbleiterschicht (1105) sind, und eine vertikale Richtung eine Richtung senkrecht zu der horizontalen und der lateralen Richtung ist,
einem ersten Transistor (1096) in einer ersten Region der Halbleiterschicht (1105), wobei der erste Transistor (1096) folgende Merkmale aufweist:
eine Gate-Elektrode (1380a, 1360), die sich in die Halbleiterschicht (1105) in der vertikalen Richtung erstreckt;
eine Source-Region (S) und eine Drain-Region (D) in der Halbleiterschicht (1105), die an in einer horizontalen Richtung gegenüberliegenden Seiten der Gate-Elektrode (1380a, 1360) angeordnet sind; und
eine laterale Kanalregion der Halbleiterschicht (1105), die sich auf einer zur lateralen Richtung senkrechten Seite der Gate-Elektrode (1160a, 1160b) in der horizontalen Richtung zwischen der Source-Region (S) und der Drain-Region (D) erstreckt; und
einem zweiten Transistor (1098) in einer zweiten Region der Halbleiterschicht (1105), wobei der...
einer Halbleiterschicht (1105), bei der eine horizontale Richtung und eine laterale Richtung zueinander senkrechte Richtungen parallel zu der Halbleiterschicht (1105) sind, und eine vertikale Richtung eine Richtung senkrecht zu der horizontalen und der lateralen Richtung ist,
einem ersten Transistor (1096) in einer ersten Region der Halbleiterschicht (1105), wobei der erste Transistor (1096) folgende Merkmale aufweist:
eine Gate-Elektrode (1380a, 1360), die sich in die Halbleiterschicht (1105) in der vertikalen Richtung erstreckt;
eine Source-Region (S) und eine Drain-Region (D) in der Halbleiterschicht (1105), die an in einer horizontalen Richtung gegenüberliegenden Seiten der Gate-Elektrode (1380a, 1360) angeordnet sind; und
eine laterale Kanalregion der Halbleiterschicht (1105), die sich auf einer zur lateralen Richtung senkrechten Seite der Gate-Elektrode (1160a, 1160b) in der horizontalen Richtung zwischen der Source-Region (S) und der Drain-Region (D) erstreckt; und
einem zweiten Transistor (1098) in einer zweiten Region der Halbleiterschicht (1105), wobei der...
Description
- HINTERGRUND DER ERFINDUNG
- Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen, und insbesondere auf Dünnkörpertransistoren und Verfahren zum Herstellen derselben.
- Aus der
US 2004/0 222 473 A1 KR 10-2005 0 028 628 A JP 03-012 969 A US 2005/0 032 322 A1 US 2004/0 150 071 A1 - In den letzten Jahren hat eine hohe Integration von Halbleitervorrichtungen stattgefunden, um eine Kombination einer hohen Leistung, einer hohen Geschwindigkeit und einer ökonomischen Effizienz zu erreichen. Sowie eine hohe Integration von Halbleitervorrichtungen stattfindet, kann eine Vielfalt von Betriebs- und Strukturproblemen entstehen. Sowie beispielsweise die Kanallänge eines typischen planaren Feldeffekttransistors kürzer wird, können Kurzkanaleffekte, wie z. B. ein Durchgriff, auftreten, eine parasitäre Kapazität, beispielsweise eine Übergangskapazität bzw. Grenzschichtkapazität, zwischen Übergangsregionen bzw. Grenzschichtregionen und dem Substrat kann vergrößert sein, und ein Leckstrom kann vergrößert sein.
- Um sich einigen der vorhergehenden Probleme zuzuwenden, wurden Dünnkörper-Feldeffekttransistoren unter Verwendung eines Silicium-auf-Isolator-(SOI-; SOI = Silicon-on-Insulator)Verfahrens vorgeschlagen. Solche Vorrichtungen können jedoch gegenüber Schwebekörpereffekten anfällig sein, die durch Wärme, die während des Vorrichtungsbetriebs erzeugt wird, und/oder durch eine Ansammlung von heißen Hochenergieträgern verursacht werden können. Eine Rückvorspannung bzw. Sperrvorspan nung kann zusätzlich nicht angelegt werden, um Änderungen einer Schwellenspannung aufgrund der Isolatorschicht zu kompensieren, so dass eine Vorrichtungsleistung beeinflusst sein kann. Probleme, die Spannungen aufgrund von Unterschieden von thermischen Ausdehnungskoeffizienten zwischen dem Substrat und der Isolationsschicht zugeordnet sind, können ebenfalls auftreten. Da das SOI-Feldeffekttransistorverfahren ferner das Verbinden von zwei Substraten erfordern kann, kann der Verarbeitungsaufwand vergrößert sein, und die Fertigung kann relativ kompliziert werden.
- Es ist Aufgabe der vorliegenden Erfindung das Herstellungsverfahren für eine Halbleitervorrichtung mit einem Dünnkörpertransistor und einem Planartransistor zu vereinfachen.
- Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 und durch ein Verfahren nach Anspruch 22. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die vorhergehenden und weitere Aufgaben, Merkmale und Vorteile der Erfindung sind aus der besonderen Beschreibung von bevorzugten Ausführungsbeispielen der Erfindung offensichtlich, wie in den beigefügten Zeichnungen, in denen sich gleiche Bezugszeichen durch unterschiedliche Ansichten hindurch auf gleiche Teile beziehen, dargestellt ist. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, stattdessen wird ein Schwerpunkt auf das Darstellen der Prinzipien der Erfindung gelegt.
-
1A ist eine perspektivische Ansicht einer bekannten Halbleitervorrichtung; -
1B ist eine Querschnittsansicht der bekannten Halbleitervorrichtung entlang einer Linie I-I in1A ; -
1C ist eine Querschnittsansicht der bekannten Halbleitervorrichtung entlang einer Linie II-II in1A ; -
2A bis11A sind perspektivische Ansichten, die ein bekanntes Verfahren zum Herstellen der Halbleitervorrichtung aus1A darstellen; -
2B bis11B sind Querschnittsansichten, die das bekannte Verfahren zum Herstellen der Halbleitervorrichtung aus1A entlang einer Linie I-I in1A darstellen; -
2C bis11C sind Querschnittsansichten, die das bekannte Verfahren zum Herstellen der Halbleitervorrichtung aus1 entlang einer Linie II-II in1A darstellen; und -
12A bis19A sind Draufsichten, die ein bekanntes Verfahren zum Herstellen einer weiteren bekannten Halbleitervorrichtung darstellen; -
12B bis19B sind Querschnittsansichten, die das bekannte Verfahren zum Herstellen der weiter bekannten Halbleitervorrichtung entlang einer Linie I-I in12A darstellen; -
12C bis19C sind Querschnittsansichten, die das bekannte Verfahren zum Herstellen der weiteren bekannten Halbleitervorrichtung entlang einer Linie II-II in12A darstellen; -
20 ist eine perspektivische Ansicht einer Halbleitervorrichtung; -
21A ist eine Draufsicht der Halbleitervorrichtung von20 ; -
21B ist eine Querschnittsansicht der Halbleitervorrichtung von20 entlang einer Linie B-B' in20 . -
21C ist eine Querschnittsansicht der Halbleitervorrichtung von20 entlang einer Linie C-C' in20 ; -
22A bis32A sind Draufsichten eines Verfahrens zum Herstellen der Halbleitervorrichtung von20 und21A bis21C ; -
22B bis32B und22C bis32C sind Querschnittsansichten, die jeweils22A bis32A entlang von Linien B-B' und C-C' der Halbleitervorrichtung von20 entsprechen; -
33 ist eine perspektivische Ansicht eines Ausführungsbeispiels einer Halbleitervorrichtung gemäß der vorliegenden Erfindung; -
34A ist eine Draufsicht einer Halbleitervorrichtung von33 ; -
34B ist eine Querschnittsansicht der Halbleitervorrichtung von33 entlang einer Linie B-B' in33 ; -
34C ist eine Querschnittsansicht der Halbleitervorrichtung von33 entlang einer Linie C-C' in33 ; -
35A bis38A sind Draufsichten eines Verfahrens zum Herstellen des Ausführungsbeispiels von33 und34A bis34C ; und -
35B bis38B und35C bis38C sind Querschnittsansichten, die35A bis38A entsprechen, entlang von Linien B-B' bzw. C-C' in33 . - DETAILLIERTE BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSBEISPIELEN
- Die vorliegende Erfindung ist im Folgenden vollständiger unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen bevorzugte Ausführungsbeispiele der Erfindung gezeigt sind.
- Ausführungsbeispiele der Erfindung sind hierin unter Bezugnahme auf Querschnittsdarstellungen, die schematische Darstellungen von idealisierten Ausführungsbeispielen (und Zwischenstrukturen) der Erfindung sind, beschrieben. Als solches sind Variationen von den Formen der Darstellungen als Resultat von beispielsweise Herstellungsverfahren und/oder -toleranzen zu erwarten. Eine implantierte Region, die als ein Rechteck dargestellt ist, wird beispielsweise typischerweise abgerundete oder gekrümmte Merkmale und/oder einen Gradienten der Implantationsstoffkonzentration an den Rändern derselben und nicht eine binäre Änderung von einer implantierten zu einer nicht implantierten Region aufweisen. Ähnlicherweise kann eine vergrabene Region, die durch eine Implantation gebildet wird, zu einer gewissen Implantation in der Region zwischen der vergrabenen Region und der Oberfläche, durch die die Implantation stattfindet, führen. Die Regionen, die in den Figuren dargestellt sind, sind daher hinsichtlich ihrer Natur und ihrer Form schematisch und sollen nicht die tatsächliche Form einer Region einer Vorrichtung darstellen.
- Die vorliegende Erfindung bezieht sich auf Feldeffekttransistoren und insbesondere auf Dünnkörpertransistoren ohne ein SOI-Substrat. Ein herkömmlicher Dünnkörpertransistor an einem SOI-Substrat kann einen horizontalen Kanal aufweisen und kann eine vergrabene Oxidschicht (BOX), einen Dünnkörper und eine Gate-Elektrode, die in einer aufeinander folgenden Reihenfolge auf dem Substrat gestapelt sind, aufweisen. Ein Dünnkörpertransistor gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung weist jedoch einen vertikalen Kanal (d. h. einen vertikalen Dünnkörper) auf und weist eine Struktur auf, derart, dass ein Abschnitt der Gate-Elektrode vertikal ausgerichtet ist, um eine Region zwischen Abschnitten des vertikalen Dünnkörpers zu füllen (d. h. die Gate-Elektrode ist durch den vertikalen Dünnkörper umgeben). Mindestens ein Abschnitt der vertikal ausgerichteten Gate-Elektrode befindet sich, mit anderen Worten, innerhalb eines Hohlraums innerhalb des Dünnkörpers. Bei anderen Ausführungsbeispielen kann die Gate-Elektrode einen horizontal oder lateral ausgerichteten Abschnitt und einen vertikal ausgerichteten Abschnitt (der die Form eines ”T” bildet) aufweisen, und die vertikalen Dünnkörper können den vertikal ausgerichteten Abschnitt der Gate-Elektrode umgeben.
- Aus der
KR 1020050028628 A 1A ist eine perspektivische Ansicht, die einen Feldeffekttransistor darstellt.1B und1C sind Querschnittsansichten, die den Feldeffekttransistor von1A entlang von Linien I-I und II-II von1A darstellen. - Bezug nehmend auf
1A bis1C weist der bekannte Transistor eine Gate-Leitung130 und einen vertikal vorstehenden Dünnkörperabschnitt106a des Halbleitersubstrats100 auf, in dem ein Inversionsschichtkanal gebildet sein kann. Die Gate-Leitung130 weist einen lateral ausgerichteten Abschnitt128 und einen vertikal ausgerichteten Abschnitt126 , die eine T-Form bilden, auf. Eine erste Öffnung oder ein erster Hohlraum116 ist innerhalb des vertikalen Dünnkörpers106a durch gegenüberliegende Seitenwände des vertikal vorstehenden Abschnittes des Substrats100 definiert. Die erste Öffnung oder der erste Hohlraum116 kann, mit anderen Worten, durch einen U-förmigen Abschnitt des Substrats100 definiert sein. Obere Isolationsschichten112 und108a sind an dem vertikalen Dünnkörper106a gebildet. Die oberen Isolationsschichten112 und108a weisen eine zweite Öffnung114 , die mit der ersten Öffnung oder dem ersten Hohlraum116 ausgerichtet ist, auf. Die obere Isolationsschicht108a kann eine Vorrichtungstrennschicht sein. Der vertikal ausgerichtete Abschnitt126 der Gate-Leitung130 ist mindestens teilweise durch den vertikalen Dünnkörper106a und die oberen Isolationsschichten112 und108a umgeben. Der sich vertikal erstreckende Abschnitt126 der Gate-Leitung130 füllt, mit anderen Worten, die erste Öffnung oder den ersten Hohlraum116 in dem vertikalen Dünnkörper106a , und die zweite Öffnung114 in den oberen Isolationsschichten112 und108a . Ein oberer Abschnitt des vertikal ausgerichteten Abschnitts126 der Gate-Leitung130 kann höher als der vertikale Dünnkörper106a sein. Der obere Abschnitt des vertikal ausgerichteten Abschnitts126 der Gate-Leitung130 kann ferner eine Breite aufweisen, die größer als ein unterer Abschnitt des vertikal ausgerichteten Abschnitts126 der Gate-Leitung130 innerhalb der Öffnung oder des Hohlraums116 ist. Der lateral ausgerichtete Abschnitt128 der Gate-Leitung130 bedeckt den vertikal ausgerichteten Abschnitt126 der Gate-Leitung130 und läuft über eine oberste Oberfläche der oberen Isolationsschichten112 und108a . - Der vertikal ausgerichtete Abschnitt
126 der Gate-Leitung130 kann aus Silicid oder Polysilicium gebildet sein. Der lateral ausgerichtete Abschnitt128 der Gate-Leitung130 kann aus Polysilicium, Metall (wie z. B. Wolfram) oder Silicid gebildet sein. Silicide weisen beispielsweise Wolframsilicid, Nickelsilicid, Titansilicid, Chromsilicid, etc. auf. - Die Breite des lateral ausgerichteten Abschnitts
128 der Gate-Leitung130 ist zusätzlich breiter als dieselbe des vertikal ausgerichteten Abschnitts126 der Gate-Leitung130 . - Eine Gate-Isolationsschicht
120 ist an dem Boden und an inneren Seitenwänden der ersten Öffnung oder des Hohlraums116 gebildet. - Es ist eine optionale untere Isolationsschicht
118 zwischen dem Boden des sich vertikal erstreckenden Abschnitts126 der Gate-Leitung130 und der Gate-Isolationsschicht120' an einem Boden der ersten Öffnung oder des ersten Hohlraums116 gebildet. Bei einem solchen Fall sieht eine obere Region des Dünnkörpers106a benachbart zu den beiden Seitenwänden des sich vertikal erstreckenden Abschnitts126 der Gate-Leitung130 eine Region vor, in der ein Inversionsschichtkanal gebildet sein kann, wenn der Transistor in einem Vorwärts-Ein-Zustand-Modus des Betriebs angeordnet ist. Ein Inversionsschichtkanal kann jedoch bei dem unteren Abschnitt des Dünnkörpers106a aufgrund der unteren Isolationsschicht118 nicht gebildet werden. - Nun Bezug nehmend auf
2A bis11A ,2B bis11B und2C bis11C ist ein Verfahren zum Herstellen von Halbleitervorrichtungen, die in1A bis1C dargestellt sind, beschrieben.2B bis11B und2C bis11C sind Querschnittsansichten, die den2A bis11A entlang einer Linie I-I bzw. einer Linie II-II in1A entsprechen. - Bezug nehmend auf
2A bis2C wird ein Maskenmuster102 an einem Halbleitersubstrat100 gebildet. Das freigelegte Substrat wird dann unter Verwendung des Maskenmusters102 als eine Ätzmaske geätzt, um einen Graben104 zu bilden und um eine aktive Region106 zu definieren, in der eine Dünnkörper-Kanalregion zu bilden ist. Obwohl lediglich eine aktive Region dargestellt ist, kann eine Mehrzahl von aktiven Regionen in einer vorbestimmten Anordnung an dem Substrat100 gleichzeitig gebildet werden. Obwohl ein oberster Abschnitt der aktiven Region106 als rechtwinklig darge stellt ist, kann der oberste Abschnitt zusätzlich in verschiedenen Formen gebildet werden. - Das Maskenmuster
102 kann durch Stapeln einer Siliciumoxidschicht und einer Siliciumnitridschicht gebildet werden. Bei einem solchen Fall kann die Siliciumoxidschicht durch thermisches Oxidieren eines Substrats gebildet werden, und die Siliciumnitridschicht kann unter Verwendung einer chemischen Dampfabscheidung (CVD; CVD = Chemical Vapor Deposition) gebildet werden. Bezug nehmend auf3A bis3C wird ein Abschnitt des Maskenmusters102 entfernt, um ein geschrumpftes Maskenmuster102a , das einen Rand106se bei der obersten Oberfläche der aktiven Region106 freilegt, zu bilden. Die Breite des Rands106se kann eine Breite des Dünnkörpers (d. h. die Breite des Kanals) bestimmen. Ein vorbestimmter Abschnitt des Maskenmusters102 kann, mit anderen Worten, entfernt werden, um einen Dünnkörperabschnitt des Substrats100 mit einer gewünschten Dicke zu bilden. Unter Verwendung eines Ätzmittels kann beispielsweise ein Abschnitt des Maskenmusters102 entfernt werden. Eine Phosphorsäurelösung kann verwendet werden, um die Siliciumnitridschicht zu entfernen, und eine Fluorsäurelösung kann verwendet werden, um die Siliciumoxidschicht zu entfernen. Andere Ätzmittel, die Fachleuten gut bekannt sind, können ebenfalls verwendet werden. - Bezug nehmend auf
4A bis4C wird ein Graben104 mit Isolationsmaterial gefüllt, um eine Vorrichtungstrennschicht108 zu bilden. Nachdem das Isolationsmaterial gebildet ist, um den Graben104 zu füllen, wird insbesondere das Isolationsmaterial entfernt, bis das geschrumpfte Maskenmuster102a , beispielsweise durch ein Planarisierungsverfahren, wie z. B. ein chemisch-mechanisches Polieren (CMP; CMP = Chemical-Mechanical Polishing), freigelegt ist. Das Isolationsmaterial kann Siliciumoxid sein. Obwohl es nicht in den Zeichnungen dargestellt ist, kann ein thermisches Oxidationsverfahren verwendet werden, um den Ätzschaden an dem Substrat zu heilen, und eine Siliciumnitridschicht kann an inneren Seitenwänden des Grabens als eine Oxidationsbarriereschicht vor dem Füllen des Grabens mit dem Isolationsmaterial gebildet werden. - Bezug nehmend auf
5A bis5C werden die Vorrichtungstrennschicht108 und das geschrumpfte Maskenmuster102a gemustert bzw. strukturiert, um eine Schein- bzw. Pseudo-Gate-Leitung110 über der aktiven Region106 zu bilden. Eine Ätzmaske (nicht gezeigt), die die Schein-Gate-Leitung110 definiert, wird insbesondere an der Vorrichtungstrennschicht108 und dem geschrumpften Maskenmusters102a gebildet. Die Abschnitte der Vorrichtungstrennschicht108 und des geschrumpften Maskenmusters102a , die durch die Ätzmaske freigelegt sind, werden geätzt, bis eine oberste Oberfläche106sj der aktiven Region106 freigelegt ist. Die Schein-Gate-Leitung110 weist ein gemustertes geschrumpftes Maskenmuster102b und eine gemusterte Vorrichtungstrennschicht108a (d. h. einen Abschnitt der Vorrichtungstrennschicht108a , der sich über die aktive Region106 erstreckt) auf. Die Source-/Drain-Regionen für den Transistor können bei den freigelegten obersten Abschnitten106sj der aktiven Region106 bei einem folgenden Verfahren gebildet werden. - Nachdem die Ätzmaske zum Definieren der Schein-Gate-Leitung
110 entfernt ist, wird eine Isolationsschicht112 gebildet, um den Raum111 zwischen den Schein-Gate-Leitungen110 , wie in6A bis6C dargestellt ist, zu füllen. Ein Isolationsmaterial wird insbesondere an dem Substrat100 über der Schein-Gate-Leitung110 gebildet, um den Raum111 zwischen den Schein-Gate-Leitungen110 zu füllen, und dann wird ein Planarisierungsverfahren durchgeführt, bis das geschrumpfte Maskenmuster102b freigelegt ist. Die Isolationsschicht112 kann aus Siliciumoxid gebildet werden. Als solches verbleibt der Abschnitt des geschrumpften Maskenmusters102b der Schein-Gate-Leitung110 an der obersten Oberfläche der aktiven Region106 , die durch die gemusterte Vorrichtungstrennschicht108a und die Isolationsschicht112 umgeben ist. Die Isolationsschicht112 kann als eine Pufferschicht bei einem folgenden Ionenimplantationsverfahren zum Bilden von Source-/Drain-Regionen dienen. - Bezug nehmend auf
7A bis7C wird der Abschnitt des geschrumpften Maskenmusters102b der Schein-Gate-Leitung110 entfernt, nachdem ein Ionenimplantationsverfahren durchgeführt ist. Die Isolationsschicht112 und die Vorrichtungstrenn schicht108a definieren dadurch eine zweite Öffnung114 . Die zweite Öffnung114 legt einen Abschnitt der obersten Oberfläche der aktiven Region106 frei. - Bezug nehmend
8A bis8C wird die aktive Region106 , die durch die zweite Öffnung114 freigelegt ist, zu einer vorbestimmten Tiefe geätzt, um einen Dünnkörperabschnitt106a des Substrats100 , der eine erste Öffnung oder einen ersten Hohlraum116 umgibt, zu bilden. Die erste Öffnung oder der erste Hohlraum116 ist, mit anderen Worten, innerhalb des vertikalen Dünnkörpers106a durch gegenüberliegende Seitenwände des vertikal vorstehenden Abschnitts des Substrats100 definiert. Eine Breite des resultierenden Dünnkörpers106a hängt von der Menge des Maskenmusters102 , die entfernt wird, ab. Die Menge des Maskenmusters102 , die entfernt wird, kann, mit anderen Worten, eingestellt sein, derart, dass der Dünnkörper zu einer gewünschten Breite gebildet werden kann. - Das Ionenimplantationsverfahren kann optional durchgeführt werden, nachdem das geschrumpfte Maskenmuster
102b entfernt ist, oder nachdem die erste Öffnung oder der erste Hohlraum116 gebildet ist. - Bezug nehmend auf
9A bis9C werden Gate-Isolationsschichten120' und120 in der ersten Öffnung oder dem ersten Hohlraum116 gebildet (d. h. an einem Boden116b bzw. beiden Seitenwänden116w der ersten Öffnung bzw. des ersten Hohlraums116 ), und eine untere Isolationsschicht118 wird an der Gate-Isolationsschicht120' bei dem Boden116b der ersten Öffnung oder des ersten Hohlraums116 optional gebildet. Die untere Isolationsschicht118 kann einen unteren Abschnitt der ersten Öffnung oder des ersten Hohlraums116 füllen. Als solches kann ein unterer Abschnitt der Dünnkörper-Kanalregion106a aufgrund der unteren Isolationsschicht118 nicht als ein Kanal dienen. Die untere Isolationsschicht118 kann, mit anderen Worten, verhindern, dass ein Inversionsschichtkanal in dem unteren Abschnitt der Dünnkörper-Kanalregion106a gebildet wird. Die untere Isolationsschicht118 kann aus einer Siliciumnitridschicht, einer nicht-dotierten Siliciumschicht oder einer Siliciumoxidschicht gebildet werden. - Nach dem Bilden der ersten Öffnung oder des ersten Hohlraums
116 kann insbesondere ein thermisches Oxidationsverfahren durchgeführt werden, um eine Siliciumoxidschicht120' in der ersten Öffnung oder dem ersten Hohlraum116 (d. h. an den Seitenwänden und dem Boden der ersten Öffnung oder des ersten Hohlraums116 ) zu bilden. Ein unteres Isolationsmaterial wird dann an der Isolationsschicht112 , der Vorrichtungstrennschicht108a und der Siliciumoxidschicht120' in der ersten Öffnung oder dem ersten Hohlraum116 gebildet, um die erste Öffnung oder den ersten Hohlraum116 und die zweite Öffnung114 zu füllen. Das untere Isolationsmaterial wird dann selektiv entfernt (d. h. das untere Isolationsmaterial wird in der ersten Öffnung oder dem ersten Hohlraum116 ausgenommen bzw. vertieft), um eine untere Isolationsschicht118 zu bilden, die einen Abschnitt der ersten Öffnung oder des ersten Hohlraums116 füllt. Ein Zurückätzverfahren kann beispielsweise angewendet werden, um das untere Isolationsmaterial selektiv zu ätzen, um die untere Isolationsschicht118 an dem Boden der ersten Öffnung oder des ersten Hohlraums116 zu bilden. Die Siliciumoxidschicht120' an den Seitenwänden der ersten Öffnung oder des ersten Hohlraums116 , die durch die untere Isolationsschicht118 freigelegt ist, wird dann entfernt, was einen Abschnitt der Siliciumoxidschicht120' unter der unteren Isolationsschicht118 hinterlässt. - Weiter Bezug nehmend auf
9A bis9C wird eine Gate-Isolationsschicht120 an den freigelegten Seitenwänden der ersten Öffnung oder des ersten Hohlraums116 in der aktiven Region106 gebildet. Die Gate-Isolationsschicht120 kann durch ein thermisches Oxidationsverfahren gebildet werden. Wenn die untere Isolationsschicht118 aus Siliciumoxid gebildet wird, kann die Siliciumoxidschicht120' an den Seitenwänden der ersten Öffnung oder des ersten Hohlraums116 entfernt werden, wenn das untere Isolationsmaterial vertieft wird. - Alternativ wird das untere Isolationsmaterial
118 nicht an dem Boden der ersten Öffnung oder des ersten Hohlraums116 gebildet. Bei einem solchen Fall kann ein thermisches Oxidationsverfahren nach dem Bilden der ersten Öffnung oder des ersten Hohlraums116 durchgeführt werden, um die Gate-Isolationsschicht120 an beiden Seitenwänden und dem Boden der ersten Öffnung oder des ersten Hohlraums116 zu bilden. - Bezug nehmend auf
10A bis10C wird eine Polysiliciumschicht122 gebildet, um die erste Öffnung oder den ersten Hohlraum116 und die zweite Öffnung114 zu füllen, und eine wärmbeständige Metallschicht124 wird an einer gesamten Oberfläche des Substrats gebildet. Die wärmbeständige Metallschicht124 kann beispielsweise Nickel, Chrom, Titan, etc. aufweisen. - Bezug nehmend auf
11A bis11C wird ein thermisches Behandlungsverfahren angewendet, um eine Silicidschicht in der ersten und der zweiten Öffnung116 und114 zu bilden, die einen vertikal ausgerichteten Abschnitt126 der Gate-Leitung130 bildet. Die wärmebeständige Metallschicht124 wird dann entfernt. Durch Steuern des thermischen Behandlungsverfahrens (z. B. der Dicke der wärmebeständigen Metallschicht124 , der Dauer des Verfahrens, etc.) kann die Silicidschicht lediglich in der ersten Öffnung oder dem ersten Hohlraum116 oder in sowohl der ersten als auch in der zweiten Öffnung116 und114 gebildet werden. - Eine leitfähige Schicht wird dann gebildet und gemustert, um einen lateral ausgerichteten Abschnitt
128 der Gate-Leitung130 , wie in1A bis1C dargestellt ist, zu bilden. Die leitfähige Schicht kann aus Polysilicium, wärmebeständigem Metall oder Wolfram gebildet werden. - Ein Ionenimplantationsverfahren wird durchgeführt, um Source/Drain-Regionen bei einem folgenden Verfahren zu bilden.
- Bei dem vorhergehenden Verfahren kann die Silicidschicht, die den vertikal ausgerichteten Abschnitt
126 der Gate-Leitung130 bildet, unter Verwendung einer chemischen Dampfabscheidung (CVD) gebildet werden. Die Gate-Isolationsschicht kann insbesondere zuerst gebildet werden, und dann kann die Silicidschicht gebildet werden, um die erste und die zweite Öffnung unter Verwendung einer chemischen Dampfabschei dung zu füllen. Alternativ kann die Gate-Leitung130 aus Polysilicium mit einer einzelnen geschichteten Struktur gebildet werden. Bei einem solchen Fall wird eine Polysiliciumschicht an der Vorrichtungstrennschicht108a und der Isolationsschicht112 gebildet, um die erste und die zweite Öffnung116 und114 zu füllen. Die Polysiliciumschicht wird dann gemustert, um einen vertikal ausgerichteten Abschnitt und einen lateral ausgerichteten Abschnitt gleichzeitig zu bilden. Dann wird eine Wolframschicht oder eine wärmbeständige Metallschicht gebildet und gemustert, um die Gate-Leitung130 zu bilden. - Wenn der vertikal ausgerichtete Abschnitt
126 der Gate-Leitung130 aus Silicid gebildet wird, besteht ein potenzieller Vorteil darin, dass ein Gate-Dotierungsverfahren zum Bilden eines p-Transistors oder eines n-Transistors möglicherweise nicht erforderlich ist. - Bezug nehmend auf
12A bis18A ,12B bis18B und12C bis18C wird ein aus derKR 1020050028628 A 12A bis18A sind Draufsichten, und12B bis18B und12C bis18C sind Querschnittsansichten, die12A bis18A entsprechen, entlang einer Linie I-I bzw. einer Linie II-II in12A . - Zuerst Bezug nehmend auf
12A bis12C wird ein Substrat unter Verwendung eines Maskenmusters202 , das an dem Substrat200 bei einem Verfahren ähnlich zu demselben, das unter Bezugnahme auf2A bis2C erklärt ist, gebildet wird, zu einer vorbestimmten Tiefe geätzt, um einen Graben zu bilden und eine aktive Region206 zu definieren, in der eine Dünnkörper-Kanalregion zu bilden ist. Nach dem Bilden der aktiven Region206 wird eine Vorrichtungstrennschicht208 gebildet, die den Graben füllt und die aktive Region elektrisch isoliert. - Bezug nehmend auf
13A bis13C werden die Vorrichtungstrennschicht208 und das Maskenmuster202 gemustert, bis oberste Abschnitte206sj der aktiven Region206 freigelegt sind, wodurch Schein-Gate-Leitungen210 gebildet werden. Die freige legten obersten Abschnitte206sj der aktiven Region206 können dort sein, wo Source/Drain-Regionen bei einem folgenden Verfahren gebildet werden können. - Bezug nehmend auf
14A bis14C wird eine Isolationsschicht212 gebildet, um eine Region zwischen den Schein-Gate-Leitungen210 zu füllen. Als solches ist ein Abschnitt eines Maskenmusters202a der Schein-Gate-Leitung210 durch die Isolationsschicht212 und die Vorrichtungstrennschicht208a , die eine ”Insel” an der aktiven Region206 definieren, umgeben. Bei einem solchen Fall kann die Isolationsschicht212 bei einem folgenden Ionenimplantationsverfahren zum Bilden von Source/Drain-Regionen als eine Pufferschicht dienen. - Bezug nehmend auf
15A bis15C wird, nachdem das Ionenimplantationsverfahren durchgeführt ist, das restliche Maskenmuster202a entfernt, um eine zweite Öffnung214 zu bilden, die eine oberste Oberfläche206s der aktiven Region206 freilegt. Die zweite Öffnung214 ist durch die Isolationsschicht212 und die Vorrichtungstrennschicht208a definiert. - Wie in
16A bis16C dargestellt ist, werden Abstandshalter215 dann an Seitenwänden der zweiten Öffnung214 gebildet, wodurch die Größe der zweiten Öffnung214 reduziert wird und eine kleinere zweite Öffnung214' gebildet wird. Die Breite der Abstandshalter215 bestimmt die Kanalbreite (d. h. die Breite der Dünnkörper-Kanalregion), die bei einem folgenden Verfahren gebildet wird. Durch Einstellen der Breite der Abstandshalter215 kann daher die Dünnkörper-Kanalregion zu einer gewünschten Breite gebildet werden. Die Abstandshalter215 können durch Bilden einer Siliciumnitridschicht unter Verwendung eines Dünnfilmabscheidungsverfahrens und Zurückätzen der Siliciumnitridschicht gebildet werden. Die Abstandshalter215 können aus einem Material mit einer Ätzselektivität hinsichtlich Silicium, wie z. B. Siliciumnitrid oder Siliciumoxid, gebildet werden. - Bezug nehmend auf
17A bis17C wird die aktive Region206 , die durch die kleinere zweite Öffnung214' freigelegt ist, zu einer vorbestimmten Tiefe geätzt. Als solche weist die aktive Region206 eine erste Öffnung oder einen ersten Hohlraum216 auf, und ein Dünnkörperabschnitt206a des Substrats200 wird gebildet. Ein Ionenimplantationsverfahren kann durchgeführt werden, nachdem das Maskenmuster202a entfernt ist, oder nachdem die erste Öffnung oder der erste Hohlraum216 gebildet ist. - Bezug nehmend auf
18A bis18C wird eine Gate-Isolationsschicht220 an Seitenwänden216w und dem Boden216b der ersten Öffnung oder des ersten Hohlraums216 gebildet. Die Gate-Isolationsschicht220 kann unter Verwendung eines thermischen Oxidationsverfahrens gebildet werden. - Bezug nehmend auf
19A bis19C wird als Nächstes eine Gate-Leitung230 gebildet. Die Gate-Leitung230 kreuzt die erste Öffnung oder den ersten Hohlraum216 und die kleinere zweite Öffnung214' füllend über (d. h. ist auf) der Isolationsschicht212 und der Vorrichtungstrennschicht208a (gebildet). - Alternativ kann eine untere Isolationsschicht an dem Boden der ersten Öffnung oder des ersten Hohlraums
216 gebildet werden. Nachdem die erste und die zweite Öffnung216 und214' gebildet sind, kann insbesondere ein thermisches Oxidationsverfahren durchgeführt werden, und dann kann ein unteres Isolationsmaterial gebildet werden, um die erste und die zweite Öffnung216 und214' zu füllen. Das untere Isolationsmaterial wird dann zurückgeätzt, um den Boden der ersten Öffnung oder des ersten Hohlraums216 zu füllen. Die thermische Oxidschicht, die an den Seitenwänden der ersten Öffnung oder des ersten Hohlraums216 gebildet ist, wird dann entfernt, und eine Gate-Isolationsschicht wird dann daran gebildet. - Darüber hinaus kann ein vertikal ausgerichteter Dünnkörpertransistor ohne Verwenden eines SOI-Substrats, jedoch stattdessen unter Verwendung von herkömmlichen Grabentrennverfahren gebildet werden. Im Vergleich zu dem SOI-Substrat kann das Herstellungsverfahren vereinfacht sein, der Aufwand kann reduziert sein und Kurzkanaleffekte können reduziert sein. Schwebekörpereffekte können zusätzlich unterdrückt sein, und eine Sperrvorspannung kann angelegt sein. Die Größe des Maskenmusters oder die Breite der Abstandshalter kann außerdem gesteuert werden, um einen vertikal ausgerichteten Dünnkörper mit einer gewünschten Dicke zu bilden.
- Basierend auf der vorhergehenden Erörterung kann ein Flash-Speicher verbesserte Datenladegeschwindigkeiten und einen reduzierten Leistungsverlust mit einem reduzierten Stromverbrauch aufweisen, da Eingangsdaten durch eine I/O-Anschlussfläche ausgewählt werden können, derart, dass der zu programmierende Datenladeweg aktiviert werden kann, während der zu löschende Datenladeweg deaktiviert werden kann.
- Bei bestimmten Anwendungen des vertikal ausgerichteten Dünnkörpertransistors ist es vorteilhaft, sowohl planare Speicher als auch vertikal ausgerichtete Dünnkörpervorrichtungen, die an dem gleichen Substrat gebildet sind, aufzuweisen. Bei einem Speicher ist es beispielsweise wünschenswert, Planartransistoren in einer Peripherieregion der Vorrichtung aufzuweisen und vertikal ausgerichtete Dünnkörpertransistoren in einer Zellregion der Vorrichtung aufzuweisen. Auf diese Art und Weise können die vorteilhaften Charakteristika von jedem Vorrichtungstyp für geeignete Funktionen des Speichers angewendet werden.
-
20 ist eine perspektivische Ansicht einer Halbleitervorrichtung, die keine Ausführungsform der Erfindung ist, aber einem besseren Verständnis der beanspruchten Erfindung dient.21A ist eine Draufsicht der Halbleitervorrichtung von20 .21B ist eine Querschnittsansicht der Halbleitervorrichtung von20 entlang einer Linie B-B' in20 .21C ist eine Querschnittsansicht der Halbleitervorrichtung von20 entlang einer Linie C-C' in20 . Zum Zweck der folgenden Erörterung ist bei der perspektivischen Ansicht von20 die vertikale Richtung die Richtung der Z-Achse, die horizontale Richtung die Richtung der X-Achse und die laterale Richtung die Richtung der Y-Achse. - Unter Bezugnahme auf
20A und21A bis21C weist die Halbleitervorrichtung vertikal ausgerichtete Dünnkörpertransistoren1096 , die in einer ersten Region der Vorrichtung gebildet sind, und herkömmliche Planartransistoren1098 , die in einer zweiten Region der Vorrichtung gebildet sind, auf. Die Halbleitervorrichtung weist einen Speicher auf, die erste Region weist eine Zellregion des Speichers auf, und die zweite Region weist eine Peripherieregion des Speichers auf. - Sowohl die vertikal ausgerichteten Dünnkörpertransistoren
1096 , die in der Zellregion gebildet sind, als auch die planaren Transistoren1098 , die in der Peripherieregion gebildet sind, liegen auf einem gemeinsamen Halbleitersubstrat1105 . In der Zellregion wird ein vertikal ausgerichteter Dünnkörpertransistor1096 , beispielsweise des im Vorhergehenden beschriebenen Typs, gemäß dem im Vorhergehenden beschriebenen Herstellungsverfahren gebildet. Der vertikal ausgerichtete Dünnkörpertransistor1096 weist einen vertikal ausgerichteten Gate-Abschnitt1160a auf, der sich in einen vertikal ausgerichteten Hohlraum, der in dem Substrat1105 gebildet ist, erstreckt. Source- und Drain-Regionen S, D sind an gegenüberliegenden Seiten des vertikal ausgerichteten Gate-Abschnitts1160a gebildet. Eine Gate-Isolationsschicht1150 ist zwischen dem vertikal ausgerichteten Gate-Abschnitt1160a und dem Körper des Substrats1105 vorgesehen. Grabentrennregionen1125 definieren aktive Regionen dazwischen. Eine obere Isolationsschicht1130a liegt auf der resultierenden Struktur, und lateral ausgerichtete Gate-Abschnitte1160b liegen auf der oberen Isolationsschicht. Die vertikal ausgerichteten Gate-Abschnitte1160a und die lateral ausgerichteten Gate-Abschnitte1160b bilden zusammen eine T-förmige Struktur. Die lateral ausgerichteten Gate-Abschnitte1160b und andere lateral ausgerichtete Leitungen1160c dienen als Verbindungsleitungen für die Gates und andere Regionen des Transistors in der Zellregion der Vorrichtung. - In der Peripherieregion ist ein Planartransistor
1098 vorgesehen. Der Planartransistor1098 weist einen lateral ausgerichteten Gate-Abschnitt1160b' , der sich in einer lateralen Richtung an das Substrat1105 erstreckt, auf. Source- und Drain-Regionen S', D' sind an gegenüberliegenden Seiten des Gates1160b' in einer aktiven Region1110' des Substrats1150 , die zwischen benachbarten Grabentrennregionen1125 definiert ist, gebildet. Eine Gate-Isolationsschicht1150 ist zwischen dem leitfähigen Gate1160b' und dem Körper des Substrats1105 über einer Kanalregion der Vorrichtung zwischen der Source S' und der Drain D' vorgesehen. Eine obere Isolationsschicht1130a liegt auf dem Substrat1105 und den Grabentrennregionen1125 . - Bei den vertikal ausgerichteten Dünnkörpertransistoren
1096 der Zellregion ist der vertikal ausgerichtete Abschnitt1160a des Gates zumindest teilweise durch einen vertikalen Dünnkörper1110a des Substrats1105 umgeben. Der vertikale Dünnkörper1110a bildet eine Kanalregion der Vorrichtung bei Vorder-, Rück- oder sowohl Vorder- als auch Rückseiten des Gates1160a . Die Leitfähigkeit des vertikalen Dünnkörpers1110a wird ansprechend auf den Pegel einer Ladung, die in dem vertikal ausgerichteten Abschnitt des Gates1160a liegt, gesteuert. Auf diese Kanalregionen wird hierin als ”laterale Kanalregionen” Bezug genommen. Die Dicken d1 der vertikalen Dünnkörper1110a an den Vorder- und/oder Rückseiten des Gates1160a steuern die Abmessungen der lateralen Kanalregionen und beeinflussen daher die Betriebscharakteristika der resultierenden Vorrichtung. Eine zusätzliche optionale Kanalregion1110b ist ferner in dem Substrat bei einer Position unterhalb des Gates1160a vorgesehen. Auf diese Kanalregion wird hierin als eine ”untere Kanalregion” Bezug genommen, und der Betrieb einer solchen Kanalregion ist in der Literatur gut untersucht und dokumentiert. Diese untere Kanalregion ist im Wesentlichen auf die gleiche Weise wie eine Kanalregion eines Vertiefungskanal-Arraytransistors (RCAT; RACT = Recessed Channel Array Transistor) in Betrieb, die eine grabenartige Gate-Elektrode, wie z. B. dieselbe, die in dem Patent der Vereinigten Staaten Nr. 6,063,669 (US 6063669 A ) offenbart ist, aufweist. - Bezug nehmend nun auf
22A bis32A ,22B bis32B und22C bis32C wird ein Verfahren zum Herstellen der Halbleitervorrichtung, die in20 und21A bis21C dargestellt ist, beschrieben.22A bis32A sind Draufsichten beim Herstellen der Halbleitervorrichtung von20 und21A bis21C .22B bis32B und22C bis32C sind Querschnittsansichten, die22A bis32A entsprechen, entlang von Linien B-B' bzw. C-C' in20 . Das mit den22A bis32C beschriebene Verfahren ist keine Ausführungsform der Erfindung, aber dient einem besseren Verständnis davon. - Bezug nehmend auf
22A bis22C wird eine Pufferschicht an einem Halbleitersubstrat1105 vorgesehen. Bei einem Ausführungsbeispiel weist die Pufferschicht ein Pufferoxid, beispielsweise SiO2, das zu einer Dicke von 10 bis 50 nm unter Verwendung einer thermischen Oxidation gebildet wird, auf. Eine erste Maskenschicht wird an der Pufferschicht vorgesehen. Beispielsweise weist die erste Maskenschicht eine Hartmaskenschicht auf, die aus. SiN unter Verwendung einer chemischen Dampfabscheidung (CVD) zu einer Dicke von 80 bis 200 nm gebildet wird. Die Hartmaskenschicht und die Pufferschicht werden gemustert und geätzt, um ein Hartmaskenschichtmuster1115 , ein Pufferschichtmuster1113 und Gräben1120 , die aktive Regionen1110 ,1110' des Halbleitersubstrats1105 in sowohl der Zellregion als auch der Peripherieregion der Vorrichtung definieren, zu bilden. Bei einem Ausführungsbeispiel werden die Gräben zu einer Tiefe von 150 bis 350 nm gebildet. Alternativ kann das Halbleitersubstrat eine Halbleiterschicht, beispielsweise eine Silicium-auf-Isolator-(SOI-)Schicht, eine Silicium-Germanium-Schicht (SiGe) oder eine Silicium-Germanium-auf-Isolator-(SGOI-)Schicht aufweisen. - Bezug nehmend auf
23A bis23C wird ein Abschnitt der ersten Maskenschicht1115 bei einem ”Zurückzieh”-Verfahren entfernt, um ein zweites geschrumpftes Maskenmuster1115a in sowohl den Zellregionen als auch den Peripherieregionen der Vorrichtung zu bilden. Bei einem Beispiel wird das Zurückziehverfahren unter Verwendung von Phosphorsäure H3PO4 bei einer isotropen Ätzprozedur oder einer Deckenätzprozedur durchgeführt. Während der Zurückziehprozedur schützt das Pufferschichtmuster1113 das darunter liegende Substrat davor, geätzt zu werden. Bei einem Beispiel wird die Zurückziehoperation unter Verwendung einer isotropen Ätzung bei einer niedrigen Temperatur von 60 bis 80°C, beispielsweise 70°C, und bei einer niedrigen Ätzrate durchgeführt. Der Ätzungsgrad steuert die Breite d1 des entfernten Abschnitts bei der Vorderseite und der Rückseite des zweiten Maskenmusters1115a (siehe23C ). Die resultierende Breite d1 definiert direkt die Dicke der lateralen Kanalregionen1110a der resultierenden Vorrichtung, wie im Vorhergehenden beschrieben ist. - Bezug nehmend auf
24A bis24C wird eine Abscheidung eines Isolationsmaterials in sowohl den Zellregionen als auch den Peripherieregionen der Vorrichtung durchgeführt, um Flachgrabentrenn-(STI-)Strukturen1125 in den Gräben1120 zwischen den aktiven Regionen1110 ,1110' zu bilden. Bei einem Beispiel wird eine Abscheidung von Hochdichteplasma-(HDP-)Oxid oder O3-TEOS bis zu einer Ebene über dem zweiten Maskenmuster1115a durchgeführt. Eine Planarisierung wird dann an der resultierenden Struktur beispielsweise unter Verwendung eines chemisch-mechanischen Polierens (CMP) oder eines Zurückätzverfahrens unter Verwendung der Hartmaske des zweiten Maskenmusters1115a als eine Ätzstoppschicht durchgeführt, derart, dass ein oberer Abschnitt des Isolationsmaterials1125b mit einem oberen Abschnitt des zweiten Maskenschichtmusters1115a eben ist. - Bezug nehmend auf
25A bis25C werden das zweite Maskenmuster1115a und das Isolationsmaterial1125b in der Zellregion ein zweites Mal geätzt, um ein drittes Maskenmusters1115b und ein zweites Isolationsmaterialmuster1125a zu bilden. Das darunter liegende Pufferschichtmuster1113 wird ähnlich geätzt, um ein zweites Pufferschichtmuster1113b zu bilden. Die Ätzprozedur wird bei einem Beispiel unter Verwendung von Standard-Photolithographieverfahren und einem Trockenätzverfahren durchgeführt. Die Ätzrate ist vorzugsweise gesteuert, derart, dass die Ätzraten des Isolationsmaterials1125b und der Abschnitte der Hartmaske1115a , die zu entfernen sind, etwa gleich sind. Beispielsweise wird die Ätzprozedur durchgeführt, bis ein oberes Ende des Substrats1105 freigelegt ist, wie in25A bis25C gezeigt ist. Dieser Lösungsansatz kann jedoch zu einer Oberflächenbeschädigung einer oberen Oberfläche des freigelegten Substrats führen, wobei bei diesem Fall eine Hochtemperaturbehandlung mit Wasserstoffgas angewendet werden kann, um die oberste Oberfläche zu reparieren. Bei einem weiteren Ausführungsbeispiel wird die Ätzprozedur zu einer Ebene etwa nahe dem Boden des Hartmaskenmusters1115b durchgeführt. Bei diesem Lösungsansatz verbleibt die Pufferschicht1113 an dem Substrat, um zu verhindern, dass die darunter liegende Oberfläche des Substrats während folgender Schichtabscheidungs- und Entfernungsprozeduren beschädigt wird. - Bezug nehmend auf
26A bis26C wird eine Abscheidung eines Isolationsmaterials durchgeführt, um die resultierende Struktur in sowohl den Zellregionen als auch den Peripherieregionen der Vorrichtung zu beschichten. Bei einem Beispiel wird eine Abscheidung eines Hochdichteplasma-(HDP-)Oxids oder O3-TEOS zu einer Ebene über dem dritten Maskenmuster1115b durchgeführt. Eine Planarisierung wird dann an der resultierenden Struktur beispielsweise unter Verwendung eines chemisch-mechanischen Polierens (CMP) oder eines Rückätzverfahrens unter Verwendung der Hartmaske des dritten Maskenmusters1115b als ein Ätzstopp durchgeführt, um zu der Bildung einer zweiten Isolationsmaterialschicht1130 zu führen, wobei ein oberer Abschnitt derselben mit einem oberen Abschnitt des dritten Maskenmusters1115b in sowohl den Zellregionen als auch den Peripherieregionen der Vorrichtung eben ist. - Bezug nehmend auf
27A bis27C wird eine zweite Maskenschicht1135 in der Peripherieregion der Vorrichtung gebildet. Die zweite Maskenschicht1135 weist ein Photoresistmaterial oder ein geeignetes Hartmaskenmaterial auf. Das dritte Muster1115b der ersten Maskenschicht und das darunter liegende Pufferschichtmuster1113b werden als Nächstes in der Zellregion entfernt. Bei einem Beispiel wird dieses Entfernungsverfahren unter Verwendung von Phosphorsäure, um das SiN-Hartmaskenmuster1115b zu entfernen, und einer Fluorwasserstoffsäurelösung bzw. Flusssäurelösung durchgeführt, um das darunter liegende Oxidpufferschichtmuster1113b zu entfernen. - Bezug nehmend auf
28A bis28C wird die aktive Region1110 der Zellregion zu einer vorbestimmten Tiefe, beispielsweise einer Tiefe zwischen etwa 50 und 200 nm und vorzugsweise zwischen 100 und 150 nm als Nächstes geätzt. Dadurch werden vertikal ausgerichtete Öffnungen1140 gebildet, die Dünnkörperabschnitte1110a bei Vorder- und Rückseiten aufweisen, die durch vertikal vorstehende Abschnitte des Substrats1105 gebildet sind. Wie im Vorhergehenden beschrieben ist, dienen die Dünnkörperabschnitte1110a der Funktion von Kanalregionen der Vorrichtung, wobei die Dicke derselben beim Bestimmen der resultierenden Betriebscharakteristika der Vorrichtung ein wichtiger Parameter ist. Wie im Vorhergehenden beschrieben ist, ist die Dicke der Dünnkörperabschnitte1110a ein direktes Resultat der Tiefe d1 der Reduzierungsmenge des ersten Maskenmusters1115a während der Zurückziehprozedur, wie es unter Bezugnahme auf23A bis23C gezeigt und beschrieben ist. Bei einem Beispiel wird die maximale Dicke der Dünnkörperabschnitte1110a gesteuert, um kleiner als 40 nm und vorzugsweise zwischen 3 und 15 nm zu sein. Durch Steuern der Dicke der Dünnkörperabschnitte1110a auf diese Art und Weise wird die Diffusion von Störstellen von den später gebildeten benachbarten Source- und Drain-Regionen minimiert, und der Kurzkanaleffekt ist daher gemildert. - Bei der Bildung der vertikal ausgerichteten Öffnungen
1140 und der Dünnkörperabschnitte1110a wird eine Kanalregion-Ionenimplantation in der Zellregion der Vorrichtung durchgeführt, um Kanalregionen in den Dünnkörperabschnitten1110a und in der Region unterhalb des unteren Abschnitts1110b der vertikal ausgerichteten Öffnungen1140 zu bilden. - Bezug nehmend auf
29A bis29C wird die zweite Maskenschicht1135 in der Peripherieregion entfernt, und eine dritte Maskenschicht wird an der Zellregion angebracht. Ein Beispiel einer Maskenschicht, die an der Zellregion angebracht wird, ist in36A bis36C gezeigt. Bei einem Beispiel weist die dritte Maskenschicht eine Photoresistschicht auf. Das dritte Muster1115b der ersten Maskenschicht und das darunter liegende Pufferschichtmuster1113b werden in der Peripherieregion entfernt. Bei einem Beispiel wird dieses Entfernungsverfahren unter Verwendung von Phosphorsäure, um das SiN-Hartmaskenmuster1115b zu entfernen, und einer Fluorwasserstofflösung durchgeführt, um darunter liegende Oxidpufferschichtmuster1113b zu entfernen. Nach der Entfernung des dritten Maskenmusters1115b und des Pufferschichtmusters1113b wird eine Kanalregion-Ionenimplantation in der Peripherieregion der Vorrichtung durchgeführt. - Unter Bezugnahme auf
30A bis30C wird als Nächstes ein Gate-Dielektrikum1150 in sowohl der Zell- als auch der Peripherieregion der resultierenden Struktur vorgesehen. In der Zellregion weist das Gate-Dielektrikum1150 einen ersten Abschnitt1146 , der an dem Boden der vertikal ausgerichteten Öffnung1140 gebildet ist, und einen zweiten Abschnitt1144 , der an Seitenwänden der vertikal ausgerichteten Öffnung1140 gebildet ist, auf. In der Peripherieregion wird das Gate-Dielektrikum1150 an einem freigelegten Abschnitt der aktiven Halbleitersubstratregion1110' gebildet. Bei einem Beispiel wird das Gate-Dielektrikum1150 bei einem selektiven Aufwachsverfahren an freigelegten Abschnitten des Halbleitersubstrats, wie in30A bis30C gezeigt ist, gebildet. Bei einem weiteren Beispiel wird das Gate-Dielektrikum unter Verwendung einer Atomschichtabscheidung als eine Schicht, die die gesamte resultierende Struktur der Halbleitervorrichtung bedeckt, gebildet. - Eine Gate-Elektroden-Materialschicht
1160 wird als Nächstes an der resultierenden Struktur vorgesehen. Die Gate-Elektroden-Materialschicht1160 füllt die vertikal ausgerichteten Öffnungen1140 in der Zellregion und die Öffnung in der Isolationsschicht1130 in der Peripherieregion. Die Gate-Elektroden-Materialschicht weist beispielsweise Polysilicium, W, Pt, TiN, Ta, TaN, Cr, eine Kombination oder eine Legierung derselben oder ein anderes geeignetes Material auf. - Unter Bezugnahme auf
31A bis31C wird die Gate-Elektroden-Materialschicht1160 als Nächstes gemustert, um lateral ausgerichtete Abschnitte1160b der Gate-Elektroden in den Zellregionen, die lateral ausgerichteten Gate-Elektroden1160b' in den Peripherieregionen und andere leitfähige Leitungen1160c , die Verbindungen für die Vorrichtung bilden, zu bilden. Bei einem Beispiel wird das Mustern durch Anbringen eines SiN-Schichtmusters1165 an der Gate-Elektroden-Materialschicht1160 und Ätzen der Gate-Elektroden-Materialschicht1160 unter Verwendung des SiN-Musters als eine Ätzmaske durchgeführt. - Bezug nehmend auf
32A bis32C werden Seitenwandabstandshalter1171 an der resultierenden Struktur durch Vorsehen einer dielektrischen Schicht an der resultierenden Struktur und Durchführen einer anisotropen Ätzung, um die Abstandshalter1171 zu bilden, gebildet. Ein Ionenimplantationsverfahren wird vor oder nach einer Bildung der Abstandshalter durchgeführt, um Source- und Drain-Regionen S, D unter Verwendung der Gate-Elektroden1160b ,1160b' , der leitfähigen Leitungen1160c und des zu geordneten SiN-Schichtmusters1165 als eine Ätzmaske zu bilden. Während der Ionenimplantation verhindert insbesondere die Anwesenheit von den lateralen Abschnitten1160b der Gate-Elektroden, dass die Dünnkörperregionen1110a implantiert oder dotiert werden. Die Source/Drain-Regionen werden vorzugsweise zu einer Tiefe zwischen 40 und 80 nm, die kleiner als die Tiefe der vertikal ausgerichteten Öffnung ist, gebildet, um den Kurzkanaleffekt zu milder oder zu verhindern. - Das im Vorhergehenden in Verbindung mit
22 bis32 beschriebene Verfahren führt zu einer in20 und21 im Vorhergehenden gezeigten und beschriebenen Halbleitervorrichtungskonfiguration. Die Halbleitervorrichtung gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung weist insbesondere vertikal ausgerichtete Dünnkörpertransistoren1096 , die in einer ersten Region, beispielsweise einer Zellregion, der Vorrichtung gebildet sind, und herkömmliche Planartransistoren1098 , die in einer zweiten Region, beispielsweise einer Peripherieregion, der Vorrichtung gebildet sind, auf. Auf diese Art und Weise können die vorteilhaften Charakteristika von jedem Transistortyp in einer Region des Transistors angewendet werden, in der dieselben am passendsten anwendbar sind. -
33 ist eine perspektivische Ansicht eines Ausführungsbeispiels einer Halbleitervorrichtung gemäß der vorliegenden Erfindung.34A ist eine Draufsicht der Halbleitervorrichtung von33 .34B ist eine Querschnittsansicht der Halbleitervorrichtung von33 entlang einer Linie B-B' in33 .34C ist eine Querschnittsansicht der Halbleitervorrichtung von33 entlang einer Linie C-C' in33 . - Unter Bezugnahme auf
33 und34A bis34C weist die Halbleitervorrichtung gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung vertikal ausgerichtete Dünnkörpertransistoren1096 , die in einer ersten Region der Vorrichtung gebildet sind, und herkömmliche Planartransistoren1098 , die in einer zweiten Region der Vorrichtung gebildet sind, auf. Bei einem Ausführungsbeispiel weist die Halbleitervorrichtung einen Speicher auf, die erste Region weist eine Zellregion des Speichers auf, und die zweite Region weist eine Peripherieregion des Speichers auf. - Das vorliegende Ausführungsbeispiel ist hinsichtlich der Struktur im Wesentlichen ähnlich zu der Halbleitervorrichtung von
20 und21 , und das Verfahren zum Bilden desselben ist im Wesentlichen ähnlich zu dem in22 bis32 dargestellten Verfahren. Aus diesem Grund ist eine detaillierte Erörterung von ähnlichen Abschnitten des Ausführungsbeispiels und des Verfahrens zum Bilden desselben hier nicht wiederholt. Bei dem vorliegenden Ausführungsbeispiel werden jedoch die vertikal ausgerichteten Gate-Abschnitte1360 und die lateral ausgerichteten Gate-Abschnitte1380a nicht als eine einzige, einheitliche Schicht, wie in21C gezeigt ist (der vertikale Abschnitt1160a und der laterale Abschnitt1160b sind in21C einheitlich), sondern vielmehr als unabhängige Abschnitte, beispielsweise als ein vertikal ausgerichteter Abschnitt1360 und ein lateral ausgerichteter Abschnitt1380a zu unterschiedlichen Zeitpunkten und aus unterschiedlichen Materialien aus den weiter unten beschriebenen Gründen gebildet. - Nun Bezug nehmend auf
35A bis38A ,35B bis38B und35C bis38C ist ein Verfahren zum Herstellen von Halbleitervorrichtungen gemäß dem Ausführungsbeispiel der vorliegenden Erfindung, das in33 und34A bis34C dargestellt ist, beschrieben.35A bis38A sind Draufsichten eines Verfahrens zum Herstellen des Ausführungsbeispiels von33 und34A bis34C .35B bis38B und35C bis38C sind Querschnittsansichten, die35A bis38A entsprechen, entlang von Linien B-B' bzw. C-C' in33 . - Die Anfangsschritte bei dem Verfahren zum Bilden einer Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel der Erfindung sind im Wesentlichen ähnlich zu den Schritten, die im Vorhergehenden unter Bezugnahme auf
22 bis28 dargestellt sind. Aus diesem Grund ist eine detaillierte Erörterung von solchen Schritten hier nicht wiederholt. - Bezug nehmend auf
35A bis35C verbleibt bei diesem Ausführungsbeispiel die zweite Maskenschicht1135 bei diesem Schritt in der Peripherieregion. Ein Gate- Dielektrikum1350 wird als Nächstes in der Zellregion der resultierenden Struktur vorgesehen. In der Zellregion weist das Gate-Dielektrikum1350 einen ersten Abschnitt1146 auf, der an dem Boden der vertikal ausgerichteten Öffnungen1140 gebildet ist, und einen zweiten Abschnitt1144 , der an Seitenwänden der vertikal ausgerichteten Öffnungen1140 gebildet ist, auf. Das Gate-Dielektrikum kann unter Verwendung eines selektiven Aufwachsverfahrens oder als eine Schicht an bzw. auf der resultierenden Struktur, wie im Vorhergehenden beschrieben ist, gebildet werden. - Ein erstes Anbringen einer Gate-Elektroden-Materialschicht wird als Nächstes an der resultierenden Struktur vorgesehen. Das erste Anbringen der Gate-Elektroden-Materialschicht füllt in der Zellregion die vertikal ausgerichteten Öffnungen
1140 , um einen vertikal ausgerichteten Gate-Abschnitt1360 des vertikalen Gates zu bilden. Die erste Gate-Elektroden-Materialschicht1360 weist beispielsweise Polysilicium, W, Pt, TiN, Ta, TaN, Cr, eine Kombination oder eine Legierung derselben oder ein anderes geeignetes Material, wie im Vorhergehenden beschrieben ist, auf. Eine Ätzprozedur wird bei der ersten Gate-Elektroden-Materialschicht unter Verwendung der zweiten Isolationsmaterialschicht1130 als ein Ätzstopp durchgeführt. - Unter Bezugnahme auf
36A bis36C wird die zweite Maskenschicht1135 in der Peripherieregion entfernt, und eine dritte Maskenschicht1365 wird in der Zellregion angebracht. Die dritte Maskenschicht1365 weist beispielsweise ein geeignetes Photoresistmaterial oder ein anderes geeignetes Hartmaskenmaterial auf. Das dritte Muster1115b der ersten Maskenschicht und das darunter liegende Pufferschichtmuster1113b werden dann in der Peripherieregion auf die im Vorhergehenden beschriebene Art und Weise entfernt. Eine Ionenimplantation der Kanalregion wird auf die im Vorhergehenden beschriebene Art und Weise durchgeführt. - Ein zweites Gate-Dielektrikum
1370 wird als Nächstes an der freigelegten oberen Oberfläche der aktiven Region1110' in der Peripherieregion der resultierenden Struktur vorgesehen. Das zweite Gate-Dielektrikum1370 wird beispielsweise unter Verwendung eines Radikalaufwachsverfahrens durchgeführt. Andere Verfahren zum Bilden des zweiten Gate-Dielektrikums1370 sind bei der vorliegenden Erfindung gleich anwendbar. Das zweite Gate-Dielektrikum1370 kann aus einem anderen Material, mit einer anderen Dicke und unter Verwendung eines anderen Verfahrens als dieselben des ersten Gate-Dielektrikums1350 der Zellregion gebildet werden. Die Charakteristika der Transistoren in der Peripherieregion und derselben in der Zellregion können als ein Resultat auf die spezifischen Bedürfnisse derselben zugeschnitten werden. - Unter Bezugnahme auf
37A bis37C wird die dritte Maskenschicht1365 in der Zellregion entfernt, und eine zweite Gate-Elektroden-Materialschicht wird an der resultierenden Struktur angebracht. Die zweite Gate-Elektroden-Materialschicht wird gemustert, um die lateral ausgerichteten zweiten Abschnitte1380a der vertikalen Gates1360 der Dünnkörpertransistoren in der Zellregion zu bilden. Zur gleichen Zeit werden ferner leitfähige Leitungen1380b und ein Gate1380a' des Planartransistors in der Peripherieregion gebildet. Bei einem Ausführungsbeispiel wird ein Mustern durch Anbringen eines SiN-Schichtmusters1165 an der zweiten Gate-Elektroden-Materialschicht1380 und Ätzen der Gate-Elektroden-Materialschicht1380 unter Verwendung des SiN-Musters als eine Ätzmaske durchgeführt. - Unter Bezugnahme auf
38A bis38C werden Seitenwandabstandshalter1171 an der resultierenden Struktur durch Vorsehen einer dielektrischen Schicht an der resultierenden Struktur und durch Durchführen einer anisotropen Ätzung, um die Abstandshalter1171 zu bilden, gebildet. Ein Ionenimplantationsverfahren wird vor oder nach der Bildung der Abstandshalter1171 durchgeführt, um Source- und Drain-Regionen S, D unter Verwendung der Gate-Elektroden1160b ,1160b' und der leitfähigen Leitungen1160c als eine Ätzmaske zu bilden. - Das Verfahren, das im Vorhergehenden in Verbindung mit
35 bis38 beschrieben ist, führt zu einer Halbleitervorrichtungskonfiguration, wie sie im Vorhergehenden in33 und34 beschrieben ist. Dieses Ausführungsbeispiel der vorliegenden Erfindung liefert insbesondere vertikal ausgerichtete Dünnkörpertransistoren1096 in der Zellregion, die Mehrschichtelektroden aufweisen, und herkömmliche Pla nartransistoren1098 in der Peripherieregion, die Einzelschichtelektroden aufweisen. Bei einem Ausführungsbeispiel weist beispielsweise die erste leitfähige Materialschicht1360 ein Metall auf, und die zweite leitfähige Metallschicht1380 weist Polysilicium auf. Bei einem weiteren Ausführungsbeispiel weist die erste leitfähige Materialschicht1360 Polysilicium auf, und die zweite leitfähige Materialschicht1380 weist Metall auf. Bei einem weiteren Ausführungsbeispiel weist die erste leitfähige Materialschicht1360 Metall eines ersten Typs auf, und die zweite leitfähige Materialschicht1380 weist Metall eines zweiten Typs auf. - Es ist bekannt, dass die Austrittsarbeit des Gate-Materials einen direkten Effekt auf die Schwellenspannung des resultierenden Transistors hat. Ein Gate-Material des vertikalen Gates
1360 des Dünnkörpertransistors1196 ist daher ausgewählt, das zu einer vergrößerten Schwellenspannung mit einer niedrigen Kanaldotierungsmittelkonzentration führt. Bei DRAM und SRAM unterscheidet sich insbesondere die gewünschte Schwellenspannung eines Zellregiontransistors von derselben eines Peripherieregiontransistors. Um eine solche höhere Schwellenspannung zu erreichen, kann die Dotierungsmittelkonzentration der Kanalregion vergrößert werden. Es ist jedoch schwierig, die resultierende Schwellenspannung des Transistors unter Verwendung einer Störstellenkonzentration bzw. Verunreinigungskonzentration genau zu steuern, und dieser Lösungsansatz führt ebenfalls zu einer Verschlechterung der Q-Leistung des Transistors aufgrund einer Störstellenstreuung in der Kanalregion. - Bei diesem Ausführungsbeispiel der vorliegenden Erfindung kann zusätzlich das Gate-Dielektrikum
1370 der Planartransistoren in der Peripherieregion aus einem anderen Material, mit einer anderen Dicke, unter Verwendung eines anderen Verfahrens als dieselben des Gate-Dielektrikums1350 des vertikal ausgerichteten Dünnkörpertransistors der Zellregion gebildet werden. Als ein Resultat sind die Charakteristika der Transistoren in der Peripherieregion und derselben in der Zellregion auf die spezifischen Bedürfnisse derselben zugeschnitten. - Bei einem Beispiel ist beispielsweise die Halbleitervorrichtung ein DRAM-Speicher, und die Schwellenspannung der vertikal ausgerichteten Dünnkörpertransistoren ist etwa 0,7 Volt, und die Schwellenspannung der Planartransistoren liegt in einem Bereich von etwa 0,3 Volt bis 0,7 Volt. Bei einem weiteren Beispiel ist die Halbleitervorrichtung ein SRAM-Speicher, und die Schwellenspannung der vertikal ausgerichteten Dünnkörpertransistoren ist etwa 0,5 Volt, und die Schwellenspannung der Planartransistoren ist etwa 0,7 Volt.
Claims (41)
- Halbleitervorrichtung mit: einer Halbleiterschicht (
1105 ), bei der eine horizontale Richtung und eine laterale Richtung zueinander senkrechte Richtungen parallel zu der Halbleiterschicht (1105 ) sind, und eine vertikale Richtung eine Richtung senkrecht zu der horizontalen und der lateralen Richtung ist, einem ersten Transistor (1096 ) in einer ersten Region der Halbleiterschicht (1105 ), wobei der erste Transistor (1096 ) folgende Merkmale aufweist: eine Gate-Elektrode (1380a ,1360 ), die sich in die Halbleiterschicht (1105 ) in der vertikalen Richtung erstreckt; eine Source-Region (S) und eine Drain-Region (D) in der Halbleiterschicht (1105 ), die an in einer horizontalen Richtung gegenüberliegenden Seiten der Gate-Elektrode (1380a ,1360 ) angeordnet sind; und eine laterale Kanalregion der Halbleiterschicht (1105 ), die sich auf einer zur lateralen Richtung senkrechten Seite der Gate-Elektrode (1160a ,1160b ) in der horizontalen Richtung zwischen der Source-Region (S) und der Drain-Region (D) erstreckt; und einem zweiten Transistor (1098 ) in einer zweiten Region der Halbleiterschicht (1105 ), wobei der zweite Transistor ein Planartransistor ist, der eine Gate- Elektrode (1380a' ) an einer sich planar auf der Halbleiterschicht (1105 ) erstreckenden Gate-Isolationsschicht (1370 ) aufweist, wobei: die Gate-Elektrode (1380a ,1360 ) des ersten Transistors (1096 ) einen ersten Abschnitt aufweist, der sich in der vertikalen Richtung in die Halbleiterschicht (1105 ) erstreckt, und einen zweiten Abschnitt aufweist, der sich in der horizontalen oder der lateralen Richtung auf der Halbleiterschicht (1105 ) erstreckt, und der erste Abschnitt aus einem Material gebildet ist, das verschieden von dem des zweiten Abschnittes ist, und der zweite Abschnitt aus dem gleichen Material gebildet ist wie das der Gate-Elektrode (1380a' ) des zweiten Transistors (1098 ), derart, dass eine Schwellspannung des ersten Transistors (1096 ) und eine Schwellspannung des zweiten Transistors (1098 ) verschieden sind. - Halbleitervorrichtung nach Anspruch 1, bei der der zweite Transistor (
1098 ) folgende Merkmale aufweist: eine Source-Region (S') und eine Drain-Region (D') in der Halbleiterschicht (1105 ), die in der horizontalen Richtung gesehen an gegenüberliegenden Seiten der Gate-Elektrode (1380a' ) des zweiten Transistors angeordnet sind; und eine Kanalregion in der Halbleiterschicht (1105 ), die unterhalb der Gate-Elektrode (1380a' ) liegt, und die sich in der horizontalen Richtung zwischen der Source-Region (S') und der Drain-Region (D') des zweiten Transistors erstreckt. - Halbleitervorrichtung nach Anspruch 1, bei der die erste Region eine Speicherzellregion der Halbleitervorrichtung ist und bei der die zweite Region eine Peripherieregion der Halbleitervorrichtung ist.
- Halbleitervorrichtung nach Anspruch 1, die ferner eine Trennregion zwischen dem ersten Transistor und dem zweiten Transistor aufweist.
- Halbleitervorrichtung nach Anspruch 4, bei der die Trennregion eine Flachgrabentrenn-(STI-)Struktur in der Halbleiterschicht aufweist.
- Halbleitervorrichtung nach Anspruch 1, bei der der erste Transistor ferner eine untere Kanalregion aufweist, die sich unter der Gate-Elektrode (
1380a ,1360 ) des ersten Transistors (1096 ) zwischen der Source-Region (S) und der Drain-Region (D) des ersten Transistors erstreckt. - Halbleitervorrichtung nach Anspruch 1, bei der die Halbleiterschicht (
1105 ) ein Halbleitersubstrat ist. - Halbleitervorrichtung nach Anspruch 1, bei der die Halbleiterschicht eine Schicht ist, die aus einer Gruppe ausgewählt ist, die aus einer SOI-(Silizium-auf-Isolator), SiGe-(Silizium-Germanium) und einer SGOI-(Silizium-Germanium-auf-Isolator)Schicht besteht
- Halbleitervorrichtung nach Anspruch 1, bei der die laterale Kanalregion zwischen einer Grabentrennregion (
1125 ) und einem Gate-Dielektrikum (1350 ) an dem ersten Abschnitt der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) in der vertikalen Richtung eine Höhe zwischen 50 und 200 nm aufweist. - Halbleitervorrichtung nach Anspruch 9, bei der die laterale Kanalregion zwischen der Grabentrennregion (
1125 ) und dem Gate-Dielektrikum (1350 ) an dem ersten Abschnitt der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) in der vertikalen Richtung eine Höhe zwischen 100 und 150 nm aufweist. - Halbleitervorrichtung nach Anspruch 1, bei der die laterale Kanalregion zwischen einer Grabentrennregion (
1125 ) und einem Gate-Dielektrikum (1350 ) an dem ersten Abschnitt der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) eine Dicke in der lateralen Richtung von kleiner als 20 nm aufweist. - Halbleitervorrichtung nach Anspruch 11, bei der die laterale Kanalregion zwischen der Grabentrennregion (
1125 ) und dem Gate-Dielektrikum (1350 ) an dem ersten Abschnitt der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) eine Dicke in der lateralen Richtung zwischen 1 und 15 nm aufweist. - Halbleitervorrichtung nach Anspruch 1, bei der die laterale Kanalregion des ersten Transistors (
1096 ) eine erste laterale Kanalregion und eine zweite laterale Kanalregion auf in lateraler Richtung gegenüberliegenden Seiten der Gate-Elektrode (1380a ,1360 ) des ersten Transistors (1096 ) aufweist, wobei sich jede derselben in einer horizontalen Richtung zwischen der Source-Region (S) und der Drain-Region (D) erstreckt. - Halbleitervorrichtung nach Anspruch 1, die ferner ein erstes Gate-Dielektrikum (
1350 ) zwischen der Gate-Elektrode (1380a ,1360 ) des ersten Transistors (1096 ) und den Source- und Drain-Regionen (S, D) und zwischen der Gate-Elektrode (1380a ,1360 ) des ersten Transistors (1096 ) und der lateralen Kanalregion aufweist. - Halbleitervorrichtung nach Anspruch 14, die die Gate-Isolationsschicht (
1370 ) zwischen der Gate-Elektrode (1380a' ) und einer Kanalregion des zweiten Transistors (1098 ) aufweist, und bei der die Gate-Isolationsschicht (1370 ) eine andere Dicke als das erste Gate-Dielektrikum (1350 ) aufweist. - Halbleitervorrichtung nach Anspruch 14, die die Gate-Isolationsschicht (
1370 ) zwischen der Gate-Elektrode (1380a' ) und einer Kanalregion des zweiten Transistors (1098 ) aufweist, und bei der die Gate-Isolationsschicht aus einem anderen Material als das erste Gate-Dielektrikum (1350 ) ist. - Halbleitervorrichtung nach Anspruch 1, bei der das Material des ersten Abschnitts und das Material des zweiten Abschnitts jeweils Metall oder Polysilizium aufweisen.
- Halbleitervorrichtung nach Anspruch 1, bei der die Gate-Elektrode (
1380a ,1360 ) des ersten Transistors (1096 ) einen T-förmigen Querschnitt aufweist. - Halbleitervorrichtung nach Anspruch 1, bei der zwei der ersten Transistoren (
1096 ) benachbart zueinander in der horizontalen Richtung der ersten Region angeordnet sind und bei der die zwei ersten Transistoren (1096 ) eine gemeinsame Drain-Region (D) gemeinsam verwenden. - Halbleitervorrichtung nach Anspruch 1, bei der eine äußere Oberfläche der lateralen Kanalregion gegenüber der Seite der Gate-Elektrode (
1380a ,1360 ) des ersten Transistors (1096 ) an eine Isolationsregion angrenzt. - Halbleitervorrichtung nach Anspruch 20, bei der die Isolationsregion eine Grabentrennregion (
1125 ) ist. - Verfahren zum Bilden einer Halbleitervorrichtung, mit: Vorsehen eines ersten Transistors (
1096 ) in einer ersten Region einer Halbleiterschicht (1105 ), in der eine horizontale Richtung und eine laterale Richtung zueinander senkrechte Richtungen parallel zu der Halbleiterschicht (1105 ) sind und eine vertikale Richtung eine Richtung senkrecht zu der der horizontalen und der lateralen Richtung ist, mit: – Vorsehen eines Hohlraums, der sich in der vertikalen Richtung in der Halbleiterschicht (1105 ) erstreckt; – Vorsehen eines ersten Gate-Dielektrikums (1350 ) an einem unteren Abschnitt und inneren Seitenwänden des Hohlraums; – Vorsehen einer Gate-Elektrode (1360 ), die einen verbleibenden Abschnitt des Hohlraums füllt, wobei sich die Gate-Elektrode (1360 ) in der vertikalen Richtung erstreckt; – Vorsehen einer Source-Region (S) und einer Drain-Region (D) in der Halbleiterschicht (1105 ), die an der horizontalen Richtung auf gegenüberliegenden Seiten der Gate-Elektrode (1360 ) angeordnet sind; und – Vorsehen einer lateralen Kanalregion der Halbleiterschicht (1105 ) auf einer zur lateralen Richtung senkrechten Seite der Gate-Elektrode (1360 ), wobei sich die laterale Kanalregion in der horizontalen Richtung zwischen der Source-Region (S) und der Drain-Region (D) erstreckt; und Vorsehen eines zweiten Transistors (1098 ) in einer zweiten Region der Halbleiterschicht (1105 ), wobei der zweite Transistor (1098 ) ein Planartransistor ist, der eine Gate-Elektrode (1380a' ) an einer sich planar auf der Halbleiterschicht (1105 ) erstreckenden Schicht eines zweiten Gate-Dielektrikums (1370 ) aufweist, wobei: das Vorsehen der Gate-Elektrode (1380a ,1360 ) des ersten Transistors (1096 ) das Vorsehen eines ersten Abschnitts aufweist, der sich in der vertikalen Richtung in die Halbleiterschicht (1105 ) erstreckt, und das Vorsehen eines zweiten Abschnitts aufweist, der sich in der horizontalen oder der lateralen Richtung auf der Halbleiterschicht (1105 ) erstreckt, wobei der erste Abschnitt aus einem Material gebildet ist, das verschieden von dem des zweiten Abschnittes ist, und das Vorsehen eines zweiten Transistors das Vorsehen einer Gate-Elektrode (1380a' ) aus dem gleichen Material wie der zweite Abschnitt der Gate-Elektrode (1380a ,1360 ) des ersten Transistors (1096 ) derart aufweist, dass eine Schwellspannung des ersten Transistors (1096 ) und eine Schwellspannung des zweiten Transistors (1098 ) verschieden sind. - Verfahren nach Anspruch 22, bei dem das Vorsehen des zweiten Transistors (
1098 ) folgende Schritte aufweist: Vorsehen einer Kanalregion in der Halbleiterschicht (1105 ), die unterhalb der Gate-Elektrode (1380a' ) des zweiten Transistors liegt, die sich in der horizontalen Richtung zwischen einer Source-Region (S') und einer Drain-Region (D') des zweiten Transistors erstreckt. - Verfahren nach Anspruch 22, bei dem die erste Region eine Speicherzellregion der Halbleitervorrichtung ist und bei dem die zweite Region einer Peripherieregion der Halbleitervorrichtung ist.
- Verfahren nach Anspruch 22, das ferner das Vorsehen einer Trennregion zwischen dem ersten Transistor und dem zweiten Transistor aufweist.
- Verfahren nach Anspruch 22, das ferner das Vorsehen einer unteren Kanalregion in dem ersten Transistor (
1096 ) aufweist, die sich unter der Gate-Elektrode (1380a ,1360 ) zwischen der Source-Region (S) und der Drain-Region (D) des ersten Transistors (1096 ) erstreckt. - Verfahren nach Anspruch 22, bei dem die Halbleiterschicht ein Halbleitersubstrat ist.
- Verfahren nach Anspruch 22, bei dem die Halbleiterschicht eine Schicht ist, die aus einer Gruppe ausgewählt ist, die aus einer SOI-(Silizium-auf-Isolator-), SiGe-(Silizium-Germanium-) und einer SGOI-(Silizium-Germanium-auf-Isolator-)Schicht besteht.
- Verfahren nach Anspruch 22, bei dem das Vorsehen der lateralen Kanalregion zwischen einer Grabentrennregion (
1125 ) und dem ersten Gate-Dielektrikum (1350 ) an dem ersten Abschnitt der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) eine laterale Kanalregion vorsieht, die eine Höhe in der vertikalen Richtung zwischen 50 und 200 nm aufweist. - Verfahren nach Anspruch 22, bei dem das Vorsehen der lateralen Kanalregion zwischen einer Grabentrennregion (
1125 ) und dem ersten Gate-Dielektrikum (1350 ) an dem ersten Abschnitt der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) eine laterale Kanalregion vorsieht, die eine Höhe in der vertikalen Richtung zwischen 100 und 150 nm aufweist. - Verfahren nach Anspruch 22, bei dem das Vorsehen der lateralen Kanalregion eine laterale Kanalregion zwischen einer Grabentrennregion (
1125 ) und dem ersten Gate-Dielektrikum (1350 ) an dem ersten Abschnitt der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) einer Dicke in der lateralen Richtung vorsieht, die kleiner als 20 nm ist. - Verfahren nach Anspruch 22, bei dem das Vorsehen der lateralen Kanalregion zwischen einer Grabentrennregion (
1125 ) und dem ersten Gate-Dielektrikum (1350 ) an dem ersten Abschnitt der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) eine laterale Kanalregion mit einer Dicke in der lateralen Richtung zwischen 1 und 15 nm vorsieht. - Verfahren nach Anspruch 22, bei dem die laterale Kanalregion des ersten Transistors (
1096 ) eine erste laterale Kanalregion und eine zweite laterale Kanalregion auf in lateraler Richtung gegenüberliegenden Seiten der Gate-Elektrode des ersten Transistors (1096 ) aufweist, wobei sich jede derselben in einer horizontalen Richtung zwischen der Source-Region (S) und der Drain-Region (D) erstreckt. - Verfahren nach Anspruch 22, das ferner das Vorsehen des ersten Gate-Dielektrikums (
1350 ) zwischen der Gate-Elektrode (1380a ) des ersten Transistors (1096 ) und den Source- und Drain-Regionen (S, D) und zwischen der Gate-Elektrode (1360 ) des ersten Transistors (1096 ) und der lateralen Kanalregion aufweist. - Verfahren nach Anspruch 34, bei dem das zweite Gate-Dielektrikum (
1370 ) eine andere Dicke als das erste Gate-Dielektrikum (1350 ) aufweist. - Verfahren nach Anspruch 34, bei dem das zweite Gate-Dielektrikum (
1370 ) ein anderes Material als das erste Gate-Dielektrikum (1350 ) aufweist. - Verfahren nach Anspruch 22, bei dem das Material des ersten Abschnitts und das Materials des zweiten Abschnitts jeweils Metall oder Polysilizium aufweisen.
- Verfahren nach Anspruch 22, bei dem die Gate-Elektrode (
1380a ,1360 ) des ersten Transistors (1096 ) einen T-förmigen Querschnitt aufweist. - Verfahren nach Anspruch 22, das ferner das Vorsehen von zwei der ersten Transistoren (
1096 ) in der horizontalen Richtung in der ersten Region benachbart zueinander positioniert aufweist, und bei dem die zwei ersten Transistoren (1096 ) eine gemeinsame Drain-Region (D) gemeinsam verwenden. - Verfahren nach Anspruch 22, bei dem eine äußere Oberfläche der lateralen Kanalregion gegenüber der Seite der Gate-Elektrode des ersten Transistors (
1096 ) an eine Isolationsregion angrenzt. - Verfahren nach Anspruch 40, bei dem die Isolationsregion eine Grabentrennregion (
1125 ) aufweist.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0029721 | 2005-04-09 | ||
KR20050029721 | 2005-04-09 | ||
US11/396,488 | 2006-04-03 | ||
US11/396,488 US20060192249A1 (en) | 2004-09-20 | 2006-04-03 | Field effect transistors with vertically oriented gate electrodes and methods for fabricating the same |
DE102006062862A DE102006062862B4 (de) | 2005-04-09 | 2006-04-07 | Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006016550A1 DE102006016550A1 (de) | 2006-12-21 |
DE102006016550B4 true DE102006016550B4 (de) | 2010-04-29 |
Family
ID=37415338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006016550A Active DE102006016550B4 (de) | 2005-04-09 | 2006-04-07 | Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2006295180A (de) |
KR (1) | KR100752661B1 (de) |
CN (1) | CN1855495B (de) |
DE (1) | DE102006016550B4 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4600834B2 (ja) * | 2006-07-13 | 2010-12-22 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US7595262B2 (en) * | 2006-10-27 | 2009-09-29 | Qimonda Ag | Manufacturing method for an integrated semiconductor structure |
JP2008171872A (ja) * | 2007-01-09 | 2008-07-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP5634001B2 (ja) * | 2007-03-28 | 2014-12-03 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置の製造方法 |
DE102008047591B4 (de) | 2007-09-18 | 2019-08-14 | Samsung Electronics Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke |
JP2009076575A (ja) * | 2007-09-19 | 2009-04-09 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2009141260A (ja) * | 2007-12-10 | 2009-06-25 | Elpida Memory Inc | 半導体装置、及びその製造方法 |
US8519481B2 (en) | 2009-10-14 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voids in STI regions for forming bulk FinFETs |
US9112052B2 (en) | 2009-10-14 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voids in STI regions for forming bulk FinFETs |
KR101723864B1 (ko) | 2010-10-08 | 2017-04-07 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법 |
KR101736235B1 (ko) | 2010-10-08 | 2017-05-17 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법 |
KR102245649B1 (ko) * | 2014-03-31 | 2021-04-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN108780812B (zh) * | 2016-06-30 | 2020-10-16 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
US9748251B1 (en) * | 2016-11-15 | 2017-08-29 | Globalfoundries Inc. | Methods of forming semiconductor devices using semi-bidirectional patterning |
US11502181B2 (en) * | 2019-11-08 | 2022-11-15 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
CN115332060B (zh) * | 2022-10-13 | 2022-12-16 | 合肥晶合集成电路股份有限公司 | 栅极结构的制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0312969A (ja) * | 1989-06-12 | 1991-01-21 | Nec Corp | 半導体装置 |
US6063669A (en) * | 1996-02-26 | 2000-05-16 | Nec Corporation | Manufacturing method of semiconductor memory device having a trench gate electrode |
US20040150071A1 (en) * | 2002-12-27 | 2004-08-05 | Masaki Kondo | Double-gate structure fin-type transistor |
US20040222473A1 (en) * | 2003-04-15 | 2004-11-11 | Tomomitsu Risaki | Semiconductor device |
US20050032322A1 (en) * | 2003-08-05 | 2005-02-10 | Kim Sung-Min | Metal oxide semiconductor (MOS) transistors having three dimensional channels and methods of fabricating the same |
KR20050028628A (ko) * | 2003-09-19 | 2005-03-23 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4437581C2 (de) * | 1994-10-20 | 1996-08-08 | Siemens Ag | Verfahren zur Herstellung einer Festwertspeicherzellenanordnung mit vertikalen MOS-Transistoren |
JP4412903B2 (ja) * | 2002-06-24 | 2010-02-10 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100511045B1 (ko) * | 2003-07-14 | 2005-08-30 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법 |
-
2006
- 2006-04-07 KR KR1020060031936A patent/KR100752661B1/ko active IP Right Grant
- 2006-04-07 DE DE102006016550A patent/DE102006016550B4/de active Active
- 2006-04-10 JP JP2006107587A patent/JP2006295180A/ja active Pending
- 2006-04-10 CN CN200610073547.XA patent/CN1855495B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0312969A (ja) * | 1989-06-12 | 1991-01-21 | Nec Corp | 半導体装置 |
US6063669A (en) * | 1996-02-26 | 2000-05-16 | Nec Corporation | Manufacturing method of semiconductor memory device having a trench gate electrode |
US20040150071A1 (en) * | 2002-12-27 | 2004-08-05 | Masaki Kondo | Double-gate structure fin-type transistor |
US20040222473A1 (en) * | 2003-04-15 | 2004-11-11 | Tomomitsu Risaki | Semiconductor device |
US20050032322A1 (en) * | 2003-08-05 | 2005-02-10 | Kim Sung-Min | Metal oxide semiconductor (MOS) transistors having three dimensional channels and methods of fabricating the same |
KR20050028628A (ko) * | 2003-09-19 | 2005-03-23 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Non-Patent Citations (1)
Title |
---|
KR 10 2005 002 8628 A |
Also Published As
Publication number | Publication date |
---|---|
KR100752661B1 (ko) | 2007-08-29 |
CN1855495B (zh) | 2011-04-13 |
DE102006016550A1 (de) | 2006-12-21 |
CN1855495A (zh) | 2006-11-01 |
JP2006295180A (ja) | 2006-10-26 |
KR20060107406A (ko) | 2006-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006016550B4 (de) | Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben | |
DE102006062862B4 (de) | Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden | |
DE102005015418B4 (de) | Phosphordotierungsverfahren zum Herstellen von Feldeffekttransistoren mit mehreren gestapelten Kanälen | |
DE102014219912B4 (de) | Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen | |
DE10350751B4 (de) | Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor | |
DE10339920B4 (de) | Verfahren zum Herstellen eines integrierten Schaltungs-Feldeffekttransistors | |
DE102005022306B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Fin-Feldeffekttransistor (FinFET) | |
DE112006001735B4 (de) | Blockkontaktarchitekturen für Transistoren mit Kanälen in einer Nano-Größenordnung und Verfahren zum Ausbilden | |
DE112005000704B4 (de) | Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung | |
DE102008030864B4 (de) | Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors | |
DE10328577B4 (de) | Nichtflüchtige Speicherzelle und Herstellungsverfahren | |
DE102013103470B4 (de) | Verfahren für einen Feldeffekttransistor | |
DE112004001922B4 (de) | Flash-Architektur mit abgesenktem Kanal für geringere Kurzkanaleffekte | |
DE102014113741B4 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten | |
DE112006000651B4 (de) | Vertikale Speichervorrichtung und Verfahren | |
DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102008059646B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement | |
DE102012214077A1 (de) | Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen | |
DE102018110017B4 (de) | Halbleiterspeichervorrichtung und herstellungsverfahren dafür | |
DE10119411B4 (de) | Selbstausrichtender Double-Gate-Mosfet mit separaten Gates und ein Verfahren zu dessen Herstellung | |
DE10139827A1 (de) | Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich | |
DE102014108790B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung | |
DE10234996B4 (de) | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode | |
DE10341755A1 (de) | Halbleitervorrichtung | |
DE112020005848T5 (de) | Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 102006062862 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 102006062862 Country of ref document: DE Kind code of ref document: P |
|
AH | Division in |
Ref document number: 102006062862 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition |