CN103650146A - 具有均匀高度和底部隔离的体鳍片fet - Google Patents
具有均匀高度和底部隔离的体鳍片fet Download PDFInfo
- Publication number
- CN103650146A CN103650146A CN201280033283.9A CN201280033283A CN103650146A CN 103650146 A CN103650146 A CN 103650146A CN 201280033283 A CN201280033283 A CN 201280033283A CN 103650146 A CN103650146 A CN 103650146A
- Authority
- CN
- China
- Prior art keywords
- fin
- substrate
- semiconductor structure
- etching stopping
- stopping layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 56
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000000700 radioactive tracer Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 5
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 5
- 239000005864 Sulphur Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 5
- 239000011669 selenium Substances 0.000 claims description 5
- 229910052724 xenon Inorganic materials 0.000 claims description 5
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000001131 transforming effect Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000002019 doping agent Substances 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000224 chemical solution deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910003455 mixed metal oxide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍片场效应晶体管（鳍片FET）、鳍片FET阵列及其制造方法。在可选地包含掺杂剂的绝缘区域上提供鳍片FET。另外，鳍片FET可选地用衬垫覆盖。以阵列提供的鳍片FET具有均匀的高度。
Description
技术领域
本公开涉及形成方法以及包括在半导体衬底上的鳍片场效应晶体管（鳍片FET）的衬底。更具体地，本公开涉及具有均匀鳍片高度和鳍片底部处隔离的鳍片FET。
背景技术
近年来，鳍片FET已经确立为半导体器件中的传统场效应晶体管（FET）的可行替代。鳍片FET是双栅极FET，其中晶体管沟道是半导电“鳍片”。栅极介质和栅极围绕鳍片以便电流向下在鳍片两侧上的沟道上流动。
然而，在体半导体衬底（下文称为“体鳍片FET”）上的相关技术的鳍片FET具有沟道区域（即，鳍片）没有与衬底的剩余部分电隔离的缺点。作为结果，会发生源于沟道效应的源极/漏极电流泄漏。
另外，相关技术的体鳍片FET阵列目前不具有均匀的高度。具体地，阵列中的鳍片FET具有变化的高度，因为在阵列上不同点处的同一阵列内的邻近的鳍片FET之间归因于局部蚀刻速率的变化而去除了变化的量的衬底。另外，即使在两个邻近的鳍片FET之间，在接近第一鳍片FET的位置处更多的衬底被蚀刻而在接近第二鳍片FET的位置处更少的衬底被蚀刻，反之亦然。
发明内容
这里公开的是形成鳍片FET的方法和包括具有均匀鳍片高度和在鳍片底部的隔离的鳍片FET的衬底。具体地，公开了包括衬底和鳍片场效应晶体管（鳍片FET）的半导体结构，其中所述鳍片FET通过绝缘区域与所述衬底绝缘，并且其中所述绝缘区域包括掺杂剂，所述掺杂剂选自铝、砷、硼、镓、铟、磷、锑、硫、硒、锗、碳、氩、氙和氟或者组合。
另外公开的是一种半导体结构，其包括在衬底上的多个鳍片场效应晶体管（鳍片FET），其中多个鳍片FET具有均匀的高度，并且其中所述多个鳍片FET通过绝缘区域与衬底绝缘，并且其中所述绝缘区域包括掺杂剂，所述掺杂剂选自铝、砷、硼、镓、铟、磷、锑、硫、硒、锗、碳、氩、氙和氟或其组合。
另外，公开了一种在衬底上形成鳍片场效应晶体管（鳍片FEt）的方法，其中该方法包括提供衬底，在衬底中形成蚀刻停止层，蚀刻衬底的表面直到蚀刻停止层或进入蚀刻停止层中以形成鳍片，并且将蚀刻停止层转化为绝缘层。
另外，公开了一种在衬底上形成鳍片型场效应晶体管（鳍片FET）的方法，其中该方法包括提供衬底，在衬底上形成蚀刻停止层，在蚀刻停止层上形成半导体层，通过去除半导体层的一部分和蚀刻停止层的一部分形成鳍片，以及将蚀刻停止层的剩余部分和衬底的一部分转化为绝缘层。
附图说明
图1示出了半导体衬底100上的衬垫110的相关技术半导体结构。
图2示出了半导体衬底200上的鳍片FET220的相关技术半导体结构。
图3a到3j示出了制造鳍片FET半导体结构的第一方法。
图3a示出了半导体衬底300。
图3b示出了在半导体衬底300中形成的掩埋蚀刻停止层31。
图3c示出了半导体衬底300上的衬垫层320。
图3d示出了在去除部分半导体衬底300和部分衬垫层320之后在绝缘层310上形成的鳍片FET330。
图3e示出了在鳍片FET上的侧壁间隔物340的形成。
图3f示出了将蚀刻停止层310转化为绝缘层350。
图3g示出了去除侧壁间隔物340之后的半导体结构。
图3h示出了在鳍片FET上提供的栅极介质360。
图3i示出了在栅极介质360上提供的栅极电极370。
图3j示出了半导体结构沿图3i中示出的虚双箭头380的方向的俯视图。另外，半导体结构包括源极区域390和漏极区域395。
图4a到4k示出了制造鳍片FET半导体结构的第二方法。
图4a示出了半导体衬底400。
图4b示出了在半导体衬底400上提供的蚀刻停止层410。
图4c示出了在蚀刻停止层410上提供的半导体层420。
图4d示出了在半导体层420上提供的衬垫层430。
图4e示出了在去除部分半导体层430和部分衬垫层430之后在绝缘层蚀刻停止层420上形成的鳍片FET440。
图4f示出了在鳍片FET440上的侧壁间隔物450的形成。
图4g示出了将蚀刻停止层410转化为绝缘层460。
图4h示出了去除侧壁间隔物450之后的半导体结构。
图4i示出了在鳍片FET440上提供的栅极介质470。
图4j示出了在栅极介质470上提供的栅极电极480。
图4k示出了半导体结构沿图4j中示出的虚双箭头485的方向的俯视图。另外，半导体结构包括源极区域490和漏极区域495。
图5a到5f示出了制造鳍片FET半导体结构的第三方法。
图5a示出了一种半导体结构，包括具有依次在衬底500上提供的在蚀刻停止层510上的侧壁间隔物550和衬垫530的鳍片FET540。鳍片FET540包括半导体520和衬垫530。可以通过在图3a到3e或者图4a到4f中进行的步骤获得此半导体结构。
图5b示出了通过完全去除在两个邻近鳍片FET之间的蚀刻停止层510到达衬底500而进行的部分蚀刻停止层510的去除。
图5c示出了将蚀刻停止层510的剩余部分和衬底500的一部分转化为绝缘区域570，该绝缘区域具有与未转化衬底500之间的非平面界面。
图5d示出了在去除侧壁间隔物550之后的半导体结构。
图5e示出了在鳍片FET540上提供的栅极介质580。
图5f示出了在栅极介质580上提供的栅极电极590。
具体实施方式
根据随后详细描述的最佳和不同的实施例，将更好的理解前述和其它目的、方面和优点。在本公开的所有不同视图和说明性实施例中，类似的参考标号用于表示类似的元件。
应该理解，当元件或者层被称为在另一元件或层“上”时，这些元件和层互相邻接。而当元件或者层可以在另一元件或者层之上，“上”不限于元件或层在之上，而是可以在其它元件或者层之下或者在侧面。
在优选实施例中，鳍片FET的鳍片具有从约5纳米到约50纳米的高度。
在另一个优选实施例中，鳍片FET选自Si、SiGe、Ge和GaAs。优选，鳍片FET是Si。更优选，Si是体Si。
典型地，绝缘区域具有从约5纳米到约200纳米的厚度。同样典型地，鳍片具有从约10纳米到约50纳米的高度。特别地，鳍片具有从约5纳米到约30纳米的宽度。
在典型的实施例中，绝缘区域是二氧化硅。在另一个典型的实施例中，绝缘区域的底部区域是非平面的。
典型地，半导体结构还包括在鳍片上的栅极介质以及在栅极介质上的栅极导体。同样典型地，在将蚀刻停止层转化为绝缘层之前，在鳍片的侧壁上形成间隔物。
特别地，在蚀刻衬底的表面之前在该表面上形成衬垫层并且在蚀刻表面以形成鳍片期间去除衬垫层和衬底的一部分包括进行反应离子蚀刻（RIE）以形成鳍片。同样特别地，衬垫层是衬垫氮化物或者衬垫氧化物。
在优选实施例中，间隔物是氮化物间隔物。另外，同样在优选实施例中，在衬底内的蚀刻停止层是掩埋氧化物层。在又一优选实施例中，在衬底中的蚀刻停止层是硅锗层。
在另一个实施例中，在形成鳍片前在半导体层上形成衬垫层；并且构图衬垫层。
特别地，在转化剩余部分和部分衬底之前在鳍片上形成侧壁间隔物并且在转化剩余部分和部分衬底之后去除侧壁间隔物。同样特别地，在蚀刻停止层上外延生长半导体层。
参考附图，图1示出了半导体衬底100上的衬垫110的相关技术半导体结构。使用掩模提供衬垫，随后蚀刻以形成图2的鳍片，图2示出了在半导体衬底200上的鳍片FET220的相关技术半导体结构。然而，因为鳍片之间的不均匀蚀刻进度，蚀刻工艺导致高度变化。
图3a到3j示出了制造鳍片FET半导体结构的第一方法。特别地，图3a示出了作为起始点提供的半导体衬底300。开始，在半导体衬底300中形成掩埋蚀刻停止层310。例如，如铝、砷、硼、镓、铟、磷、锑、硫、硒、锗、碳、氩、氙、氟或者其任意合适的组合的示踪物进入（例如，通过离子注入）衬底300以形成蚀刻停止层310。示踪物的目的为或者指示蚀刻工艺（特别是反应离子蚀刻）的结束点以形成鳍片（鳍片RIE）或者修改衬底特性以承受蚀刻而形成蚀刻停止层。
可选地，可以在注入之后进行热处理工艺以减少或者消除任何注入相关的缺陷。因此，蚀刻停止层是物理停止蚀刻的层或者在蚀刻停止层中的示踪物将为鳍片RIE提供结束点示踪。
图3c示出了半导体衬底300上的衬垫层320。衬垫层320是可选的；然而，在随后的蚀刻步骤中，优选鳍片FET包含源于衬垫层320的衬垫区域。衬垫层320是典型的介质材料，例如，如二氧化硅。
图3d示出了在蚀刻步骤中去除部分半导体衬底300和部分衬垫层320之后在绝缘层310上形成的鳍片FET330。蚀刻停止层310为蚀刻工艺提供限定结束点，如果形成多个鳍片FET，其允许制备具有均匀高度的鳍片FET。
图3e示出了在鳍片FET上的可选侧壁间隔物340的形成。提供侧壁间隔物仅是在随后的转化工艺期间临时保护鳍片，转化工艺将蚀刻停止层310转化为绝缘层350，例如，通过热氧化，如图3f所示。绝缘层350允许鳍片从衬底电绝缘以增加器件性能。
随后，去除侧壁间隔物340，如在图3g的产生的半导体结构所示。为了获得最终的半导体结构，在鳍片FET（图3h）上提供栅极介质360并且，其后，在栅极介质360上提供栅极电极370。
栅极介质360可以选自本领域公知的材料。例如，栅极介质360可以选自SiO2、SiON或者具有大于4.0的介电常数的高k介质或者其多层。高k栅极介质还包括具有介电常数的金属氧化物或者混合金属氧化物。可以在本公开中使用的高k栅极介质的一些实例包括但不仅限于：HfO2、ZrO2、Al2O3、TiO2、La2O3、SrTiO3、LaAlO3、CeO2、Y2O3或其多层。
可以通过如，例如CVD、PECVD、ALD、金属有机化合物化学气相沉积（MOCVD）、蒸镀、反应溅射、化学溶液沉积或者其它类似的沉积工艺的常规沉积工艺形成栅极介质。可选地，可以通过热处理形成栅极介质。栅极介质的物理厚度可以变化，但是典型地，栅极介质具有从约0.7到约100nm的厚度，更典型地具有从约1到约7nm的厚度。
形成栅极介质360后，利用包括，例如CVD、PECVD、ALD、MOCVD、化学溶液沉积、反应溅射、镀敷、蒸镀或者其它类似的沉积工艺的常规沉积工艺形成栅极电极370。栅极电极370可以是任意合适的导体材料，例如，如掺杂多晶Si、掺杂SiGe、导电元素金属、导电元素金属的合金、导电元素金属的氮化物或者硅化物或者其多层。
图3j示出了半导体结构沿图3i中示出的虚双箭头380的方向的俯视图。另外，半导体结构包括源极区域390和漏极区域395。
图4a到4k示出了制造鳍片FET半导体结构的可选方法。具体地，提供半导体衬底400作为起始点用于形成鳍片FET半导体结构。
首先，在半导体衬底400上提供蚀刻停止层410。其次，在蚀刻停止层410上提供半导体层420。因此，半导体衬底400和半导体层420可以来自相同材料，但是也可以不同。其后，在半导体层420上提供衬垫层430。与上述方法对照，此方法允许通过外延生长形成蚀刻停止层。
其后，在通过蚀刻去除部分半导体层430和部分衬垫层430之后在绝缘层蚀刻停止层420上形成的鳍片FET440。此方法还允许连续进行蚀刻工艺直到达到限定的结束点，从而确保鳍片FET具有均匀的高度。
图4f示出了在鳍片FET440上的侧壁间隔物450的形成。在随后的转化步骤中，蚀刻停止层410转化为绝缘层460。侧壁间隔物的存在和鳍片与产生的绝缘层之间的间隔距离避免了杂质扩散进入鳍片并且因此提高了器件性能。在转化后，去除侧壁间隔物450。
为了完成最终的半导体结构，在鳍片FET440上提供栅极介质470并且，其后，在栅极介质470上提供栅极电极480。
图4k示出了半导体结构沿图4j中示出的虚双箭头485的方向的俯视图。另外，半导体结构包括源极区域490和漏极区域495。
图5a到5f示出了制造鳍片FET半导体结构的第三方法。起始点是一种半导体衬底结构，包括具有在衬底500上提供的蚀刻停止层510上的侧壁间隔物550和衬垫530的鳍片FET540。鳍片FET540由半导体520和衬垫530组成。可以通过在图3a到3e或者图4a到4f中实施的步骤获得此半导体结构。
在此情况下，完成在衬底500上的两个邻近鳍片FET之间的蚀刻停止层510的一部分的去除，其导致具有这样的底部部分的鳍片，该底部部分由与鳍片中心的半导体沟道区域的材料不同的材料构成。
其后，蚀刻停止层510的剩余部分和部分衬底500转化为绝缘区域570，这导致绝缘区域570和未转化衬底500之间的非平面界面。
在最终结构中不需要侧壁间隔物550，因而在鳍片FET540上提供栅极介质580以及随后在栅极介质580上提供栅极电极590之前去除侧壁间隔物550。
上文描述的实施例旨在进一步解释已知的实践本发明的最好模式，并且使得本领域的其它技术人员以这样或者其它实施例来利用本公开，并可以具有由特定应用或用途所要求的各种修改。因此，描述没有旨在限制其为这里公开的形式。同样，旨在所附权利要求被解释为包括可选实施例。
公开的前述描述示出并且描述了本公开。另外，本公开仅示出并且描述了优选实施例，但是如上所述，应该明白本公开可以用于各种其它组合、修改和环境并且能够在这里表述的概念范围内被改变或者修改，以便与上述相关技术的教导和/或技术或者知识相适应。
如这里使用的术语“包括”（及其语法变形）用在包括“具有”或者“包含”的情况并且不专指“仅由…构成”的情况。应该明白如这里使用的术语“一个”和“这个”包括多个以及单个。
这里通过参考并入在此说明书中引用的所有出版物、发明和发明申请，并且对任意和所有目的，仿佛专门和单独地表明每个单独的出版物、发明或者发明申请被通过参考并入。在不一致的情况下，以本公开为准。
Claims (23)
1.一种半导体结构，包括：
衬底，以及
在所述衬底上的鳍片场效应晶体管（鳍片FET），
其中所述鳍片FET通过绝缘区域与所述衬底绝缘，并且其中所述绝缘区域包括示踪物，所述示踪物选自铝、砷、硼、镓、铟、磷、锑、硫、硒、氟、碳、锗、氩和氙或其组合。
2.一种半导体结构，包括：
在衬底上的多个鳍片场效应晶体管（鳍片FET），
其中所述多个鳍片FET具有均匀的高度，并且
其中所述多个鳍片FET通过绝缘区域与所述衬底绝缘，以及
其中所述绝缘区域包括示踪物，所述示踪物选自铝、砷、硼、镓、铟、磷、锑、硫、硒、氟、碳、锗、氩和氙或其组合。
3.根据权利要求1的半导体结构，其中所述鳍片具有从约5纳米到约50纳米的高度。
4.根据权利要求1的半导体结构，其中所述鳍片FET选自Si、SiGe、Ge和GaAs。
5.根据权利要求4的半导体结构，其中所述鳍片FET是Si。
6.根据权利要求5的半导体结构，其中所述Si是体Si。
7.根据权利要求1的半导体结构，其中所述绝缘区域具有从约5纳米到约200纳米的厚度。
8.根据权利要求1的半导体结构，其中所述鳍片具有从约10纳米到约50纳米的高度。
9.根据权利要求1的半导体结构，其中所述鳍片具有从约5纳米到约30纳米的宽度。
10.根据权利要求1的半导体结构，其中所述绝缘区域是二氧化硅。
11.根据权利要求1的半导体结构，其中所述绝缘区域的底部区域是非平面的。
12.根据权利要求1的半导体结构，还包括在所述鳍片上的栅极介质以及在所述栅极介质上的栅极导体。
13.一种在衬底上形成鳍片场效应晶体管（鳍片FET）的方法，包括：
提供衬底；
在所述衬底内形成蚀刻停止层；
蚀刻所述衬底的表面直到所述蚀刻停止层或进入所述蚀刻停止层中以形成鳍片；以及
将所述蚀刻停止层转化为绝缘层。
14.根据权利要求13的方法，还包括：
在将所述蚀刻停止层转化为所述绝缘层之前，在所述鳍片的侧壁上形成间隔物。
15.根据权利要求13的方法，还包括：
在蚀刻所述表面之前，在所述衬底的所述表面上形成衬垫层，并且在蚀刻所述表面以形成所述鳍片期间去除所述衬垫层和所述衬底的一部分包括进行反应离子蚀刻（RIE）以形成所述鳍片。
16.根据权利要求13的方法，其中所述衬垫层为衬垫氮化物或者衬垫氧化物。
17.根据权利要求13的方法，其中所述间隔物是氮化物间隔物。
18.根据权利要求13的方法，其中在所述衬底中的所述蚀刻停止层是掩埋氧化物层。
19.根据权利要求13的方法，其中在所述衬底中的所述蚀刻停止层是硅锗层。
20.一种在衬底上形成鳍片场效应晶体管（鳍片FET）的方法，包括：
提供衬底；
在所述衬底上形成蚀刻停止层；
在所述蚀刻停止层上形成半导体层；
通过去除所述半导体层的一部分和所述蚀刻停止层的一部分形成鳍片；以及
将所述蚀刻停止层的剩余部分和所述衬底的一部分转换为绝缘层。
21.根据权利要求20的方法，还包括：
在形成所述鳍片之前，在所述半导体层上形成衬垫层；以及
构图所述衬垫层。
22.根据权利要求20的方法，还包括：
在转化所述剩余部分和所述衬底的所述部分之前在所述鳍片上形成侧壁间隔物；以及
在转化所述剩余部分和所述衬底的所述部分之后，去除所述侧壁间隔物。
23.根据权利要求20的方法，其中在所述蚀刻停止层上形成半导体层为外延生长。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/176,456 US8697522B2 (en) | 2011-07-05 | 2011-07-05 | Bulk finFET with uniform height and bottom isolation |
| US13/176,456 | 2011-07-05 | ||
| PCT/US2012/045389 WO2013006612A1 (en) | 2011-07-05 | 2012-07-03 | Bulk finfet with uniform height and bottom isolation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103650146A true CN103650146A (zh) | 2014-03-19 |
Family
ID=47437408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280033283.9A Pending CN103650146A (zh) | 2011-07-05 | 2012-07-03 | 具有均匀高度和底部隔离的体鳍片fet |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8697522B2 (zh) |
| CN (1) | CN103650146A (zh) |
| DE (1) | DE112012002832B4 (zh) |
| WO (1) | WO2013006612A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105092324A (zh) * | 2014-05-07 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法 |
| CN106549055A (zh) * | 2015-09-18 | 2017-03-29 | 中国科学院微电子研究所 | Fet及其制作方法 |
| CN108305835A (zh) * | 2018-03-19 | 2018-07-20 | 中国科学院微电子研究所 | 一种鳍式晶体管器件的制造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9041158B2 (en) * | 2012-02-23 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming fin field-effect transistors having controlled fin height |
| US9425212B2 (en) * | 2012-06-29 | 2016-08-23 | Intel Corporation | Isolated and bulk semiconductor devices formed on a same bulk substrate |
| US9142400B1 (en) | 2012-07-17 | 2015-09-22 | Stc.Unm | Method of making a heteroepitaxial layer on a seed area |
| US9412847B2 (en) * | 2013-03-11 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned passivation of active regions |
| US9530654B2 (en) * | 2013-04-15 | 2016-12-27 | Globalfoundaries Inc. | FINFET fin height control |
| US9041127B2 (en) | 2013-05-14 | 2015-05-26 | International Business Machines Corporation | FinFET device technology with LDMOS structures for high voltage operations |
| US8816428B1 (en) | 2013-05-30 | 2014-08-26 | International Business Machines Corporation | Multigate device isolation on bulk semiconductors |
| BR122016009112A2 (pt) * | 2013-06-26 | 2019-08-27 | Intel Corp | estrutura semicondutora e método para fabricação de uma estrutura semicondutora |
| CN104779163B (zh) * | 2014-01-15 | 2017-09-22 | 中国科学院微电子研究所 | 制造半导体器件的方法 |
| KR102395073B1 (ko) | 2015-06-04 | 2022-05-10 | 삼성전자주식회사 | 반도체 소자 |
| CN106549054A (zh) * | 2015-09-17 | 2017-03-29 | 中国科学院微电子研究所 | Fet及其制作方法 |
| KR102323943B1 (ko) | 2015-10-21 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| US9627263B1 (en) * | 2015-11-30 | 2017-04-18 | International Business Machines Corporation | Stop layer through ion implantation for etch stop |
| US10438972B2 (en) | 2016-09-12 | 2019-10-08 | International Business Machines Corporation | Sub-fin removal for SOI like isolation with uniform active fin height |
| US9824934B1 (en) | 2016-09-30 | 2017-11-21 | International Business Machines Corporation | Shallow trench isolation recess process flow for vertical field effect transistor fabrication |
| US10665514B2 (en) | 2018-06-19 | 2020-05-26 | International Business Machines Corporation | Controlling active fin height of FinFET device using etch protection layer to prevent recess of isolation layer during gate oxide removal |
| US10930734B2 (en) | 2018-10-30 | 2021-02-23 | International Business Machines Corporation | Nanosheet FET bottom isolation |
| US10825917B1 (en) | 2019-04-09 | 2020-11-03 | International Business Machines Corporation | Bulk FinFET with fin channel height uniformity and isolation |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653608A (zh) * | 2002-06-03 | 2005-08-10 | 国际商业机器公司 | 体半导体的鳍状fet器件及其形成方法 |
| CN1681124A (zh) * | 2004-03-31 | 2005-10-12 | 国际商业机器公司 | 集成电路结构及其形成方法 |
| CN101388344A (zh) * | 2007-09-11 | 2009-03-18 | 硅绝缘体技术有限公司 | 多栅极场效应晶体管结构及其制造方法 |
| WO2010025083A1 (en) * | 2008-08-28 | 2010-03-04 | Memc Electronic Materials, Inc. | Bulk silicon wafer product useful in the manufacture of three dimensional multigate mosfets |
| US20100190305A1 (en) * | 2006-09-04 | 2010-07-29 | Hynix Semiconductor Inc. | Method for forming semiconductor device |
| US20100248454A1 (en) * | 2009-03-27 | 2010-09-30 | Advanced Micro Devices, Inc. | Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960318A (en) * | 1995-10-27 | 1999-09-28 | Siemens Aktiengesellschaft | Borderless contact etch process with sidewall spacer and selective isotropic etch process |
| WO2002019396A1 (en) | 2000-08-29 | 2002-03-07 | Boise State University | Damascene double gated transistors and related manufacturing methods |
| US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US6882025B2 (en) | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
| US6919647B2 (en) | 2003-07-03 | 2005-07-19 | American Semiconductor, Inc. | SRAM cell |
| US7026196B2 (en) | 2003-11-24 | 2006-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming field effect transistor and structure formed thereby |
| KR100513405B1 (ko) | 2003-12-16 | 2005-09-09 | 삼성전자주식회사 | 핀 트랜지스터의 형성 방법 |
| US7247570B2 (en) | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| US7285812B2 (en) | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
| US7230296B2 (en) * | 2004-11-08 | 2007-06-12 | International Business Machines Corporation | Self-aligned low-k gate cap |
| US7101763B1 (en) | 2005-05-17 | 2006-09-05 | International Business Machines Corporation | Low capacitance junction-isolation for bulk FinFET technology |
| US7659157B2 (en) * | 2007-09-25 | 2010-02-09 | International Business Machines Corporation | Dual metal gate finFETs with single or dual high-K gate dielectric |
| US7808042B2 (en) * | 2008-03-20 | 2010-10-05 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US7829466B2 (en) * | 2009-02-04 | 2010-11-09 | GlobalFoundries, Inc. | Methods for fabricating FinFET structures having different channel lengths |
| US8101486B2 (en) | 2009-10-07 | 2012-01-24 | Globalfoundries Inc. | Methods for forming isolated fin structures on bulk semiconductor material |
-
2011
- 2011-07-05 US US13/176,456 patent/US8697522B2/en active Active
-
2012
- 2012-07-03 WO PCT/US2012/045389 patent/WO2013006612A1/en active Application Filing
- 2012-07-03 DE DE112012002832.5T patent/DE112012002832B4/de active Active
- 2012-07-03 CN CN201280033283.9A patent/CN103650146A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1653608A (zh) * | 2002-06-03 | 2005-08-10 | 国际商业机器公司 | 体半导体的鳍状fet器件及其形成方法 |
| CN1681124A (zh) * | 2004-03-31 | 2005-10-12 | 国际商业机器公司 | 集成电路结构及其形成方法 |
| US20100190305A1 (en) * | 2006-09-04 | 2010-07-29 | Hynix Semiconductor Inc. | Method for forming semiconductor device |
| CN101388344A (zh) * | 2007-09-11 | 2009-03-18 | 硅绝缘体技术有限公司 | 多栅极场效应晶体管结构及其制造方法 |
| WO2010025083A1 (en) * | 2008-08-28 | 2010-03-04 | Memc Electronic Materials, Inc. | Bulk silicon wafer product useful in the manufacture of three dimensional multigate mosfets |
| US20100248454A1 (en) * | 2009-03-27 | 2010-09-30 | Advanced Micro Devices, Inc. | Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105092324A (zh) * | 2014-05-07 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法 |
| CN105092324B (zh) * | 2014-05-07 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法 |
| CN106549055A (zh) * | 2015-09-18 | 2017-03-29 | 中国科学院微电子研究所 | Fet及其制作方法 |
| CN108305835A (zh) * | 2018-03-19 | 2018-07-20 | 中国科学院微电子研究所 | 一种鳍式晶体管器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130009246A1 (en) | 2013-01-10 |
| DE112012002832B4 (de) | 2021-08-12 |
| DE112012002832T5 (de) | 2014-04-10 |
| WO2013006612A1 (en) | 2013-01-10 |
| US8697522B2 (en) | 2014-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103650146A (zh) | 具有均匀高度和底部隔离的体鳍片fet | |
| US11626508B2 (en) | Structure of a fin field effect transistor (FinFET) | |
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| US7872303B2 (en) | FinFET with longitudinal stress in a channel | |
| KR101637718B1 (ko) | 반도체 디바이스의 핀 구조체 | |
| US10411120B2 (en) | Self-aligned inner-spacer replacement process using implantation | |
| US10910482B2 (en) | Nanosheet with changing SiGe percentage for SiGe lateral recess | |
| KR101683985B1 (ko) | 매립된 절연체층을 가진 finfet 디바이스 | |
| CN102074461B (zh) | 半导体装置及其制造方法 | |
| US9166023B2 (en) | Bulk finFET semiconductor-on-nothing integration | |
| US10199278B2 (en) | Vertical field effect transistor (FET) with controllable gate length | |
| US8940640B2 (en) | Source/drain structure of semiconductor device | |
| CN106981488B (zh) | 半导体器件及其制造方法 | |
| US9484262B2 (en) | Stressed channel bulk fin field effect transistor | |
| US9660035B2 (en) | Semiconductor device including superlattice SiGe/Si fin structure | |
| CN105097556A (zh) | FinFET及其制造方法 | |
| CN102931222A (zh) | 半导体器件及其制造方法 | |
| US20140199817A1 (en) | Method for manufacturing multi-gate transistor device | |
| US20160247726A1 (en) | Method for fabricating a quasi-soi source-drain multi-gate device | |
| CN104217948B (zh) | 半导体制造方法 | |
| CN103377931A (zh) | 半导体结构及其制造方法 | |
| US20230061683A1 (en) | Method of Forming 3-Dimensional Spacer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140319 |