CN108133960B - 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 - Google Patents
垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN108133960B CN108133960B CN201711135738.9A CN201711135738A CN108133960B CN 108133960 B CN108133960 B CN 108133960B CN 201711135738 A CN201711135738 A CN 201711135738A CN 108133960 B CN108133960 B CN 108133960B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- gate
- forming
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 100
- 238000002360 preparation method Methods 0.000 title claims abstract description 62
- 230000005641 tunneling Effects 0.000 title claims abstract description 50
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 230000005669 field effect Effects 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims description 116
- 239000000463 material Substances 0.000 claims description 94
- 238000000034 method Methods 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 46
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 239000003989 dielectric material Substances 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 10
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 10
- 229910005898 GeSn Inorganic materials 0.000 claims description 9
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052593 corundum Inorganic materials 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 8
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 8
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 4
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000002457 bidirectional effect Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 363
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 238000007254 oxidation reaction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nanotechnology (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法。该制备方法包括：形成纳米线阵列以及环绕纳米线阵列的栅堆叠结构，栅堆叠结构两端具有对应的第一凹口和第二凹口，然后分别在第一凹口和第二凹口中形成高‑k介质侧墙和低‑k介质侧墙，在高‑k介质侧墙与沟道层之间形成重掺杂层，从而通过在源区与沟道层之间插入与源区掺杂类型相反的重掺杂层来提升隧穿几率，利用环栅结构增强栅控能力，源区一侧引入的高‑k介质侧墙能够增大局域电场，垂直方向上堆叠的环栅纳米线能够提高有效隧穿面积，进而显著提升了隧穿场效应晶体管的开启电流；于此同时，在漏区一侧采用低‑k介质侧墙，将有效抑制隧穿场效应晶体管的双向导通特性。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法。
背景技术
随着CMOS器件集成密度的提升，日益增长的功耗将成为制约集成电路进一步发展的重要瓶颈。通过减小器件的亚阈值摆幅来降低工作电压是降低功耗的有效方案，隧穿场效应晶体管是实现该方案的有效技术路线之一。但是，隧穿场效应晶体管存在开启电流低，导致其容易双向导通。
通过优化器件结构和制造工艺来提高隧穿场效应晶体管的开启电流和抑制其双向导通特性，仍是隧穿场效应晶体管必须要解决的技术难题。
发明内容
本发明的主要目的在于提供一种垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法，以解决现有技术中难以提高隧穿场效应晶体管的开启电流和抑制其双向导通特性的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种垂直堆叠的环栅纳米线隧穿场效应晶体管的制备方法，包括以下步骤：在衬底的表面交替堆叠沟道层和牺牲层，并在最外层的牺牲层上形成掩膜层；从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的两端相对于沟道层向内凹入形成第一凹口和第二凹口；刻蚀去除部分沟道层和全部牺牲层，剩余的沟道层形成纳米线阵列；绕纳米线阵列的外周形成包括栅极材料和栅介质层的栅堆叠结构，向下刻蚀裸露的栅极材料形成第一凹槽，然后在第一凹槽中形成钝化保护层；在位于栅堆叠结构第一端的第一凹口中形成高-k介质侧墙，去除位于高-k介质侧墙之间的部分沟道层以形成第三凹口，在第三凹口中形成覆盖沟道层的重掺杂层，并形成与重掺杂层连接的源区；以及在位于栅堆叠结构第二端的第二凹口中形成低-k介质侧墙，并形成与沟道层连接的漏区。
进一步地，形成沟道层、牺牲层和掩膜层的步骤包括以下过程：在衬底表面依次交替形成牺牲预备层和沟道预备层；在与衬底距离最大的牺牲预备层表面形成掩膜预备层；采用图形转移工艺去除各掩膜预备层的部分、各牺牲预备层的部分和各沟道预备层的部分，得到掩膜层、沟道层和牺牲层。
进一步地，形成沟道层和牺牲层的材料包括Si、Ge、SiGe、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种，且形成沟道层的材料不同于形成牺牲层的材料。
进一步地，在形成第一凹口和第二凹口的步骤中，使牺牲层的裸露表面发生自限制化学反应形成牺牲氧化层，并刻蚀去除牺牲氧化层以形成第一凹口和第二凹口。
进一步地，形成纳米线阵列的步骤包括以下过程：采用图形转移工艺去除掩膜层的部分、沟道层的部分和牺牲层的部分，以形成纳米线阵列；以及去除剩余的牺牲层，以使纳米线阵列的外周裸露。
进一步地，形成栅堆叠结构和钝化保护层的步骤包括以下过程：绕纳米线阵列的外周形成栅介质层，并在栅介质层的外周沉积栅极材料，形成环绕纳米线阵列的栅堆叠结构；最外层的栅堆叠结构具有未被掩膜层覆盖的第一裸露表面，从第一裸露表面开始向下刻蚀去除部分栅极材料以形成第一凹槽，优选采用等离子体回刻去除部分栅极材料；在第一凹槽中沉积钝化介质形成钝化保护层，优选钝化介质为Si3N4。
进一步地，形成高-k介质侧墙的步骤包括：在位于栅堆叠结构第一端的第一凹口中沉积高-k介质材料，并采用各向异性刻蚀去除部分高-k介质材料，剩余的高-k介质材料与沟道层的裸露表面齐平，以形成高-k介质侧墙。
进一步地，形成第三凹口的步骤包括：使沟道层的裸露表面发生自限制化学反应形成沟道氧化层，并刻蚀去除沟道氧化层以形成第三凹口。
进一步地，形成重掺杂层的步骤包括：在第三凹口的裸露表面以及高-k介质侧墙的裸露表面选择性外延生长外延材料并进行原位掺杂形成掺杂材料；各向异性刻蚀去除位于高-k介质侧墙表面的部分掺杂材料，剩余掺杂材料与高-k介质侧墙的裸露表面齐平，以形成重掺杂层。
进一步地，形成低-k介质侧墙的步骤包括：在位于栅堆叠结构第二端的第二凹口中沉积低-k介质材料，并采用各向异性刻蚀去除部分低-k介质材料，剩余的低-k介质材料与沟道层的裸露表面齐平，以形成低-k介质侧墙。
进一步地，形成高-k介质侧墙的材料和形成低-k介质侧墙的材料独立地选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4的任一种或多种，且高-k介质侧墙的介电常数大于低-k介质侧墙的介电常数。
进一步地，重掺杂层的掺杂类型与源区的掺杂类型相反，重掺杂层的掺杂类型与漏区的掺杂类型相同。
进一步地，在重掺杂层的裸露表面进行外延生长并掺杂，以形成与重掺杂层连接的源区，源区通过重掺杂层与纳米线阵列的一端连接；在纳米线阵列的另一端的裸露表面进行外延生长并掺杂，以形成与纳米线阵列连接的漏区。
进一步地，形成源区和漏区的材料独立地选自Si、Ge、SiGe、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种。
进一步地，在形成源区和漏区的步骤之后，制备方法还包括以下步骤：去除栅极材料，绕栅介质层的外周形成高-k栅介质层，并在高-k栅介质层的外周形成栅极；或者去除栅极材料和栅介质层以使纳米线阵列的外周裸露，绕纳米线阵列的外周形成高-k栅介质层，并在高-k栅介质层的外周形成栅极。
进一步地，在形成栅极的步骤之后，制备方法还包括以下步骤：栅极具有未被掩膜层覆盖的第二裸露表面，从第二裸露表面开始向下刻蚀去除部分栅极以形成第二凹槽，并在第二凹槽的四周侧壁形成侧墙，剩余的栅极具有未被侧墙覆盖的第三裸露表面；从第三裸露表面开始向下对栅极进行各向异性刻蚀至栅介质层或衬底裸露，以形成沟槽；在沟槽中填充介电材料。
根据本发明的另一方面，提供了一种垂直堆叠的环栅纳米线隧穿场效应晶体管，包括：纳米线阵列，具有相对的两端；栅堆叠结构，环绕纳米线阵列设置，栅堆叠结构具有相对的第一端和第二端，且栅堆叠结构包括栅介质层和栅极；重掺杂层，与纳米线阵列的一端连接；高-k介质侧墙，与第一端连接；低-k介质侧墙，与第二端连接；源区，与重掺杂层连接，且高-k介质侧墙位于源区与栅堆叠结构之间；以及漏区，与纳米线阵列连接，且低-k介质侧墙位于漏区与栅堆叠结构之间。
进一步地，形成源区和漏区的材料包括Si1-xGex、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种。
进一步地，重掺杂层的掺杂类型与源区的掺杂类型相反，且重掺杂层的掺杂类型与漏区的掺杂类型相同。
进一步地，形成高-k介质侧墙的材料和形成低-k介质侧墙的材料独立地选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4的任一种或多种，且高-k介质侧墙的介电常数大于低-k介质侧墙的介电常数。
应用本发明的技术方案，由于该方法中先提供表面设置有沟道层和牺牲层的衬底，牺牲层与沟道层沿远离衬底的方向交替层叠设置，最外层的牺牲层上形成掩膜层，并从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成第一凹口和第二凹口，然后顺序形成纳米线阵列以及环绕纳米线阵列的栅堆叠结构，栅堆叠结构两端具有对应的第一凹口和第二凹口，然后分别在第一凹口和第二凹口中形成高-k介质侧墙和低-k介质侧墙，在高-k介质侧墙与沟道层之间形成重掺杂层，从而通过在源区与沟道层之间插入与源区掺杂类型相反的重掺杂层来提升隧穿几率，利用环栅结构增强栅控能力，源区一侧引入的高-k介质侧墙能够增大局域电场，垂直方向上堆叠的环栅纳米线能够提高有效隧穿面积，进而显著提升了隧穿场效应晶体管的开启电流；于此同时，在漏区一侧采用低-k介质侧墙，将有效抑制隧穿场效应晶体管的双向导通特性。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的垂直堆叠的环栅纳米线隧穿场效应晶体管的制备方法中，在衬底表面形成牺牲预备层和沟道预备层后的基体剖面结构示意图；
图2示出了在图1所示的与衬底距离最大的牺牲预备层表面形成掩膜预备层后的基体剖面结构示意图；
图3示出了采用图形转移工艺去除图2所示的掩膜预备层的部分、各牺牲预备层的部分和各沟道预备层的部分后的基体剖面结构示意图；
图4示出了使图3所示的牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成第一凹口和第二凹口后的基体剖面结构示意图；
图5示出了在图4所示的衬底上沉积第一介电层，并使掩膜层的远离衬底的一侧表面与第一介电层齐平后的基体剖面结构示意图；
图6示出了在图5所示的掩膜层与第一介电层构成的表面涂覆第二光刻胶，然后在该第二光刻胶上方设置掩膜板，通过曝光显影去除部分第二光刻胶后的基体俯视结构示意图；
图7示出了通过刻蚀去除图6所示的掩膜层的部分、沟道层的部分和牺牲层的部分后的基体俯视结构示意图；
图8示出了图7所示的基体在A-A′方向的断面结构示意图；
图9示出了图7所示的基体在B-B′方向的断面结构示意图；
图10示出了图7所示的基体在C-C′方向的断面结构示意图；
图11示出了去除图7所示的剩余的牺牲层，以形成纳米线阵列后的基体俯视结构示意图；
图12示出了图11所示的基体在A-A′方向的断面结构示意图；
图13示出了图11所示的基体在B-B′方向的断面结构示意图；
图14示出了图11所示的基体在C-C′方向的断面结构示意图；
图15示出了绕图11所示的纳米线阵列的外周形成包括栅极材料和栅介质层的栅堆叠结构后基体俯视结构示意图；
图16示出了图15所示的基体在A-A′方向的断面结构示意图；
图17示出了图15所示的基体在B-B′方向的断面结构示意图；
图18示出了图15所示的基体在C-C′方向的断面结构示意图；
图19示出了从图15所示的基体中形成第一凹槽，并在第一凹槽中沉积钝化介质形成钝化保护层后基体俯视结构示意图；
图20示出了图19所示的基体在A-A′方向的断面结构示意图；
图21示出了图19所示的基体在B-B′方向的断面结构示意图；
图22示出了图19所示的基体在C-C′方向的断面结构示意图；
图23示出了使图19所示的位于掩膜层与钝化保护层的同一侧的部分表面以及相邻的第一介电层的部分表面裸露后基体俯视结构示意图；
图24示出了图23所示的基体在A-A′方向的断面结构示意图；
图25示出了图23所示的基体在B-B′方向的断面结构示意图；
图26示出了图23所示的基体在C-C′方向的断面结构示意图；
图27示出了使图23所示的第一凹口以及同侧的纳米线阵列的一端裸露后基体俯视结构示意图；
图28示出了图27所示的基体在A-A′方向的断面结构示意图；
图29示出了图27所示的基体在B-B′方向的断面结构示意图；
图30示出了图27所示的基体在C-C′方向的断面结构示意图；
图31示出了在图27所示的第一凹口中形成高-k介质侧墙后基体俯视结构示意图；
图32示出了图31所示的基体在A-A′方向的断面结构示意图；
图33示出了图31所示的基体在B-B′方向的断面结构示意图；
图34示出了图31所示的基体在C-C′方向的断面结构示意图；
图35示出了在图31所示的基体中形成第三凹口后基体俯视结构示意图；
图36示出了图35所示的基体在A-A′方向的断面结构示意图；
图37示出了图35所示的基体在B-B′方向的断面结构示意图；
图38示出了图35所示的基体在C-C′方向的断面结构示意图；
图39示出了在图35所示的基体中形成重掺杂层后基体俯视结构示意图；
图40示出了图39所示的基体在A-A′方向的断面结构示意图；
图41示出了图39所示的基体在B-B′方向的断面结构示意图；
图42示出了图39所示的基体在C-C′方向的断面结构示意图；
图43示出了形成与图39所示的重掺杂层连接的源区后基体俯视结构示意图；
图44示出了图43所示的基体在A-A′方向的断面结构示意图；
图45示出了图43所示的基体在B-B′方向的断面结构示意图；
图46示出了图43所示的基体在C-C′方向的断面结构示意图；
图47示出了在图43所示的第二凹口中形成低-k介质侧墙后基体俯视结构示意图；
图48示出了图47所示的基体在A-A′方向的断面结构示意图；
图49示出了图47所示的基体在B-B′方向的断面结构示意图；
图50示出了图47所示的基体在C-C′方向的断面结构示意图；
图51示出了形成与图47所示的纳米线阵列连接的漏区后基体俯视结构示意图；
图52示出了图51所示的基体在A-A′方向的断面结构示意图；
图53示出了图51所示的基体在B-B′方向的断面结构示意图；
图54示出了图51所示的基体在C-C′方向的断面结构示意图；
图55示出了绕图51所示的栅介质层的外周形成高-k栅介质层，并在高-k栅介质层的外周形成栅极后基体俯视结构示意图；
图56示出了图55所示的基体在A-A′方向的断面结构示意图；
图57示出了图55所示的基体在B-B′方向的断面结构示意图；
图58示出了图55所示的基体在C-C′方向的断面结构示意图；
图59示出了形成分别与图55所示的栅极、源区和漏区连接的导电通道后基体俯视结构示意图；
图60示出了图59所示的基体在A-A′方向的断面结构示意图；
图61示出了图59所示的基体在B-B′方向的断面结构示意图；
图62示出了图59所示的基体在C-C′方向的断面结构示意图；
图63示出了从图55所示的栅极的第二裸露表面开始向下刻蚀去除部分栅极以形成第二凹槽，并在第二凹槽的四周形成侧墙，剩余的栅极具有未被侧墙覆盖的第三裸露表面后基体俯视结构示意图；
图64示出了图63所示的基体在A-A′方向的断面结构示意图；
图65示出了图63所示的基体在B-B′方向的断面结构示意图；
图66示出了图63所示的基体在C-C′方向的断面结构示意图；
图67示出了在图63所示的基体中形成沟槽，并在沟槽中填充介电材料后基体俯视结构示意图；
图68示出了图67所示的基体在A-A′方向的断面结构示意图；
图69示出了图67所示的基体在B-B′方向的断面结构示意图；
图70示出了图67所示的基体在C-C′方向的断面结构示意图；
图71示出了形成分别与图67所示的栅极、源区和漏区连接的导电通道后基体俯视结构示意图；
图72示出了图71所示的基体在A-A′方向的断面结构示意图；
图73示出了图71所示的基体在B-B′方向的断面结构示意图；
图74示出了图71所示的基体在C-C′方向的断面结构示意图；以及
图75示出了本发明实施方式所提供的一种垂直堆叠的环栅纳米线隧穿场效应晶体管的结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；11、第一光刻胶；12、第二光刻胶；20、牺牲层；210、牺牲预备层；220、第一凹口；230、第二凹口；30、沟道层；310、沟道预备层；40、掩膜层；410、掩膜预备层；50、第一介电层；60、栅介质层；70、假栅；80、源区；90、漏区；100、第二介电层；110、栅极；140、导电通道；150、侧墙；160、钝化保护层；170、高-k介质侧墙；180、重掺杂层；190、低-k介质侧墙。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术中通过优化器件结构和制造工艺来提高隧穿场效应晶体管的开启电流和抑制其双向导通特性，仍是隧穿场效应晶体管必须要解决的技术难题。本发明的发明人针对上述问题进行研究，提出了一种垂直堆叠的环栅纳米线隧穿场效应晶体管的制备方法，包括以下步骤：在衬底10的表面交替堆叠沟道层30和牺牲层20，并在最外层的牺牲层20上形成掩膜层40；从各牺牲层20的裸露表面开始向内进行刻蚀，使牺牲层20的两端相对于沟道层30向内凹入形成第一凹口220和第二凹口230；刻蚀去除部分沟道层30和全部牺牲层20，剩余的沟道层30形成纳米线阵列；绕纳米线阵列的外周形成包括栅极材料和栅介质层60的栅堆叠结构，向下刻蚀裸露的栅极材料形成第一凹槽，然后在第一凹槽中形成钝化保护层；在位于栅堆叠结构第一端的第一凹口中形成高-k介质侧墙，去除位于高-k介质侧墙之间的部分沟道层30以形成第三凹口，在第三凹口中形成覆盖沟道层30的重掺杂层180，并形成与重掺杂层连接的源区80；以及在位于栅堆叠结构第二端的第二凹口230中形成低-k介质侧墙，并形成与沟道层30连接的漏区90。
上述垂直堆叠的环栅纳米线隧穿场效应晶体管的制备方法中由于先提供表面设置有沟道层和牺牲层的衬底，牺牲层与沟道层沿远离衬底的方向交替层叠设置，最外层的牺牲层上形成掩膜层，并从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成第一凹口，然后顺序形成纳米线阵列以及环绕纳米线阵列的栅堆叠结构，栅堆叠结构两端具有与第一凹口对应的第二凹口，然后分别在两端的第二凹口中形成高-k介质侧墙和低-k介质侧墙，在高-k介质侧墙与沟道层之间形成重掺杂层，从而通过在源区与沟道层之间插入与源区掺杂类型相反的重掺杂层来提升隧穿几率，利用环栅结构增强了栅控能力，源区一侧引入的高-k介质侧墙能够增大局域电场，垂直方向上堆叠的环栅纳米线能够提高有效隧穿面积，进而显著提升了隧穿场效应晶体管的开启电流；于此同时，在漏区一侧采用低-k介质侧墙，将有效抑制隧穿场效应晶体管的双向导通特性。
下面将更详细地描述根据本发明提供的垂直堆叠的环栅纳米线隧穿场效应晶体管的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，在衬底10的表面交替堆叠沟道层30和牺牲层20，并在最外层的牺牲层20上形成掩膜层40。上述牺牲层20和沟道层30交替层叠地设置于衬底10表面，最底层的牺牲层20覆盖于衬底10表面，最外层的；上述衬底10可以是包括任何半导体器件的衬底，例如蓝宝石、硅衬底等。
上述形成沟道层30、牺牲层20和掩膜层40的步骤包括以下过程：在衬底10表面依次交替形成牺牲预备层210和沟道预备层310，如图1所示；在与衬底10距离最大的牺牲预备层210表面形成掩膜预备层410，如图2所示；采用图形转移工艺去除各掩膜预备层410的部分、各牺牲预备层210的部分和各沟道预备层310的部分，得到掩膜层40、沟道层30和牺牲层20，如图3所示。具体地，上述图形转移工艺可以包括：在掩膜预备层410表面涂覆第一光刻胶11，然后在第一光刻胶11上方设置掩膜板，通过曝光显影去除部分第一光刻胶11后得到光刻窗口，剩余的第一光刻胶11的长度与所需形成的纳米线的长度基本相等，最后通过光刻窗口去除衬底10上未被光刻胶覆盖的各掩膜预备层410的部分、各牺牲预备层210的部分和各沟道预备层310的部分，得到掩膜层40、沟道层30和牺牲层20。
在上述步骤中，形成上述牺牲预备层210的材料不同于形成上述沟道预备层310的材料，但形成牺牲预备层210的材料与形成沟道预备层310的材料间晶格失配度控制在较小范围内(10％以内)，以保证形成高质量交替层叠的沟道层30与牺牲层20。形成上述沟道预备层310的材料可以包括Si、Si1-xGex(x≥0.2)和InGaAs中的任一种；并且，形成上述牺牲预备层210的材料可以包括Si1-xGex(x≥0.2)、GaAs、InP和AlGaAs中的任一种或多种，本领域技术人员可以根据现有技术对形成上述沟道预备层310与牺牲预备层210的材料进行合理选取，其它能够用于形成上述沟道预备层310和牺牲预备层210的半导体材料还包括GaAs、GaN、GaSb、InAs、InP、InSb、IV族半导体材料(如Si、Ge、SiC)、II-VI族半导体材料(如CdSe、CdS、CdTe、ZnSe、ZnS、ZnTe)和氧化物半导体材料等，在一种优选的组合方式中，形成上述沟道预备层310的材料为Si，形成上述牺牲预备层210的材料为SiGe。
在上述步骤中，可以采用化学气相沉积方法(MOCVD)形成上述牺牲预备层210和沟道预备层310，形成上述掩膜预备层410的工艺可以为PECVD等常规的沉积方法，本领域技术人员可以根据实际需求对上述各沉积方法的工艺条件进行合理设定；并且，优选地，各牺牲预备层210中覆盖于衬底10表面的牺牲预备层210的厚度大于其余牺牲预备层210的厚度，更为优选地，覆盖于衬底10表面的牺牲预备层210的厚度为10～30nm。通过使上述覆盖于衬底10表面的牺牲预备层210具有较大的厚度，能够在后续形成源、漏极的工艺中防止由于刻蚀导致的衬底10表面裸露。
在执行完上述步骤之后，执行下述步骤：从各牺牲层20的裸露表面开始向内进行刻蚀，使牺牲层20的两端相对于沟道层30向内凹入形成第一凹口220和第二凹口230。上述第一凹口220和第二凹口230独立地位于牺牲层20的两侧，从而使沟道层30的两侧具有与上述第一凹口220和第二凹口230对应的支撑部，如图4所示。
在形成上述第一凹口220和上述第二凹口230的过程之后，上述步骤还可以包括以下过程：在衬底10上沉积介电材料以形成第一介电层50，并使掩膜层40的远离衬底的一侧表面与第一介电层50齐平，部分介电材料形成于第一凹口220和第二凹口230中，如图5所示。
在形成第一凹口220和第二凹口230的步骤中，优选地，使牺牲层20的裸露表面发生自限制化学反应形成牺牲氧化层，并刻蚀去除牺牲氧化层以形成第一凹口220和第二凹口230，如图4所示。上述自限制氧化反应(self-limited oxidation)的原理是指材料的表面通过氧化形成到具有一定厚度的氧化层后，由于该氧化层的作用使材料不会再进一步氧化，如铝材料放置在空气中表面会被氧化从而形成氧化铝层，然而上述氧化铝层的厚度不会随时间无限制的增大，而是当上述氧化铝层达到一定的厚度时铝材料不会再被氧化，此时氧化铝层的厚度基本不再增大。
上述自限制氧化反应能够使牺牲层20的裸露表面形成极薄的牺牲氧化层，从而通过刻蚀去除该牺牲氧化层，并根据需求重复多次上述自限制氧化反应和刻蚀的步骤，不仅能够保证上述牺牲层20在刻蚀后长度的精确度，进而在去除牺牲层20后保证了所形成的栅极110栅长的一致性，还能够在刻蚀后的各牺牲层20的两侧独立地形成第一凹口220和第二凹口230，在后续形成栅堆叠结构后，填充于第一凹口220和第二凹口230中的介电材料能够形成栅堆叠结构的侧墙，起到隔离栅极110和源/漏区90的作用，并且由于上述第一凹口220和第二凹口230独立地位于牺牲层20的两侧，从而使各沟道层30能够具有突出于相邻牺牲层20且与上述隔离空间相对应的两端，上述突出的两端能够在后续工艺中作为支撑部起到支撑纳米线阵列的作用。
在上述优选的实施方式中，为了实现牺牲层20的自限制氧化反应，优选地，在室温下使牺牲层20设置于含氧溶剂中，以使牺牲层20的裸露表面发生自限制氧化反应形成牺牲氧化层，上述含氧溶剂可以为氨水和双氧水的混合物，本领域技术人员可以根据现有技术对上述实现牺牲层20自限制氧化反应的含氧溶剂的种类进行合理选取。并且，可以湿法刻蚀工艺去除上述牺牲氧化层；为了提高刻蚀效率，优选地，采用含氢氟酸溶液对牺牲氧化层进行湿法刻蚀，本领域技术人员可以根据现有技术对上述氢氟酸溶液的浓度进行合理选取。
在执行完上述步骤之后，执行下述步骤：刻蚀去除部分沟道层30和全部牺牲层20，剩余的沟道层30形成纳米线阵列。在一种优选的实施方式中，形成上述纳米线阵列的步骤包括以下过程：采用图形转移工艺去除掩膜层40的部分、沟道层30的部分和牺牲层20的部分，以形成纳米线阵列，如图6至图10所示；以及去除剩余的牺牲层20，以使纳米线阵列的外周裸露，如图11至图14所示。
在衬底10上沉积形成上述第一介电层50后，形成上述纳米线阵列的图形转移工艺可以包括：在掩膜层40与第一介电层50构成的表面涂覆第二光刻胶12，然后在该第二光刻胶12上方设置掩膜板，通过曝光显影去除部分第二光刻胶12，使剩余的第二光刻胶12包括多个条状结构且间隔地设置于上述掩膜层40与第一介电层50构成的表面，如图6所示，条状结构的光刻胶之间形成光刻窗口，最后通过刻蚀去除掩膜层40的部分、沟道层30的部分和牺牲层20的部分，以在对应光刻窗口的位置形成多个第一沟槽，剩余的沟道层30构成纳米线阵列，如图7至图10所示。
在上述步骤中，由于刻蚀后的沟道层30具有突出于相邻牺牲层20且与上述隔离层相对应的两端作为支撑部，如图12和图13所示，从而在牺牲层20被去除后，由上述沟道层30形成的纳米线阵列能够通过位于第一介电层50中的支撑部起到对纳米线阵列的支撑作用。本领域技术人员可以根据现有技术对上述去除剩余的牺牲层20的工艺进行合理选取，优选地，采用选择性刻蚀技术去除上述牺牲层20，上述选择性刻蚀可以为干法刻蚀或湿法刻蚀，通过对工艺参数进行调整以使刻蚀气体或刻蚀溶剂对牺牲层20和沟道层30具有不同的刻蚀速率，从而能够实现对牺牲层20选择性地去除。
在执行完上述步骤之后，执行下述步骤：绕纳米线阵列的外周形成包括栅极材料和栅介质层60的栅堆叠结构，向下刻蚀裸露的栅极材料形成第一凹槽，然后在第一凹槽中形成钝化保护层160。当上述栅极材料为金属栅材料时，上述栅极材料填充于栅介质层60构成的容纳空间中形成栅极，此时上述环绕纳米线阵列的栅堆叠结构包括栅介质层60和栅极；上述栅极材料也可以为假栅材料，上述栅极材料填充于栅介质层60构成的容纳空间中形成假栅70，如图15至图18所示，此时上述环绕纳米线阵列的栅堆叠结构包括栅介质层60和假栅70。
在一种优选的实施方式中，形成上述栅堆叠结构和上述钝化保护层160的步骤包括以下过程：绕纳米线阵列的外周形成栅介质层60，并在栅介质层60的外周沉积栅极材料，形成环绕纳米线阵列的栅堆叠结构，如图15至18所示；最外层的栅堆叠结构具有未被掩膜层40覆盖的第一裸露表面，从第一裸露表面开始向下刻蚀去除部分栅极材料以形成第一凹槽；在第一凹槽中沉积钝化介质形成钝化保护层160，如图19至图22所示。
在上述步骤中，为了更好地控制栅介质层60的厚度，优选地，采用原子层沉积工艺(ALD)形成上述栅介质层60，本领域技术人员可以根据实际需求对上述原子层沉积的工艺条件进行合理设定；并且，形成上述栅介质层60的材料可以包括SiO2、HfO2、La2O3、Al2O3、TiO2中的任一种或多种，上述假栅材料可以为非晶硅，本领域技术人员可以根据现有技术对形成上述栅介质层60的材料和假栅材料的种类进行合理选取。
在上述步骤中，为了更好地控制上述第一凹槽的深度，优选地，采用等离子体回刻去除部分栅极材料，本领域技术人员可以根据实际需求对上述等离子体回刻的工艺条件进行合理设定；并且，为了提高上述钝化保护层160的钝化效果，优选地，上述钝化介质为Si3N4，但并不局限于该优选的材料，本领域技术人员可以根据现有技术对上述钝化介质的种类进行合理选取。
在执行完上述步骤之后，执行下述步骤：在位于栅堆叠结构第一端的第一凹口中形成高-k介质侧墙170，去除位于高-k介质侧墙170之间的部分沟道层30以形成第三凹口，在第三凹口中形成覆盖沟道层30的重掺杂层180，并形成与重掺杂层连接的源区80。
在形成上述高-k介质侧墙170的步骤之前，可以先在掩膜层40、钝化保护层160与第一介电层50构成的表面涂覆第二光刻胶12，然后在该第二光刻胶12上方设置掩膜板，通过曝光显影去除部分第二光刻胶12，使位于掩膜层40与钝化保护层160的同一侧的部分表面以及相邻的第一介电层50的部分表面裸露，如图23至图26所示，最后通过刻蚀去除部分第一介电层50，以使第一凹口220以及同侧的纳米线阵列的一端裸露，如图27至图30所示。
在一种优选的实施方式中，形成上述高-k介质侧墙170的步骤可以包括：在位于栅堆叠结构第一端的第一凹口中沉积高-k介质材料，并采用各向异性刻蚀去除部分高-k介质材料，剩余的高-k介质材料与沟道层30的裸露表面齐平，以在第一凹口中形成高-k介质侧墙170，如图31至图34所示。上述高-k介质材料可以包括SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4的任一种或多种，本领域技术人员可以根据不同的高-k介质材料对上述各向异性刻蚀的工艺条件进行合理设定。
在一种优选的实施方式中，形成上述第三凹口的步骤包括：使沟道层30的裸露表面发生自限制化学反应形成沟道氧化层，并刻蚀去除沟道氧化层以形成第三凹口，如图35至图38所示。上述自限制氧化反应能够使沟道层30的裸露表面形成极薄的沟道氧化层，从而通过刻蚀去除该沟道氧化层，并根据需求重复多次上述自限制氧化反应和刻蚀的步骤，保证了上述沟道层30在刻蚀后长度的精确度，进而保证了后续在第三凹口中形成的重掺杂层180尺寸的一致性。
在上述优选的实施方式中，为了实现沟道层30的自限制氧化反应，优选地，在室温下使沟道层30设置于含氧溶剂中，以使沟道层30的裸露表面发生自限制氧化反应形成牺牲氧化层，本领域技术人员可以根据现有技术对上述实现沟道层30自限制氧化反应的含氧溶剂的种类进行合理选取。并且，为了提高刻蚀效率，可以湿法刻蚀工艺去除上述沟道氧化层。
在一种优选的实施方式中，形成上述重掺杂层180的步骤包括：在第三凹口的裸露表面以及高-k介质侧墙的裸露表面选择性外延生长外延材料并进行原位掺杂形成掺杂材料；各向异性刻蚀去除位于高-k介质侧墙表面的部分掺杂材料，剩余掺杂材料与高-k介质侧墙的裸露表面齐平，以形成重掺杂层180，如图39至图42所示。
在上述优选的实施方式中，本领域技术人员可以根据现有技术对上述原位掺杂的工艺条件进行合理设定，且原位掺杂工艺中的掺杂种类可以根据后续形成的源区80与漏区90的种类进行合理选择，优选地，上述重掺杂层180的掺杂类型与源区80的掺杂类型相反，与漏区90的掺杂类型相同，例如，对N型隧穿场效应场效应晶体管，重掺杂层180为n型掺杂，则源区80是p型掺杂，漏区90为n型掺杂。
为了提高上述形成源区80的工艺效率，在一种优选的实施方式中，形成上述源区80的过程包括：在重掺杂层180的裸露表面进行外延生长并掺杂，以形成与重掺杂层180连接的源区80，源区80通过重掺杂层180与纳米线阵列的一端连接，如图43至图46所示；本领域技术人员可以根据实际需求对上述外延生长和原位掺杂的工艺条件进行合理设定。并且，形成上述源区80的材料可以选自Si、Ge、SiGe、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种。
在形成上述高-k介质侧墙170、重掺杂层180和源区80的步骤之前，或在形成上述高-k介质侧墙170、重掺杂层180和源区80的步骤之后，执行下述步骤：在位于栅堆叠结构第二端的第二凹口230中形成低-k介质侧墙190，并形成与沟道层30连接的漏区90。
当上述低-k介质侧墙190和漏区90是在形成上述高-k介质侧墙170、重掺杂层180和源区80的步骤之后形成的，在形成上述低-k介质侧墙190的步骤之前，可以先形成覆盖源区80的介质层，形成介质层的材料可以为Si3N4，然后以该介质层、上述钝化保护层和上述掩膜层40作为掩膜，通过刻蚀去除部分第一介电层50，以使第二凹口230以及同侧的纳米线阵列的一端裸露。
在一种优选的实施方式中，形成上述低-k介质侧墙190的步骤包括：在位于栅堆叠结构第二端的第二凹口230中沉积低-k介质材料，并采用各向异性刻蚀去除部分低-k介质材料，剩余的低-k介质材料与沟道层30的裸露表面齐平，以在第二凹口230中形成低-k介质侧墙190，如图47至图50所示。上述低-k介质材料可以包括SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4的一种或多种，且高-k介质侧墙170的介电常数大于低-k介质侧墙190的介电常数，本领域技术人员可以根据不同的低-k介质材料对上述各向异性刻蚀的工艺条件进行合理设定。
为了提高上述形成源区80的工艺效率，在一种优选的实施方式中，形成上述漏区90的过程包括：在纳米线阵列的另一端的裸露表面进行外延生长并掺杂，以形成与纳米线阵列连接的漏区90，如图51至图54所示；本领域技术人员可以根据实际需求对上述外延生长和原位掺杂的工艺条件进行合理设定。并且，形成上述漏区90的材料可以选自Si、Ge、SiGe、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种。
在上述形成漏区90的步骤之后，本发明的制备方法还可以包括下述步骤：在衬底10上沉积第二介电层100，沉积后的第二介电层100覆盖于源区80、漏区90和栅堆叠结构的部分裸露表面，再通过对上述第二介电层100进行平坦化处理以使该第二介电层100与栅极材料的远离衬底10的一侧表面齐平。形成上述第二介电层100的介电材料也可以为SiO2，本领域技术人员可以根据现有技术对上述介电材料的种类进行合理选取；并且，本领域技术人员可以根据实际需求对上述沉积工艺和平坦化处理的工艺条件进行合理设定。
当上述栅堆叠结构包括栅介质层60和假栅70时，在形成源区80和漏区90的步骤之后，制备方法还包括以下步骤：去除栅极材料(即假栅70)，绕栅介质层60的外周形成高-k栅介质层(未在图中示出)，并在高-k栅介质层的外周形成栅极110，如图55至图58所示；或者，去除栅极材料和栅介质层60以使纳米线阵列的外周裸露，绕纳米线阵列的外周形成高-k栅介质层，并在高-k栅介质层的外周形成栅极110。
在上述步骤中，将原本填充于栅介质层60构成的容纳空间中的假栅材料去除，以形成与栅介质层60连通的第三沟槽，并通过向该第三沟槽中填充金属栅材料，以形成被栅介质层60包裹且环绕纳米线阵列的栅极110；上述金属栅材料可以为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu和RuOx中的任一种或多种，本领域技术人员可以根据现有技术对上述金属栅材料的种类进行合理选取。
在执行完上述步骤之后，执行下述步骤：形成分别与栅极110、源区80和漏区90连接的导电通道140，如图59至图62所示。上述导电通道140分别与栅极110、源区80和漏区90连接，从而在通电达到开启电压时，能够在纳米线阵列中形成分别与源区80和漏区90连通的沟道，从而使源区80与漏区90导通。
在一种优选的实施方式中，上述步骤包括以下过程：在第二介电层100表面沉积第三介电层并进行平坦化处理；在第三介电层中形成第一通孔和第二通孔，第一通孔与源区80连通，第二通孔与漏区90连通，形成与栅极110连通的第三通孔；在第一通孔、第二通孔和第三通孔中填充导电材料，以形成分别与栅极110、源区80和漏区90连接的导电通道140，如图59至图62所示。
在上述步骤中，填充在第一通孔、第二通孔和第三通孔中的导电材料可以为现有技术中常规的导电材料，如Ti、TiN和W等，本领域技术人员可以根据现有技术对上述导电材料的种类进行合理选取；并且，可以采用常规的沉积工艺填充上述导电材料，并通过平坦化处理以得到与上述第三介电层齐平的导电通道140。
为了降低器件的寄生栅电容和减少漏电，在另一种优选的实施方式中，在形成栅极110的步骤之后，制备方法还包括以下步骤：栅极110具有未被掩膜层40覆盖的第二裸露表面，从第二裸露表面开始向下刻蚀去除部分栅极110以形成第二凹槽，并在第二凹槽的四周侧壁形成侧墙150，剩余的栅极110具有未被侧墙150覆盖的第三裸露表面，如图63至图66所示；从第三裸露表面开始向下对栅极110进行各向异性刻蚀至栅介质层60或衬底10裸露，以形成沟槽；在沟槽中填充介电材料，如图67至图70所示。通过上述优选的实施方式能够去除掉栅极110中多余的部分，使剩余的部分栅极110仍能够环绕纳米线阵列设置。
此时，在执行完上述步骤之后，可以执行下述步骤：在栅介质层60的裸露表面以及第二介电层100表面沉积第三介电层并进行平坦化处理；在第三介电层中形成第一通孔和第二通孔，第一通孔与源区80连通，第二通孔与漏区90连通，形成与栅极110连通的第三通孔；在第一通孔、第二通孔和第三通孔中填充导电材料，以形成分别与栅极110、源区80和漏区90连接的导电通道140，如图71至图74所示。
根据本发明的另一个方面，提供了一种垂直堆叠的环栅纳米线隧穿场效应晶体管，如图75所示，包括：纳米线阵列，具有相对的两端；栅堆叠结构，环绕纳米线阵列设置，栅堆叠结构具有相对的第一端和第二端，且栅堆叠结构包括栅介质层60和栅极110；重掺杂层180，与纳米线阵列的一端连接；高-k介质侧墙170，与第一端连接；低-k介质侧墙190，与第二端连接；源区80，与重掺杂层连接，且高-k介质侧墙位于源区80与栅堆叠结构之间；以及漏区90，与纳米线阵列连接，且低-k介质侧墙位于漏区90与栅堆叠结构之间。
由于上述的环栅纳米线隧穿场效应晶体管中在源区与沟道层之间插入与源区掺杂类型相反的重掺杂层来提升隧穿几率，利用环栅结构增强了栅控能力，源区一侧引入的高-k介质侧墙能够增大局域电场，垂直方向上堆叠的环栅纳米线能够提高有效隧穿面积，进而显著提升了隧穿场效应晶体管的开启电流；于此同时，在漏区一侧采用低-k介质侧墙，将有效抑制隧穿场效应晶体管的双向导通特性。
在本发明的上述环栅纳米线隧穿场效应晶体管中，纳米线阵列是由多个隔离设置的沟道层30构成的，本领域技术人员可以根据现有技术对形成上述沟道层30、源区80和漏区90的材料进行合理选择，优选地，形成上述源区80和漏区90的材料可以选自Si、Ge、SiGe、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种，形成上述沟道层30、源区80和漏区90的材料可以相同也可以不同。
在本发明的上述环栅纳米线隧穿场效应晶体管中，本领域技术人员也可以根据现有技术对形成上述高-k介质侧墙170和低-k介质侧墙190的材料进行合理设定，优选地，形成上述高-k介质侧墙170的高-k介质和形成上述低-k介质侧墙190的低-k介质独立地选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4的任一种或多种，且高-k介质的介电常数大于低-k介质的介电常数。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
通过在源区与沟道层之间插入与源区掺杂类型相反的重掺杂层来提升隧穿几率，利用环栅结构增强了栅控能力，源区一侧引入的高-k介质侧墙能够增大局域电场，垂直方向上堆叠的环栅纳米线能够提高有效隧穿面积，进而显著提升了隧穿场效应晶体管的开启电流；于此同时，在漏区一侧采用低-k介质侧墙，将有效抑制隧穿场效应晶体管的双向导通特性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (22)
1.一种垂直堆叠的环栅纳米线隧穿场效应晶体管的制备方法，其特征在于，包括以下步骤：
在衬底(10)的表面交替堆叠沟道层(30)和牺牲层(20)，并在最外层的所述牺牲层(20)上形成掩膜层(40)；
从各所述牺牲层(20)的裸露表面开始向内进行刻蚀，使所述牺牲层(20)的两端相对于所述沟道层(30)向内凹入形成第一凹口(220)和第二凹口(230)；
刻蚀去除部分所述沟道层(30)和全部所述牺牲层(20)，剩余的所述沟道层(30)形成纳米线阵列；
绕所述纳米线阵列的外周形成包括栅极材料和栅介质层(60)的栅堆叠结构，向下刻蚀裸露的栅极材料形成第一凹槽，然后在第一凹槽中形成钝化保护层(160)；
在位于所述栅堆叠结构第一端的所述第一凹口中形成高-k介质侧墙(170)，去除位于所述高-k介质侧墙(170)之间的部分所述沟道层(30)以形成第三凹口，在所述第三凹口中形成覆盖所述沟道层(30)的重掺杂层(180)，并形成与所述重掺杂层连接的源区(80)；以及
在位于所述栅堆叠结构第二端的所述第二凹口(230)中形成低-k介质侧墙(190)，并形成与所述沟道层(30)连接的漏区(90)。
2.根据权利要求1所述的制备方法，其特征在于，形成所述沟道层(30)、所述牺牲层(20)和所述掩膜层(40)的步骤包括以下过程：
在所述衬底(10)表面依次交替形成牺牲预备层(210)和沟道预备层(310)；
在与所述衬底(10)距离最大的所述牺牲预备层(210)表面形成掩膜预备层(410)；
采用图形转移工艺去除各所述掩膜预备层(410)的部分、各所述牺牲预备层(210)的部分和各所述沟道预备层(310)的部分，得到所述掩膜层(40)、所述沟道层(30)和所述牺牲层(20)。
3.根据权利要求1或2所述的制备方法，其特征在于，形成所述沟道层(30)和牺牲层(20)的材料包括Si、Ge、SiGe、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种，且形成所述沟道层(30)的材料不同于形成牺牲层(20)的材料。
4.根据权利要求1所述的制备方法，其特征在于，在形成所述第一凹口(220)和所述第二凹口(230)的步骤中，使所述牺牲层(20)的裸露表面发生自限制化学反应形成牺牲氧化层，并刻蚀去除所述牺牲氧化层以形成所述第一凹口(220)和所述第二凹口(230)。
5.根据权利要求1所述的制备方法，其特征在于，形成所述纳米线阵列的步骤包括以下过程：
采用图形转移工艺去除所述掩膜层(40)的部分、所述沟道层(30)的部分和所述牺牲层(20)的部分，以形成所述纳米线阵列；以及
去除剩余的所述牺牲层(20)，以使所述纳米线阵列的外周裸露。
6.根据权利要求1所述的制备方法，其特征在于，形成所述栅堆叠结构和所述钝化保护层(160)的步骤包括以下过程：
绕所述纳米线阵列的外周形成所述栅介质层(60)，并在所述栅介质层(60)的外周沉积所述栅极材料，形成环绕所述纳米线阵列的所述栅堆叠结构；
最外层的所述栅堆叠结构具有未被所述掩膜层(40)覆盖的第一裸露表面，从所述第一裸露表面开始向下刻蚀去除部分所述栅极材料以形成所述第一凹槽；
在所述第一凹槽中沉积钝化介质形成所述钝化保护层(160)。
7.根据权利要求6所述的制备方法，其特征在于，采用等离子体回刻去除部分所述栅极材料。
8.根据权利要求6所述的制备方法，其特征在于，所述钝化介质为Si3N4。
9.根据权利要求1所述的制备方法，其特征在于，形成所述高-k介质侧墙(170)的步骤包括：
在位于所述栅堆叠结构第一端的所述第一凹口中沉积高-k介质材料，并采用各向异性刻蚀去除部分所述高-k介质材料，剩余的所述高-k介质材料与所述沟道层(30)的裸露表面齐平，以形成所述高-k介质侧墙(170)。
10.根据权利要求1所述的制备方法，其特征在于，形成所述第三凹口的步骤包括：
使所述沟道层(30)的裸露表面发生自限制化学反应形成沟道氧化层，并刻蚀去除所述沟道氧化层以形成所述第三凹口。
11.根据权利要求1所述的制备方法，其特征在于，形成所述重掺杂层(180)的步骤包括：
在所述第三凹口的裸露表面以及所述高-k介质侧墙(170)的裸露表面选择性外延生长外延材料并进行原位掺杂形成掺杂材料；
各向异性刻蚀去除位于所述高-k介质侧墙(170)表面的部分所述掺杂材料，剩余所述掺杂材料与所述高-k介质侧墙(170)的裸露表面齐平，以形成所述重掺杂层(180)。
12.根据权利要求1所述的制备方法，其特征在于，形成所述低-k介质侧墙(190)的步骤包括：
在位于所述栅堆叠结构第二端的所述第二凹口(230)中沉积低-k介质材料，并采用各向异性刻蚀去除部分所述低-k介质材料，剩余的所述低-k介质材料与所述沟道层(30)的裸露表面齐平，以形成所述低-k介质侧墙(190)。
13.根据权利要求1所述的制备方法，形成所述高-k介质侧墙(170)的材料和形成所述低-k介质侧墙(190)的材料独立地选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4的任一种或多种，且所述高-k介质侧墙(170)的介电常数大于所述低-k介质侧墙(190)的介电常数。
14.根据权利要求1所述的制备方法，其特征在于，所述重掺杂层(180)的掺杂类型与所述源区(80)的掺杂类型相反，所述重掺杂层(180)的掺杂类型与所述漏区(90)的掺杂类型相同。
15.根据权利要求1所述的制备方法，其特征在于，
在所述重掺杂层(180)的裸露表面进行外延生长并掺杂，以形成与所述重掺杂层(180)连接的所述源区(80)，所述源区(80)通过所述重掺杂层(180)与所述纳米线阵列的一端连接；
在所述纳米线阵列的另一端的裸露表面进行外延生长并掺杂，以形成与所述纳米线阵列连接的所述漏区(90)。
16.根据权利要求1所述的制备方法，形成所述源区(80)和所述漏区(90)的材料独立地选自Si、Ge、SiGe、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种。
17.根据权利要求1所述的制备方法，其特征在于，在形成所述源区(80)和所述漏区(90)的步骤之后，所述制备方法还包括以下步骤：
去除所述栅极材料，绕所述栅介质层(60)的外周形成高-k栅介质层，并在所述高-k栅介质层的外周形成栅极(110)；或者
去除所述栅极材料和所述栅介质层(60)以使所述纳米线阵列的外周裸露，绕所述纳米线阵列的外周形成高-k栅介质层，并在所述高-k栅介质层的外周形成栅极(110)。
18.根据权利要求17所述的制备方法，其特征在于，在形成所述栅极(110)的步骤之后，所述制备方法还包括以下步骤：
所述栅极(110)具有未被所述掩膜层(40)覆盖的第二裸露表面，从所述第二裸露表面开始向下刻蚀去除部分所述栅极(110)以形成第二凹槽，并在所述第二凹槽的四周侧壁形成侧墙(150)，剩余的所述栅极(110)具有未被所述侧墙(150)覆盖的第三裸露表面；
从所述第三裸露表面开始向下对所述栅极(110)进行各向异性刻蚀至所述栅介质层(60)或所述衬底(10)裸露，以形成沟槽；
在所述沟槽中填充介电材料。
19.一种垂直堆叠的环栅纳米线隧穿场效应晶体管，其特征在于，包括：
纳米线阵列，具有相对的两端；
栅堆叠结构，环绕所述纳米线阵列设置，所述栅堆叠结构具有相对的第一端和第二端，且所述栅堆叠结构包括栅介质层(60)和栅极(110)；
重掺杂层(180)，与所述纳米线阵列的一端连接；
高-k介质侧墙(170)，与所述第一端连接；
低-k介质侧墙(190)，与所述第二端连接；
源区(80)，与所述重掺杂层连接，且所述高-k介质侧墙位于所述源区(80)与所述栅堆叠结构之间；以及
漏区(90)，与所述纳米线阵列连接，且所述低-k介质侧墙位于所述漏区(90)与所述栅堆叠结构之间。
20.根据权利要求19所述的环栅纳米线隧穿场效应晶体管，其特征在于，形成所述源区(80)和所述漏区(90)的材料包括Si1-xGex、GaAs、GeSn、InP、AlAs、InAs和GaN中的任一种或多种。
21.根据权利要求19所述的环栅纳米线隧穿场效应晶体管，其特征在于，所述重掺杂层(180)的掺杂类型与所述源区(80)的掺杂类型相反，且所述重掺杂层(180)的掺杂类型与所述漏区(90)的掺杂类型相同。
22.根据权利要求19所述的环栅纳米线隧穿场效应晶体管，其特征在于，形成所述高-k介质侧墙(170)的材料和形成所述低-k介质侧墙(190)的材料独立地选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4的任一种或多种，且所述高-k介质侧墙(170)的介电常数大于所述低-k介质侧墙(190)的介电常数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711135738.9A CN108133960B (zh) | 2017-11-15 | 2017-11-15 | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711135738.9A CN108133960B (zh) | 2017-11-15 | 2017-11-15 | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108133960A CN108133960A (zh) | 2018-06-08 |
| CN108133960B true CN108133960B (zh) | 2020-06-23 |
Family
ID=62388617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711135738.9A Active CN108133960B (zh) | 2017-11-15 | 2017-11-15 | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108133960B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904234B (zh) * | 2019-03-01 | 2022-07-26 | 中国科学院微电子研究所 | 一种纳米线围栅器件制造方法 |
| CN111863619B (zh) * | 2019-04-29 | 2024-09-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113097070B (zh) * | 2021-03-31 | 2022-06-28 | 浙江大学 | GaN器件结构及其制备方法 |
| CN115472572A (zh) * | 2021-06-10 | 2022-12-13 | 北方集成电路技术创新中心(北京)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623382B (zh) * | 2012-03-31 | 2014-03-12 | 上海华力微电子有限公司 | 基于soi的三维阵列式硅纳米线场效应晶体管制备方法 |
| US9362397B2 (en) * | 2013-09-24 | 2016-06-07 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US9893167B2 (en) * | 2014-03-24 | 2018-02-13 | Intel Corporation | Integration methods to fabricate internal spacers for nanowire devices |
| US9318553B1 (en) * | 2014-10-16 | 2016-04-19 | International Business Machines Corporation | Nanowire device with improved epitaxy |
| US9502673B2 (en) * | 2015-03-31 | 2016-11-22 | International Business Machines Corporation | Transistor devices with tapered suspended vertical arrays of carbon nanotubes |
-
2017
- 2017-11-15 CN CN201711135738.9A patent/CN108133960B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108133960A (zh) | 2018-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107749421B (zh) | 垂直堆叠的环栅纳米线晶体管及其制备方法 | |
| US9837414B1 (en) | Stacked complementary FETs featuring vertically stacked horizontal nanowires | |
| CN107887442B (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| US10084041B2 (en) | Method and structure for improving FinFET with epitaxy source/drain | |
| US9721963B1 (en) | Three-dimensional memory device having a transition metal dichalcogenide channel | |
| US9484348B2 (en) | Structure and method to increase contact area in unmerged EPI integration for CMOS FinFETs | |
| CN110189997B (zh) | 堆叠纳米片环栅晶体管及其制备方法 | |
| US10615078B2 (en) | Method to recess cobalt for gate metal application | |
| US8987827B2 (en) | Prevention of faceting in epitaxial source drain transistors | |
| TWI643339B (zh) | 半導體結構及其形成方法 | |
| CN107845684B (zh) | 垂直堆叠的环栅纳米线晶体管及其制备方法 | |
| CN108133960B (zh) | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 | |
| US11756956B2 (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus including the same | |
| TWI630719B (zh) | 磊晶再成長之異質結構奈米線側向穿隧場效電晶體 | |
| KR20160100210A (ko) | 수직 게이트 올 어라운드(vgaa) 디바이스들 및 그 제조 방법들 | |
| US11557652B2 (en) | Metal source/drain-based MOSFET and method for fabricating the same | |
| US11031298B2 (en) | Semiconductor device and method | |
| CN105845678B (zh) | 形成半导体结构的方法及其半导体结构 | |
| CN109712892B (zh) | Mos器件的制作方法 | |
| WO2014071651A1 (zh) | 半导体器件及其制造方法 | |
| US20190355823A1 (en) | Non-conformal oxide liner and manufacturing methods thereof | |
| CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
| US20230387126A1 (en) | Semiconductor device and method | |
| CN109326650B (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| CN110993681B (zh) | C形有源区半导体器件及其制造方法及包括其的电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |