CN107749421B - 垂直堆叠的环栅纳米线晶体管及其制备方法 - Google Patents
垂直堆叠的环栅纳米线晶体管及其制备方法 Download PDFInfo
- Publication number
- CN107749421B CN107749421B CN201710927695.1A CN201710927695A CN107749421B CN 107749421 B CN107749421 B CN 107749421B CN 201710927695 A CN201710927695 A CN 201710927695A CN 107749421 B CN107749421 B CN 107749421B
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial
- gate
- substrate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 122
- 238000002360 preparation method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000003989 dielectric material Substances 0.000 claims abstract description 32
- 238000011049 filling Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 61
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 8
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims 2
- 239000011148 porous material Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000003491 array Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 238000004891 communication Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910004613 CdTe Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910007709 ZnTe Inorganic materials 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种垂直堆叠的环栅纳米线晶体管及其制备方法。该方法中先提供表面设置有沟道层和牺牲层的衬底，牺牲层与沟道层沿远离衬底的方向交替层叠设置，最外层的牺牲层上形成掩膜层，然后从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成凹口，并在凹口中填充介电材料，从而能够使各牺牲层能够具有基本相同的长度，进而通过去除上述牺牲层以形成第二沟槽，并在第二沟槽中形成栅氧层和栅极，使最终形成的垂直堆叠的环栅纳米线晶体管能够具有相同的栅长，有效地避免了栅长差异对器件性能参数的影响，提高了垂直堆叠的环栅纳米线晶体管的应用竞争力。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种垂直堆叠的环栅纳米线晶体管及其制备方法。
背景技术
现有技术中的环栅纳米线晶体管(GAA-NWFET)由于其具有的优异的栅控能力和工艺兼容性，使其在CMOS电路中具有广阔的应用前景。
为了在相同面积衬底上获得尽可能高的驱动电流，通常需要在垂直衬底方向上堆叠多个GAA-NWFET，然而，在上述垂直堆叠多个GAA-NWFET的实施工艺中，由于需要采用各向同性刻蚀工艺来定义晶体管的栅长，使各GAA-NWFET的栅长不能得到精确控制，导致垂直堆叠的环栅纳米线晶体管的栅长存在差异，进而严重限制了垂直堆叠的环栅纳米线晶体管的实际应用。
发明内容
本发明的主要目的在于提供一种垂直堆叠的环栅纳米线晶体管及其制备方法，以解决现有技术中垂直堆叠的环栅纳米线晶体管由于栅长差异而阻碍器件应用的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种垂直堆叠的环栅纳米线晶体管的制备方法，包括以下步骤：S1，提供表面设置有沟道层、牺牲层和掩膜层的衬底，牺牲层与沟道层沿远离衬底的方向依次交替层叠设置，掩膜层设置在最外侧的牺牲层上；S2，从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成凹口，并在凹口中填充介电材料；S3，刻蚀沟道层和牺牲层，形成与衬底连通的多个相互隔离的第一沟槽，剩余的沟道层形成纳米线阵列，并去除剩余的牺牲层，牺牲层被去除形成的孔洞和各第一沟槽形成环绕纳米线阵列的第二沟槽；S4，在第二沟槽的表面以及第二沟槽中纳米线阵列的表面设置栅氧层，并在栅氧层构成的容纳空间中填充栅极材料，形成环绕纳米线阵列的栅堆叠结构，凹口中填充的介电材料形成栅堆叠结构的第一侧墙；S5，形成分别与纳米线阵列的两端连接的源极和漏极。
进一步地，步骤S1包括以下过程：S11，在衬底表面依次交替形成牺牲预备层和沟道预备层；S12，在与衬底距离最大的牺牲预备层表面形成掩膜预备层；S13，采用图形转移工艺去除各掩膜预备层的部分、各牺牲预备层的部分和各沟道预备层的部分，得到掩膜层、沟道层和牺牲层。
进一步地，步骤S2包括以下步骤：S21，使牺牲层的裸露表面发生自限制氧化反应形成牺牲氧化层，并刻蚀去除牺牲氧化层以形成凹口；S22，在衬底上沉积介电材料以形成第一介电层，部分介电材料形成于凹口中。
进一步地，在步骤S2中，在室温下使牺牲层设置于含氧溶剂中，以使牺牲层的裸露表面发生自限制氧化反应形成牺牲氧化层。
进一步地，在步骤S2中，采用湿法刻蚀工艺去除牺牲氧化层，优选采用含氢氟酸溶液对牺牲氧化层进行湿法刻蚀。
进一步地，步骤S3包括以下步骤：S31，采用图形转移工艺去除掩膜层的部分、沟道层的部分和牺牲层的部分，以形成纳米线阵列和第一沟槽；以及S32，去除剩余的牺牲层，以使各第一沟槽相互连通形成第二沟槽。
进一步地，步骤S5包括以下步骤：S51，去除部分第一介电层，以使纳米线阵列的两端裸露，优选其中，采用各向异性刻蚀去除部分第一介电层；S52，在两端的裸露表面进行外延生长并掺杂，以形成分别与各纳米线阵列连接的源极和漏极；S53，在衬底上沉积第二介电层，并使掩膜层的上表面与第二介电层齐平。
进一步地，在形成源极和漏极的步骤之后，制备方法还包括以下步骤：去除栅极材料以形成第三沟槽，在第三沟槽中填充金属栅材料，并进行平坦化处理以形成栅极。
进一步地，在步骤S5之后，制备方法还包括以下步骤：栅极具有未被掩膜层覆盖的第一裸露表面，从第一裸露表面开始向下刻蚀去除部分栅极以形成凹槽，并在凹槽的四周形成第二侧墙，剩余的栅极具有未被第二侧墙覆盖的第二裸露表面；从第二裸露表面开始向下对栅极进行各向异性刻蚀至栅氧层或衬底裸露，以形成第三沟槽；在第三沟槽中填充介电材料。
进一步地，形成沟道层的材料包括Si、Si1-xGex和InGaAs中的任一种，其中，x≥0.2。
进一步地，形成牺牲层的材料不同于形成沟道层的材料，且形成牺牲层的材料包括Si1-xGex、GaAs、InP和AlGaAs中的任一种或多种，其中，x≥0.2。
根据本发明的另一方面，提供了一种垂直堆叠的环栅纳米线晶体管，包括：纳米线阵列，具有相对的两端；栅堆叠结构，环绕纳米线阵列设置，栅堆叠结构包括栅氧层和栅极；第一侧墙，位于栅堆叠结构的两端，且第一侧墙与纳米线阵列的端部齐平；源极，与两端中的一端连接；以及漏极，与两端的另一端连接。
进一步地，纳米线阵列中的纳米线堆叠的数目大于1。
进一步地，第一侧墙是自对准于纳米线阵列的两端形成的。
进一步地，形成纳米线阵列的材料包括：Si、Si1-xGex和InGaAs中的任一种，其中，x≥0.2。
进一步地，纳米线阵列包括间隔设置的至少两个纳米线子阵列，各纳米线子阵列包括数量相同的多个纳米线，相邻的各纳米线子阵列之间通过栅极相连。
进一步地，各纳米线子阵列之间通过介电材料电隔离。
应用本发明的技术方案，提供了一种垂直堆叠的环栅纳米线晶体管的制备方法，由于该方法中先提供表面设置有沟道层和牺牲层的衬底，牺牲层与沟道层沿远离衬底的方向交替层叠设置，最外层的牺牲层上形成掩膜层，然后从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成凹口，并在凹口中填充介电材料，从而能够使各牺牲层能够具有基本相同的长度，进而通过去除上述牺牲层以形成第二沟槽，并在第二沟槽中形成栅氧层和栅极，使最终形成的垂直堆叠的环栅纳米线晶体管能够具有相同的栅长，有效地避免了栅长差异对器件性能参数的影响，提高了垂直堆叠的环栅纳米线晶体管的应用竞争力。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了在本申请实施方式所提供的半导体器件的制作方法中，在衬底表面形成牺牲预备层和沟道预备层后的基体剖面结构示意图；
图2示出了在图1所示的与衬底距离最大的牺牲预备层表面形成掩膜预备层后的基体剖面结构示意图；
图3示出了采用图形转移工艺去除图2所示的掩膜预备层的部分、各牺牲预备层的部分和各沟道预备层的部分后的基体剖面结构示意图；
图4示出了使图3所示的牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成凹口后的基体剖面结构示意图；
图5示出了在图4所示的衬底上沉积第一介电层，并使掩膜层的远离衬底的一侧表面与第一介电层齐平后的基体剖面结构示意图；
图6示出了在图5所示的掩膜层与第一介电层构成的表面涂覆第二光刻胶，然后在该第二光刻胶上方设置掩膜板，通过曝光显影去除部分第二光刻胶后的基体俯视结构示意图；
图7示出了通过刻蚀去除图6所示的掩膜层的部分、沟道层的部分和牺牲层的部分后的基体俯视结构示意图；
图8示出了图7所示的基体在A-A′方向的断面结构示意图；
图9示出了图7所示的基体在B-B′方向的断面结构示意图；
图10示出了图7所示的基体在C-C′方向的断面结构示意图；
图11示出了去除图7所示的剩余的牺牲层，以使各第一沟槽相互连通形成第二沟槽后的基体俯视结构示意图；
图12示出了图11所示的基体在A-A′方向的断面结构示意图；
图13示出了图11所示的基体在B-B′方向的断面结构示意图；
图14示出了图11所示的基体在C-C′方向的断面结构示意图；
图15示出了在图11所示的位于第二沟槽中的第一介电层的表面以及纳米线阵列的表面形成栅氧层，并在栅氧层构成的容纳空间中填充栅极材料的基体俯视结构示意图；
图16示出了图15所示的基体在A-A′方向的断面结构示意图；
图17示出了图15所示的基体在B-B′方向的断面结构示意图；
图18示出了图15所示的基体在C-C′方向的断面结构示意图；
图19示出了去除图15所示的部分第一介电层，以使纳米线阵列的两端裸露后的基体俯视结构示意图；
图20示出了图19所示的基体在A-A′方向的断面结构示意图；
图21示出了图19所示的基体在B-B′方向的断面结构示意图；
图22示出了图19所示的基体在C-C′方向的断面结构示意图；
图23示出了在图19所示的纳米线阵列的两端的裸露表面进行外延生长并掺杂，以形成分别与各纳米线阵列连接的源极和漏极后的基体俯视结构示意图；
图24示出了图23所示的基体在A-A′方向的断面结构示意图；
图25示出了图23所示的基体在B-B′方向的断面结构示意图；
图26示出了图23所示的基体在C-C′方向的断面结构示意图；
图27示出了在图23所示的衬底上沉积第二介电层，并使掩膜层的远离衬底的一侧表面与第二介电层齐平后的基体俯视结构示意图；
图28示出了图27所示的基体在A-A′方向的断面结构示意图；
图29示出了图27所示的基体在B-B′方向的断面结构示意图；
图30示出了图27所示的基体在C-C′方向的断面结构示意图；
图31示出了去除图27所示的形成假栅的栅极材料以形成第三沟槽，在第三沟槽中填充金属栅材料，并进行平坦化处理以形成栅极后的基体俯视结构示意图；
图32示出了图31所示的基体在A-A′方向的断面结构示意图；
图33示出了图31所示的基体在B-B′方向的断面结构示意图；
图34示出了图31所示的基体在C-C′方向的断面结构示意图；
图35示出了在图31所示的第二介电层表面沉积第三介电层并进行平坦化处理后的基体俯视结构示意图；
图36示出了图35所示的基体在A-A′方向的断面结构示意图；
图37示出了图35所示的基体在B-B′方向的断面结构示意图；
图38示出了图35所示的基体在C-C′方向的断面结构示意图；
图39示出了在图35所示的第三介电层中形成第一通孔和第二通孔，并形成贯穿第三介电层和掩膜层的第三通孔后的基体俯视结构示意图；
图40示出了图39所示的基体在A-A′方向的断面结构示意图；
图41示出了图39所示的基体在B-B′方向的断面结构示意图；
图42示出了图39所示的基体在C-C′方向的断面结构示意图；
图43示出了在图39所示的第一通孔、第二通孔和第三通孔中填充导电材料，以形成分别与栅极、源极和漏极连接的导电通道后的基体俯视结构示意图；
图44示出了图43所示的基体在A-A′方向的断面结构示意图；
图45示出了图43所示的基体在B-B′方向的断面结构示意图；
图46示出了图43所示的基体在C-C′方向的断面结构示意图；
图47示出了从图43所示的栅极的第一裸露表面开始向下刻蚀去除部分栅极以形成凹槽，并在与凹槽的四周形成第二侧墙，剩余的栅极具有未被第二侧墙覆盖的第二裸露表面后的基体俯视结构示意图；
图48示出了图47所示的基体在A-A′方向的断面结构示意图；
图49示出了图47所示的基体在B-B′方向的断面结构示意图；
图50示出了图47所示的基体在C-C′方向的断面结构示意图；
图51示出了从图47所示的第二裸露表面开始向下对栅极进行各向异性刻蚀至栅氧层或衬底裸露，以形成第四沟槽后的基体俯视结构示意图；
图52示出了图51所示的基体在A-A′方向的断面结构示意图；
图53示出了图51所示的基体在B-B′方向的断面结构示意图；
图54示出了图51所示的基体在C-C′方向的断面结构示意图；
图55示出了在图51所示的栅氧层的裸露表面以及第二介电层表面沉积第三介电层并进行平坦化处理后的基体俯视结构示意图；
图56示出了图55所示的基体在A-A′方向的断面结构示意图；
图57示出了图55所示的基体在B-B′方向的断面结构示意图；
图58示出了图55所示的基体在C-C′方向的断面结构示意图；
图59示出了在图55所示的第三介电层中形成第一通孔和第二通孔，并形成贯穿第三介电层和掩膜层的第三通孔后的基体俯视结构示意图；
图60示出了图59所示的基体在A-A′方向的断面结构示意图；
图61示出了图59所示的基体在B-B′方向的断面结构示意图；
图62示出了图59所示的基体在C-C′方向的断面结构示意图；
图63示出了在图59所示的第一通孔、第二通孔和第三通孔中填充导电材料，以形成分别与栅极、源极和漏极连接的导电通道后的基体俯视结构示意图；
图64示出了图63所示的基体在A-A′方向的断面结构示意图；
图65示出了图63所示的基体在B-B′方向的断面结构示意图；
图66示出了图63所示的基体在C-C′方向的断面结构示意图；以及
图67示出了本发明实施方式所提供的一种垂直堆叠的环栅纳米线晶体管的结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；11、第一光刻胶；12、第二光刻胶；20、牺牲层；210、牺牲预备层；220、凹口；30、沟道层；310、沟道预备层；40、掩膜层；410、掩膜预备层；50、第一介电层；510、第一侧墙；60、栅氧层；70、假栅；80、源极；90、漏极；100、第二介电层；110、栅极；120、第三介电层；131、第一通孔；132、第二通孔；133、第三通孔；140、导电通道；150、第二侧墙。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术中的垂直堆叠的环栅纳米线晶体管由于各GAA-NWFET的栅长很难得到精确地控制，导致垂直堆叠的环栅纳米线晶体管中栅长存在差异，进而严重限制了垂直堆叠的环栅纳米线晶体管的实际应用。本发明的发明人针对上述问题进行研究，提出了一种垂直堆叠的环栅纳米线晶体管的制备方法，包括以下步骤：S1，提供表面设置有沟道层30、牺牲层20和掩膜层40的衬底10，牺牲层20与沟道层30沿远离衬底10的方向依次交替层叠设置，掩膜层40设置在最外侧的牺牲层20上；S2，从各牺牲层20的裸露表面开始向内进行刻蚀，使牺牲层20的具有裸露表面的两端相对于沟道层30向内凹入形成凹口220，并在凹口220中填充介电材料；S3，刻蚀沟道层30和牺牲层20，形成与衬底10连通的多个相互隔离的第一沟槽，剩余的沟道层30形成纳米线阵列，并去除剩余的牺牲层20，牺牲层20被去除形成的孔洞和各第一沟槽形成环绕纳米线阵列的第二沟槽；S4，在第二沟槽的表面以及第二沟槽中纳米线阵列的表面设置栅氧层60，并在栅氧层60构成的容纳空间中填充栅极材料，形成环绕纳米线阵列的栅堆叠结构，凹口220中填充的介电材料形成栅堆叠结构的第一侧墙510；以及S5，形成分别与纳米线阵列的两端连接的源极80和漏极90。
上述垂直堆叠的环栅纳米线晶体管的制备方法中由于先提供表面设置有沟道层和牺牲层的衬底，牺牲层与沟道层沿远离衬底的方向交替层叠设置，最外层的牺牲层上形成掩膜层，然后从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成凹口，并在凹口中填充介电材料，从而能够使各牺牲层能够具有基本相同的长度，进而通过去除上述牺牲层以形成第二沟槽，并在第二沟槽中形成栅氧层和栅极，使最终形成的垂直堆叠的环栅纳米线晶体管能够具有相同的栅长，有效地避免了栅长差异对器件性能参数的影响，提高了垂直堆叠的环栅纳米线晶体管的应用竞争力。
下面将更详细地描述根据本发明提供的垂直堆叠的环栅纳米线晶体管的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，执行步骤S1：提供表面设置有沟道层30、牺牲层20和掩膜层40的衬底10，牺牲层20与沟道层30沿远离衬底10的方向依次交替层叠设置，掩膜层40设置在最外侧的牺牲层20上。上述牺牲层20和沟道层30交替层叠地设置于衬底10表面，最底层的牺牲层20覆盖于衬底10表面；上述衬底10可以是包括任何半导体器件的衬底，例如蓝宝石、硅衬底等。
上述步骤S1可以包括以下过程：S11，在衬底10表面依次交替形成牺牲预备层210和沟道预备层310，如图1所示；S12，在与衬底10距离最大的牺牲预备层210表面形成掩膜预备层410，如图2所示；S13，采用图形转移工艺去除对应设置于衬底10表面的掩膜预备层410的部分、各牺牲预备层210的部分和各沟道预备层310的部分，得到掩膜层40、沟道层30和牺牲层20，如图3所示。具体地，上述图形转移工艺可以包括：在掩膜预备层410表面涂覆第一光刻胶11，然后在第一光刻胶11上方设置掩膜板，通过曝光显影去除部分第一光刻胶11后得到光刻窗口，剩余的第一光刻胶11的长度与所需形成的纳米线的长度基本相等，最后通过光刻窗口去除衬底10上未被光刻胶覆盖的各掩膜预备层410的部分、各牺牲预备层210的部分和各沟道预备层310的部分，得到掩膜层40、沟道层30和牺牲层20。
在上述步骤S1中，形成上述牺牲预备层210的材料不同于形成上述沟道预备层310的材料，但形成牺牲预备层210的材料与形成沟道预备层310的材料间晶格失配度控制在较小范围内(10％以内)，以保证形成高质量交替层叠的沟道层30与牺牲层20。形成上述沟道预备层310的材料可以包括Si、Si1-xGex(x≥0.2)和InGaAs中的任一种；并且，形成上述牺牲预备层210的材料可以包括Si1-xGex(x≥0.2)、GaAs、InP和AlGaAs中的任一种或多种，本领域技术人员可以根据现有技术对形成上述沟道预备层310与牺牲预备层210的材料进行合理选取，其它能够用于形成上述沟道预备层310和牺牲预备层210的半导体材料还包括GaAs、GaN、GaSb、InAs、InP、InSb、IV族半导体材料(如Si、Ge、SiC)、II-VI族半导体材料(如CdSe、CdS、CdTe、ZnSe、ZnS、ZnTe)和氧化物半导体材料等，在一种优选的组合方式中，形成上述沟道预备层310的材料为Si，形成上述牺牲预备层210的材料为SiGe。
在上述步骤S1中，可以采用化学气相沉积方法(MOCVD)形成上述牺牲预备层210和沟道预备层310，形成上述掩膜预备层410的工艺可以为PECVD等常规的沉积方法，本领域技术人员可以根据实际需求对上述各沉积方法的工艺条件进行合理设定；并且，优选地，各牺牲预备层210中覆盖于衬底10表面的牺牲预备层210的厚度大于其余牺牲预备层210的厚度，更为优选地，覆盖于衬底10表面的牺牲预备层210的厚度为10～30nm。通过使上述覆盖于衬底10表面的牺牲预备层210具有较大的厚度，能够在后续形成源、漏极的工艺中防止由于刻蚀导致的衬底10表面裸露。
在执行完步骤S1之后，执行步骤S2：从各牺牲层20的裸露表面开始向内进行刻蚀，使牺牲层20的具有裸露表面的两端相对于沟道层30向内凹入形成凹口220，并在凹口220中填充介电材料，上述凹口220位于牺牲层20的两侧，从而使沟道层30具有与上述凹口220对应的支撑部，如图4至5所示。
在一种优选的实施方式中，上述步骤S2包括以下步骤：S21，使牺牲层20的裸露表面发生自限制氧化反应形成牺牲氧化层，并刻蚀去除牺牲氧化层以形成凹口220，如图4所示；S22，在衬底10上沉积介电材料以形成第一介电层50，并使掩膜层40的远离衬底的一侧表面与第一介电层50齐平，部分介电材料形成于凹口220中，如图5所示。上述自限制氧化反应(self-limited oxidation)的原理是指材料的表面通过氧化形成到具有一定厚度的氧化层后，由于该氧化层的作用使材料不会再进一步氧化，如铝材料放置在空气中表面会被氧化从而形成氧化铝层，然而上述氧化铝层的厚度不会随时间无限制的增大，而是当上述氧化铝层达到一定的厚度时铝材料不会再被氧化，此时氧化铝层的厚度基本不再增大。
上述自限制氧化反应能够使牺牲层20的裸露表面形成极薄的牺牲氧化层，从而通过刻蚀去除该牺牲氧化层，并根据需求重复多次上述自限制氧化反应和刻蚀的步骤，不仅能够保证上述牺牲层20在刻蚀后长度的精确度，进而在去除牺牲层20后保证了所形成的栅极110栅长的一致性，还能够在刻蚀后的各牺牲层20的两侧形成凹口220，在后续形成栅堆叠结构后，上述填充于凹口220中的介电材料能够作为栅堆叠结构的第一侧墙510，起到隔离栅极110和源/漏极90的作用，并且由于上述凹口220位于牺牲层20的两侧，从而使各沟道层30能够具有突出于相邻牺牲层20且与上述隔离空间相对应的两端，上述突出的两端能够在后续工艺中作为支撑部起到支撑纳米线阵列的作用。
在上述优选的实施方式中，为了实现牺牲层20的自限制氧化反应，优选地，在室温下使牺牲层20设置于含氧溶剂中，以使牺牲层20的裸露表面发生自限制氧化反应形成牺牲氧化层，上述含氧溶剂可以为氨水和双氧水的混合物，本领域技术人员可以根据现有技术对上述实现牺牲层20自限制氧化反应的含氧溶剂的种类进行合理选取。并且，可以湿法刻蚀工艺去除上述牺牲氧化层；为了提高刻蚀效率，优选地，采用含氢氟酸溶液对牺牲氧化层进行湿法刻蚀，本领域技术人员可以根据现有技术对上述氢氟酸溶液的浓度进行合理选取。
在执行完步骤S2之后，执行步骤S3：刻蚀沟道层30和牺牲层20，形成与衬底连通的多个相互隔离的第一沟槽，剩余的沟道层30形成纳米线阵列，并去除剩余的牺牲层20，牺牲层20被去除形成的孔洞和各第一沟槽形成环绕纳米线阵列的第二沟槽。
在一种优选的实施方式中，上述步骤S3包括以下步骤：S31，采用图形转移工艺去除掩膜层40的部分、沟道层30的部分和牺牲层20的部分，以形成纳米线阵列和第一沟槽，如图6至10所示；以及S32，去除剩余的牺牲层20，以使各第一沟槽相互连通形成第二沟槽，如图11至14所示。
在上述步骤S31中，可以先在衬底10上沉积介电材料以形成第一介电层50，再通过对第一介电层50进行平坦化处理以使该第一介电层50与掩膜层40的远离衬底10的一侧表面齐平，此时上述部分的介电材料填充于凹口220中，如图5所示。形成上述第一介电层50的介电材料可以为SiO2，本领域技术人员可以根据现有技术对上述介电材料的种类进行合理选取；并且，本领域技术人员可以根据实际需求对上述沉积工艺和平坦化处理的工艺条件进行合理设定，上述平坦化处理可以为化学机械研磨(CMP)。
在上述步骤S32中，形成上述纳米线阵列和上述第一沟槽的图形转移工艺可以包括：在掩膜层40与第一介电层50构成的表面涂覆第二光刻胶12，然后在该第二光刻胶12上方设置掩膜板，通过曝光显影去除部分第二光刻胶12，使剩余的第二光刻胶12包括多个条状结构且间隔地设置于上述掩膜层40与第一介电层50构成的表面，如图6所示，条状结构的光刻胶之间形成光刻窗口，最后通过刻蚀去除掩膜层40的部分、沟道层30的部分和牺牲层20的部分，以在对应光刻窗口的位置形成多个第一沟槽，剩余的沟道层30构成纳米线阵列，如图7至10所示。
在上述步骤S33中，由于刻蚀后的沟道层30具有突出于相邻牺牲层20且与上述隔离层相对应的两端作为支撑部，如图12和13所示，从而在牺牲层20被去除后，由上述沟道层30形成的纳米线阵列能够通过位于第一介电层50中的支撑部起到对纳米线阵列的支撑作用。本领域技术人员可以根据现有技术对上述去除剩余的牺牲层20的工艺进行合理选取，优选地，采用选择性刻蚀技术去除上述牺牲层20，上述选择性刻蚀可以为干法刻蚀或湿法刻蚀，通过对工艺参数进行调整以使刻蚀气体或刻蚀溶剂对牺牲层20和沟道层30具有不同的刻蚀速率，从而能够实现对牺牲层20选择性地去除。
在执行完步骤S3之后，执行步骤S4：在第二沟槽的表面以及第二沟槽中纳米线阵列的表面设置栅氧层60，并在栅氧层60构成的容纳空间中填充栅极材料，形成环绕纳米线阵列的栅堆叠结构，凹口220中填充的介电材料形成栅堆叠结构的第一侧墙510。当上述栅极材料为金属栅材料时，上述栅极材料填充于栅氧层60构成的容纳空间中形成栅极，此时上述环绕纳米线阵列的栅堆叠结构包括栅氧层60和栅极；上述栅极材料也可以为假栅材料，上述栅极材料填充于栅氧层60构成的容纳空间中形成假栅70，如图15至18所示，此时上述环绕纳米线阵列的栅堆叠结构包括栅氧层60和假栅70。
在上述步骤S4中，为了更好地控制栅氧层60的厚度，优选地，采用原子层沉积工艺(ALD)形成上述栅氧层60，本领域技术人员可以根据实际需求对上述原子层沉积的工艺条件进行合理设定；并且，形成上述栅氧层60的材料可以包括SiO2、HfO2、La2O3、Al2O3、TiO2中的任一种或多种，上述假栅材料可以为非晶硅，本领域技术人员可以根据现有技术对上述栅氧层60材料和假栅材料的种类进行合理选取。
在执行完步骤S4之后，执行步骤S5：形成分别与纳米线阵列的两端连接的源极80和漏极90。在一种优选的实施方式中，上述步骤S5包括以下步骤：S51，去除部分第一介电层50，以使纳米线阵列的两端裸露，优选其中，采用各向异性刻蚀去除部分第一介电层50，如图19至22所示；S52，在两端的裸露表面进行外延生长并掺杂，以形成分别与各纳米线阵列连接的源极80和漏极90，上述假栅70与源极80/漏极90之间设置有上述第一侧墙510，如图23至26所示；S53，在衬底10上沉积第二介电层100，并使掩膜层40的上表面与第二介电层100齐平，如图27至30所示。
在上述步骤S51中，为了提高刻蚀速率，优选地，采用各向异性刻蚀去除部分第一介电层50，以使纳米线阵列沿第一方向上的两端裸露，上述第一方向即为与用于填充假栅材料的第一沟槽的排列方向垂直的方向；本领域技术人员可以根据实际需求对上述异性刻蚀的工艺条件进行合理设定。
在上述步骤S52中，上述纳米线阵列一端的裸露表面与第一介电层50的部分裸露表面构成第一表面，上述纳米线阵列另一端的裸露表面与第一介电层50的部分裸露表面构成第二表面，在上述第一表面进行外延生长以形成第一外延层，并在上述第二表面进行外延生长以形成第二外延层，为了提高上述源极80和漏极90的工艺效率，优选地，对上述第一外延层和上述第二外延层进行原位掺杂，从而形成独立连接于纳米线阵列两侧的源极80和漏极90；本领域技术人员可以根据实际需求对上述外延生长和原位掺杂的工艺条件进行合理设定。
在上述步骤S53中，在衬底10上沉积第二介电层100，沉积后的第二介电层100覆盖于源极80、漏极90和栅氧层60的裸露表面以及掩膜层40的部分裸露表面，再通过对上述第二介电层100进行平坦化处理以使该第二介电层100与掩膜层40的远离衬底10的一侧表面齐平。形成上述第二介电层100的介电材料也可以为SiO2，本领域技术人员可以根据现有技术对上述介电材料的种类进行合理选取；并且，本领域技术人员可以根据实际需求对上述沉积工艺和平坦化处理的工艺条件进行合理设定。
当上述栅堆叠结构包括栅氧层60和假栅70时，在形成源极80和漏极90的步骤之后，制备方法还包括以下步骤：去除形成假栅70的栅极材料以形成第三沟槽，在第三沟槽中填充金属栅材料，并进行平坦化处理以形成栅极110，如图31至34所示。在上述步骤中，通常也可以一并去除假栅70和栅氧层60，以使第二沟槽表面裸露，然后再在第二沟槽的表面重新形成栅氧层60，并在该栅氧层60构成的容纳空间中填充金属栅材料以形成上述栅极110。
在上述步骤中，将原本填充于栅氧层60构成的容纳空间中的假栅材料去除，以形成与栅氧层60连通的第三沟槽，并通过向该第三沟槽中填充金属栅材料，以形成被栅氧层60包裹且环绕纳米线阵列的栅极110；上述金属栅材料可以为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu和RuOx中的任一种或多种，本领域技术人员可以根据现有技术对上述金属栅材料的种类进行合理选取。
在执行完步骤S5之后，执行步骤S6：形成分别与栅极110、源极80和漏极90连接的导电通道140。上述导电通道140分别与栅极110、源极80和漏极90连接，从而在通电达到开启电压时，能够在纳米线阵列中形成分别与源极80和漏极90连通的沟道，从而使源极80与漏极90导通。
在一种优选的实施方式中，上述步骤S6包括以下步骤：S61，在第二介电层100表面沉积第三介电层120并进行平坦化处理，如图35至38所示；S62，在第三介电层120中形成第一通孔131和第二通孔132，第一通孔131与源极80连通，第二通孔132与漏极90连通，形成贯穿第三介电层120和掩膜层40的第三通孔133，以使第三通孔133与栅极110连通，如图39至42所示；以及S63，在第一通孔131、第二通孔132和第三通孔133中填充导电材料，以形成分别与栅极110、源极80和漏极90连接的导电通道140，如图43至46所示。
在上述步骤S61中，在衬底10上沉积第三介电层120，再通过对上述第三介电层120进行平坦化处理以使该第三介电层120具有平坦表面。形成上述第三介电层120的介电材料也可以为SiO2，本领域技术人员可以根据现有技术对上述介电材料的种类进行合理选取；并且，本领域技术人员可以根据实际需求对上述沉积工艺和平坦化处理的工艺条件进行合理设定。
在上述步骤S63中，填充在第一通孔131、第二通孔132和第三通孔133中的导电材料可以为现有技术中常规的导电材料，如Ti、TiN和W等，本领域技术人员可以根据现有技术对上述导电材料的种类进行合理选取；并且，可以采用常规的沉积工艺填充上述导电材料，并通过平坦化处理以得到与上述第三介电层120齐平的导电通道140。
为了降低器件的寄生栅电容和减少漏电，在另一种优选的实施方式中，在步骤S5之后，制备方法还包括以下步骤：栅极110具有未被掩膜层40覆盖的第一裸露表面，从第一裸露表面开始向下刻蚀去除部分栅极110以形成凹槽，并在与凹槽的四周形成第二侧墙150，剩余的栅极110具有未被第二侧墙150覆盖的第二裸露表面，如图47至50所示；从第二裸露表面开始向下对栅极110进行各向异性刻蚀至栅氧层60或衬底10裸露，以形成第四沟槽，如图51至54所示；在第四沟槽中填充介电材料。通过上述优选的实施方式能够去除掉栅极110中多余的部分，使剩余的部分栅极110仍能够环绕纳米线阵列设置。
此时，上述步骤S6可以包括以下步骤：S61，在栅氧层60的裸露表面以及第二介电层100表面沉积第三介电层120并进行平坦化处理，如图55至58所示；S62，在第三介电层120中形成第一通孔131和第二通孔132，第一通孔131与源极80连通，第二通孔132与漏极90连通，形成贯穿第三介电层120和掩膜层40的第三通孔133，以使第三通孔133与栅极110连通，如图59至62所示；以及S63，在第一通孔131、第二通孔132和第三通孔133中填充导电材料，以形成分别与栅极110、源极80和漏极90连接的导电通道140，如图63至66所示。
根据本发明的另一个方面，提供了一种垂直堆叠的环栅纳米线晶体管，如图67所示，包括纳米线阵列、栅堆叠结构、第一侧墙510、源极80和漏极90，其中，纳米线阵列具有相对的两端，栅堆叠结构环绕纳米线阵列设置，且栅堆叠结构包括栅氧层60和栅极110，第一侧墙510位于栅堆叠结构的两端，且第一侧墙510与纳米线阵列的端部齐平，源极80和漏极90分别与纳米线阵列的两端连接。
由于上述的环栅纳米线晶体管中包括位于栅堆叠结构的两端的第一侧墙，且第一侧墙与纳米线阵列的端部齐平，从而通过上述第一侧墙能够对栅堆叠结构的长度进行精确定位，使最终形成的垂直堆叠的环栅纳米线晶体管能够具有相同的栅长，有效地避免了栅长差异对器件性能的影响，提高了垂直堆叠的环栅纳米线晶体管的应用潜力。
在本发明的上述环栅纳米线晶体管中，纳米线阵列设置于衬底上且由沟道层30组成，当沟道层30为多层时，在垂直于衬底表面的方向上纳米线阵列中的纳米线堆叠的数目大于1，如图67所示。上述纳米线阵列可以包括沿平行于衬底表面的方向间隔设置的至少两个纳米线子阵列，各纳米线子阵列包括数量相同且沿着垂直于衬底表面方向堆叠的多个纳米线，相邻的各子纳米线子阵列之间通过栅极相连；并且，各纳米线子阵列之间可以通过介电材料电隔离。
形成上述纳米线阵列的材料可以包括Si、Si1-xGex x≥0.2和InGaAs中的任一种；本领域技术人员可以根据现有技术对形成上述纳米线阵列的材料进行合理选取，其它能够用于形成上述纳米线阵列的半导体沟道材料还包括GaAs、GaN、GaSb、InAs、InP、InSb、IV族半导体材料如Si、Ge、SiC、II-VI族半导体材料如CdSe、CdS、CdTe、ZnSe、ZnS、ZnTe和氧化物半导体材料等。
在本发明的上述环栅纳米线晶体管中，环栅纳米线晶体管还可以包括与源极80、漏极90和栅极110连通的导电通道140，如图67所示；并且，第一侧墙510位于栅堆叠结构的两端，与纳米线阵列的端部齐平，且位于栅堆叠结构与源极80之间或栅堆叠结构与漏极90之间，优选地，第一侧墙510是自对准于纳米线阵列的两端形成的。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：提供了一种垂直堆叠的环栅纳米线晶体管的制备方法，由于该方法中先提供表面设置有沟道层和牺牲层的衬底，牺牲层与沟道层沿远离衬底的方向交替层叠设置，最外层的牺牲层上形成掩膜层，然后从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成凹口，并在凹口中填充介电材料，从而能够使各牺牲层能够具有基本相同的长度，进而通过去除上述牺牲层以形成第二沟槽，并在第二沟槽中形成栅氧层和栅极，使最终形成的垂直堆叠的环栅纳米线晶体管能够具有相同的栅长，有效地避免了栅长差异对器件性能参数的影响，提高了垂直堆叠的环栅纳米线晶体管的应用竞争力。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种垂直堆叠的环栅纳米线晶体管的制备方法，其特征在于，包括以下步骤：
S1，提供表面设置有沟道层（30）、牺牲层（20）和掩膜层（40）的衬底（10），所述牺牲层（20）与所述沟道层（30）沿远离所述衬底（10）的方向依次交替层叠设置，所述掩膜层（40）设置在最外侧的所述牺牲层（20）上；
S2，从各所述牺牲层（20）的裸露表面开始向内进行刻蚀，使所述牺牲层（20）的具有所述裸露表面的两端相对于所述沟道层（30）向内凹入形成凹口（220），并在所述凹口（220）中填充介电材料；
S3，刻蚀所述沟道层（30）和所述牺牲层（20），形成与所述衬底（10）连通的多个相互隔离的第一沟槽，剩余的所述沟道层（30）形成纳米线阵列，并去除剩余的所述牺牲层（20），所述牺牲层（20）被去除形成的孔洞和各所述第一沟槽形成环绕所述纳米线阵列的第二沟槽；
S4，在所述第二沟槽的表面以及所述第二沟槽中所述纳米线阵列的表面设置栅氧层（60），并在所述栅氧层（60）构成的容纳空间中填充栅极材料，形成环绕所述纳米线阵列的栅堆叠结构，所述凹口（220）中填充的所述介电材料形成所述栅堆叠结构的第一侧墙（510）；
S5，形成分别与所述纳米线阵列的两端连接的源极（80）和漏极（90），
所述步骤S2包括以下步骤：
S21，使所述牺牲层（20）的裸露表面发生自限制氧化反应形成牺牲氧化层，并刻蚀去除所述牺牲氧化层以形成所述凹口（220）；
S22，在所述衬底（10）上沉积介电材料以形成第一介电层（50），部分所述介电材料形成于所述凹口（220）中。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S1包括以下过程：
S11，在所述衬底（10）表面依次交替形成牺牲预备层（210）和沟道预备层（310）；
S12，在与所述衬底（10）距离最大的所述牺牲预备层（210）表面形成掩膜预备层（410）；
S13，采用图形转移工艺去除各所述掩膜预备层（410）的部分、各所述牺牲预备层（210）的部分和各所述沟道预备层（310）的部分，得到所述掩膜层（40）、所述沟道层（30）和所述牺牲层（20）。
3.根据权利要求1所述的制备方法，其特征在于，在所述步骤S2中，在室温下使所述牺牲层（20）设置于含氧溶剂中，以使所述牺牲层（20）的裸露表面发生自限制氧化反应形成所述牺牲氧化层。
4.根据权利要求1所述的制备方法，其特征在于，在所述步骤S2中，采用湿法刻蚀工艺去除所述牺牲氧化层。
5.根据权利要求4所述的制备方法，其特征在于，采用含氢氟酸溶液对所述牺牲氧化层进行湿法刻蚀。
6.根据权利要求1所述的制备方法，其特征在于，所述步骤S3包括以下步骤：
S31，采用图形转移工艺去除所述掩膜层（40）的部分、所述沟道层（30）的部分和所述牺牲层（20）的部分，以形成所述纳米线阵列和所述第一沟槽；以及
S32，去除剩余的所述牺牲层（20），以使各所述第一沟槽相互连通形成所述第二沟槽。
7.根据权利要求6所述的制备方法，其特征在于，所述步骤S5包括以下步骤：
S51，去除部分所述第一介电层（50），以使所述纳米线阵列的两端裸露，其中，采用各向异性刻蚀去除部分所述第一介电层（50）；
S52，在所述两端的裸露表面进行外延生长并掺杂，以形成分别与各所述纳米线阵列连接的所述源极（80）和所述漏极（90）；
S53，在所述衬底（10）上沉积第二介电层（100），并使所述掩膜层（40）的上表面与所述第二介电层（100）齐平。
8.根据权利要求1所述的制备方法，其特征在于，在形成所述源极（80）和漏极（90）的步骤之后，所述制备方法还包括以下步骤：
去除所述栅极材料以形成第三沟槽，在所述第三沟槽中填充金属栅材料，并进行平坦化处理以形成所述栅极（110）。
9.根据权利要求8所述的制备方法，其特征在于，在所述步骤S5之后，所述制备方法还包括以下步骤：
所述栅极（110）具有未被所述掩膜层（40）覆盖的第一裸露表面，从所述第一裸露表面开始向下刻蚀去除部分所述栅极（110）以形成凹槽，并在所述凹槽的四周形成第二侧墙（150），剩余的所述栅极（110）具有未被所述第二侧墙（150）覆盖的第二裸露表面；
从所述第二裸露表面开始向下对所述栅极（110）进行各向异性刻蚀至所述栅氧层（60）或所述衬底（10）裸露，以形成第四沟槽；
在所述第四沟槽中填充介电材料。
10.根据权利要求1所述的制备方法，其特征在于，形成所述沟道层（30）的材料包括Si、Si1-xGex和InGaAs中的任一种，其中，x≥0.2。
11.根据权利要求1所述的制备方法，其特征在于，形成所述牺牲层（20）的材料不同于形成所述沟道层（30）的材料，且形成所述牺牲层（20）的材料包括Si1-xGex、GaAs、InP和AlGaAs中的任一种或多种，其中，x≥0.2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710927695.1A CN107749421B (zh) | 2017-09-30 | 2017-09-30 | 垂直堆叠的环栅纳米线晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710927695.1A CN107749421B (zh) | 2017-09-30 | 2017-09-30 | 垂直堆叠的环栅纳米线晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107749421A CN107749421A (zh) | 2018-03-02 |
| CN107749421B true CN107749421B (zh) | 2020-11-10 |
Family
ID=61255119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710927695.1A Active CN107749421B (zh) | 2017-09-30 | 2017-09-30 | 垂直堆叠的环栅纳米线晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107749421B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109560151A (zh) * | 2018-10-22 | 2019-04-02 | 长春理工大学 | 一种获取完整纳米线材料的方法 |
| CN109534279B (zh) * | 2018-11-26 | 2020-11-03 | 长春理工大学 | 一种纳米线阵列器件的制备方法 |
| CN109904234B (zh) * | 2019-03-01 | 2022-07-26 | 中国科学院微电子研究所 | 一种纳米线围栅器件制造方法 |
| CN111613584B (zh) * | 2020-06-03 | 2023-07-25 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN111599760B (zh) * | 2020-06-03 | 2023-05-23 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN111599758B (zh) * | 2020-06-03 | 2023-03-10 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN111599759B (zh) * | 2020-06-03 | 2023-04-07 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN112151386B (zh) * | 2020-09-27 | 2023-01-06 | 中国科学院微电子研究所 | 堆叠纳米线环栅器件及其制作方法 |
| CN112349592B (zh) * | 2020-10-27 | 2022-07-19 | 中国科学院微电子研究所 | 避免寄生沟道效应的ns-fet及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102031182B1 (ko) * | 2011-11-29 | 2019-10-14 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| US9362397B2 (en) * | 2013-09-24 | 2016-06-07 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| CN106030815B (zh) * | 2014-03-24 | 2020-01-21 | 英特尔公司 | 制造纳米线器件的内部间隔体的集成方法 |
| CN106558489B (zh) * | 2015-09-30 | 2019-03-15 | 中国科学院微电子研究所 | 一种纳米线结构、围栅纳米线器件及其制造方法 |
| US9653289B1 (en) * | 2016-09-19 | 2017-05-16 | International Business Machines Corporation | Fabrication of nano-sheet transistors with different threshold voltages |
-
2017
- 2017-09-30 CN CN201710927695.1A patent/CN107749421B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107749421A (zh) | 2018-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107749421B (zh) | 垂直堆叠的环栅纳米线晶体管及其制备方法 | |
| US11133416B2 (en) | Methods of forming semiconductor devices having plural epitaxial layers | |
| US10084041B2 (en) | Method and structure for improving FinFET with epitaxy source/drain | |
| CN111183518B (zh) | 具有不同栅极电介质和功函数金属的纳米片晶体管 | |
| US9837414B1 (en) | Stacked complementary FETs featuring vertically stacked horizontal nanowires | |
| CN107431071B (zh) | 用于增强在三维存储器结构中的开态电流的金属-半导体合金区域 | |
| US9721963B1 (en) | Three-dimensional memory device having a transition metal dichalcogenide channel | |
| CN107845684B (zh) | 垂直堆叠的环栅纳米线晶体管及其制备方法 | |
| US10340363B2 (en) | Fabrication of vertical field effect transistors with self-aligned bottom insulating spacers | |
| US9530785B1 (en) | Three-dimensional memory devices having a single layer channel and methods of making thereof | |
| US11004725B2 (en) | Method of forming a FinFET device with gaps in the source/drain region | |
| US11031298B2 (en) | Semiconductor device and method | |
| CN108133960B (zh) | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 | |
| TW202011458A (zh) | 半導體裝置的形成方法 | |
| US11756956B2 (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus including the same | |
| US11640977B2 (en) | Non-conformal oxide liner and manufacturing methods thereof | |
| CN109712892B (zh) | Mos器件的制作方法 | |
| US20230387126A1 (en) | Semiconductor device and method | |
| US7195962B2 (en) | Ultra short channel field effect transistor and method of fabricating the same | |
| US11688807B2 (en) | Semiconductor device and methods of forming | |
| US20240047458A1 (en) | Semiconductor device and method of forming the same | |
| CN115775825A (zh) | 半导体器件及其制备方法 | |
| TW202032638A (zh) | 半導體裝置的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |