TW202011458A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW202011458A
TW202011458A TW108130944A TW108130944A TW202011458A TW 202011458 A TW202011458 A TW 202011458A TW 108130944 A TW108130944 A TW 108130944A TW 108130944 A TW108130944 A TW 108130944A TW 202011458 A TW202011458 A TW 202011458A
Authority
TW
Taiwan
Prior art keywords
fin
dielectric
region
layer
semiconductor
Prior art date
Application number
TW108130944A
Other languages
English (en)
Inventor
紫微 郭
楊宗熺
游政衛
周立維
游明華
李啟弘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202011458A publication Critical patent/TW202011458A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置包括第一半導體鰭狀物，自基板延伸；第一介電鰭狀物，自基板延伸並與第一半導體鰭狀物的第一側相鄰；第二介電鰭狀物，自基板延伸並與第一半導體鰭狀物的第二側相鄰；第一閘極堆疊，沿著第一半導體鰭狀物、第一介電鰭狀物、與第二介電鰭狀物的側壁，並位於第一半導體鰭狀物、第一介電鰭狀物、與第二介電鰭狀物上；第一磊晶的源極/汲極區，位於第一半導體鰭狀物中，並自第一介電鰭狀物延伸至第二介電鰭狀物；以及氣隙，位於第一磊晶的源極/汲極區與基板之間，且氣隙延伸於第一介電鰭狀物與第二介電鰭狀物之間。

Description

半導體裝置的形成方法
本發明實施例關於半導體裝置，更特別關於與磊晶的源極/汲極區相鄰的氣隙。
半導體裝置用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板上，再採用微影圖案化多種材料層，以形成電路構件與單元於半導體基板上。
半導體產業持續縮小最小結構尺寸以改善多種電子構件(如電晶體、二極體、電阻、電容、或類似物)的積體密度，以將更多構件整合至給定面積中。然而隨著最小結構尺寸縮小，需解決額外產生的問題。
本發明一實施例提供之半導體裝置的形成方法，包括：形成半導體帶於基板上；沉積犧牲層於半導體鰭狀物上；沉積第一介電材料於犧牲層與基板上；移除犧牲層，並保留第一介電材料以形成第一介電鰭狀物於基板上，其中第一介電鰭狀物位於半導體鰭狀物的第一側上；形成第一隔離區，且第一隔離區延伸於半導體鰭狀物與第一介電鰭狀物之間；形成虛置閘極結構於半導體鰭狀物的第一部份上；使與虛置閘極結構相鄰的半導體鰭狀物的第二部份凹陷，以形成第一凹陷；進行磊晶製程，以形成磊晶的源極/汲極區於第一凹陷中，其中磊晶製程形成氣隙於磊晶的源極/汲極區與第一隔離區之間；以及沉積絕緣材料於磊晶的源極/汲極區上，其中沉積絕緣材料之後，保留氣隙於磊晶的源極/汲極區與第一隔離區之間。
本發明一實施例提供之半導體裝置的形成方法，包括：圖案化基板，以形成半導體帶；形成第一介電帶與第二介電帶於基板上，其中半導體帶位於第一介電帶與第二介電帶之間；形成隔離區於半導體帶與第一介電帶之間以及半導體帶與第二介電帶之間，其中半導體帶的上側部份延伸高於隔離區的上表面；沿著半導體帶的上側部份的上表面與側壁形成虛置結構；在半導體帶的上側部份上進行蝕刻製程，以形成凹陷於半導體帶中；以及磊晶成長源極/汲極區於凹陷中，其中源極/汲極區的第一部份在第一橫向方向中延伸至第一介電帶，而源極/汲極區的第二部份在第二橫向方向中延伸至第二介電帶，且第一氣隙形成於源極/汲極區的第一部份與隔離區之間，而第二氣隙形成於源極/汲極區的第二部份與隔離區之間。
本發明一實施例提供之半導體裝置，包括：第一半導體鰭狀物，自基板延伸；第一介電鰭狀物，自基板延伸並與第一半導體鰭狀物的第一側相鄰；第二介電鰭狀物，自基板延伸並與第一半導體鰭狀物的第二側相鄰；第一閘極堆疊，沿著第一半導體鰭狀物、第一介電鰭狀物、與第二介電鰭狀物的側壁，並位於第一半導體鰭狀物、第一介電鰭狀物、與第二介電鰭狀物上；第一磊晶的源極/汲極區，位於第一半導體鰭狀物中，並自第一介電鰭狀物延伸至第二介電鰭狀物；以及氣隙，位於第一磊晶的源極/汲極區與該基板之間，且氣隙延伸於第一介電鰭狀物與第二介電鰭狀物之間。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件、與配置的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。另一方面，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
一些實施例詳細說明的具體內容為鰭狀場效電晶體裝置與其形成方法。實施例說明介電鰭狀物可形成氣隙，以部份地隔離磊晶的源極/汲極區。採用氣隙隔離磊晶的源極/汲極區可降低鰭狀場效電晶體裝置的寄生電容，其可改善裝置效能，特別在較高頻的操作時。採用氣隙隔離磊晶的源極/汲極區，可減少鰭狀場效電晶體裝置的寄生電容，其可改善裝置效能，特別是在較高頻的操作中。然而本技術領域中具有通常知識者應理解，這些技術雖以鰭狀場效電晶體詳述如下，但亦可用於其他內容。
下述內容中鰭狀場效電晶體的實施例並非用於侷限這些技術的應用。形成鰭狀場效電晶體的內容，比如鰭狀場效電晶體的源極/汲極區、閘極結構、與通道區僅為舉例。改變這些製程仍屬此處說明的實施例的範疇。
圖1顯示一些實施例中，鰭狀場效電晶體的三維圖。鰭狀場效電晶體包括鰭狀物52於基板50 (如半導體基板)上。淺溝槽隔離區56位於基板50中，而鰭狀物52自相鄰的淺溝槽隔離區56之間凸起高於淺溝槽隔離區56。雖然說明與圖式中的淺溝槽隔離區56與基板50分開，但此處所述的用語「基板」可用於單指半導體基板，或含有淺溝槽隔離區的半導體基板。此外，雖然圖式中的鰭狀物52為單一的連續材料如基板50，鰭狀物52及/或基板50可包含單一材料或多種材料。閘極介電層92沿著鰭狀物52的側壁與上表面，而閘極94位於閘極介電層92上。源極/汲極區82位於鰭狀物52相對於閘極介電層92與閘極94的兩側中。
圖1亦顯示後續圖式所用的參考剖面。參考剖面A-A沿著閘極94的縱軸，且垂直於鰭狀場效電晶體的源極/汲極區82之間的電流方向。參考剖面B-B垂直於參考剖面A-A並沿著鰭狀物52的縱軸，且在鰭狀場效電晶體的源極/汲極區82之間的電流方向中。參考剖面C-C平行於參考剖面A-A，且延伸穿過鰭狀場效電晶體的源極/汲極區。後續圖式依據這些參考剖面以達清楚說明的目的。
此處所述的一些實施例以鰭狀場效電晶體說明，其形成方法採用閘極後製製程。在其他實施例中，可採用閘極優先製程。此外，一些實施例可用於平面裝置如平面場效電晶體。
圖2至22C係一些實施例中，形成鰭狀場效電晶體的中間階段的剖視圖。圖2至10沿著圖1所示的參考剖面A-A，差別在於多個鰭狀物及/或鰭狀場效電晶體。在圖11A至19B與圖20A至22C中，圖式末尾為「A」者沿著圖1所示的參考剖面A-A，圖式末尾為「B」者沿著圖1所示的參考剖面B-B，而圖式末尾為「C」者沿著圖1所示的參考剖面C-C，差別在於多個鰭狀物及/或鰭狀場效電晶體。
在圖2中，提供基板50。基板50可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板為半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。可提供絕緣層於基板上，且基板一般為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板50的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
基板50具有區域50N與區域50P。區域50N可用於形成n型裝置，比如n型金氧半電晶體(如n型鰭狀場效電晶體)。區域50P可用於形成p型裝置，比如p型金氧半電晶體(如p型鰭狀場效電晶體)。區域50N與區域50P可物理分隔(如隔有圖示的分隔線51)，而任何數目的裝置結構(如其他主動裝置、摻雜區、隔離結構、或類似物)可位於區域50N與區域50P之間。在一些實施例中，區域50N與區域50P均用於形成相同型態的裝置，比如均用於形成n型裝置，或均用於形成p型裝置。
在圖3中，鰭狀物52形成於基板50中。鰭狀物52可為半導體帶。在一些實施例中，可蝕刻溝槽於基板50中以形成鰭狀物52於基板50中。蝕刻可為任何可接受的蝕刻製程，比如反應性離子蝕刻、中性束蝕刻、類似蝕刻、或上述之組合。蝕刻可為非等向性。
可由任何合適方法圖案化鰭狀物52。舉例來說，可採用一或多道光微影製程圖案化鰭狀物，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距可小於採用單一直接的光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程以沿著圖案化的犧牲層的側部形成間隔物。接著移除犧牲層，再採用保留的間隔物圖案化鰭狀物52。
如圖4所示，遮罩20形成於基板50與鰭狀物52上。遮罩20的形成方法可為形成光阻結構(未圖示)於基板50與鰭狀物52上，接著採用合適的光微影與蝕刻技術圖案化光阻結構。圖案化的光阻結構之保留部份可形成遮罩20，因此圖案化的光阻結構之保留材料包括遮罩20的材料。圖案化步驟可形成開口21，使遮罩20的材料的一些部份保留於鰭狀物52的上表面與側壁上，且遮罩20的材料亦可保留於與鰭狀物52相鄰的基板50的表面上。光阻結構可包含單層或多層的結構(如雙層結構、三層結構、或超過三層結構)。舉例來說，光阻結構(以及遮罩20的材料)可包含材料如光阻材料、氧化物材料、氮化物材料、其他介電材料、類似物、或上述之組合。在一些實施例中，光阻結構包括底抗反射塗層。光阻結構的層狀物的形成方法可採用一或多種合適技術，比如旋轉塗佈、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、物理氣相沉積、濺鍍、類似技術、或上述之組合。可採用一或多道濕蝕刻製程或非等向的乾蝕刻製程，蝕刻光阻結構。在一些實施例中，可採用雙重圖案化或多重圖案化製程以形成遮罩20。雖然圖4未顯示，但可圖案化遮罩20，使覆蓋基板50的部份之遮罩20的材料與鰭狀物52分開，或者使遮罩20的材料完全延伸於一些相鄰的鰭狀物52的至少部份之間，而不存在開口21於相鄰的鰭狀物52的這些部份之間。在一些實施例中，可圖案化遮罩20，使一或多個鰭狀物52的部份不具有遮罩20的材料(未圖示)。在一些實施例中，覆蓋鰭狀物52的遮罩20的一部份的寬度W1可介於約30nm至約100nm之間。在一些實施例中，鰭狀物52之間的開口21的寬度W2可介於約5nm至約30nm之間。在一些實施例中，覆蓋鰭狀物52的遮罩20的一部份，自鰭狀物52的一側可比自鰭狀物52的另一側延伸的更遠。
在圖5中，介電材料30形成於基板50與遮罩20上。介電材料30填入開口21且延伸於遮罩20上，如圖5所示。介電材料30可包含一或多層的材料如氮化物(比如氮化矽、金屬氮化物、或類似物)、氧化物(比如氧化矽、氧化鋁、氧化鉿、氧化鋯、或類似物)、氮氧化矽、碳氮氧化矽、碳氧化矽、另一介電材料、類似物、或上述之組合。介電材料30的形成方法可採用一或多種合適技術，比如旋轉塗佈技術、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、物理氣相沉積、濺鍍、類似技術、或上述之組合。在一些實施例中，介電材料30的形成方法採用順應性的沉積製程。在一些例子中，採用順應性的沉積製程形成介電材料30，可能形成一或多個縫隙於介電材料30中。為了說明目的，圖5顯示縫隙31的例子。
在圖6中，移除遮罩20，以自介電材料30形成介電鰭狀物32。在此方式中，遮罩20可視作犧牲層。可沉積介電鰭狀物32以與鰭狀物52的一側或另一側相鄰，及/或位於相鄰的鰭狀物52之間。介電鰭狀物32的延伸方向可平行於鰭狀物52的縱向，且可為帶狀物。在一些實施例中，先移除介電材料30的上側部份以露出遮罩20。在一些實施例中，可進行平坦化製程如化學機械研磨製程，以在移除遮罩20之前移除介電材料30的上側部份。在一些實施例中，可由分開的蝕刻製程(如濕蝕刻製程及/或乾蝕刻製程)移除介電材料30的上側部份與遮罩20。蝕刻製程對介電材料30的選擇性可大於對遮罩20的材料。遮罩20的移除方法可採用一或多道合適製程，比如採用濕式製程或乾式製程(如灰化製程)。在移除遮罩20之後，介電鰭狀物32高於基板50的高度可大於或約等於鰭狀物52。
在其他實施例中，介電鰭狀物32的形成方法可採用不同技術。舉例來說，一些實施例的介電鰭狀物32的形成方法可為沉積介電材料30的毯狀層於基板50上。接著可形成遮罩於介電材料30的層狀物上，再圖案化遮罩。舉例來說，遮罩可為光阻或光阻結構，且圖案化遮罩的方法可採用合適的光微影與蝕刻製程。接著可採用圖案化的遮罩作為蝕刻遮罩，並採用非等向的乾蝕刻製程蝕刻介電材料30。介電材料30的保留部份形成介電鰭狀物32。可採用合適製程移除圖案化的遮罩，比如灰化或蝕刻製程。本發明考慮以這些與其他技術，形成介電鰭狀物32。
如圖6所示，介電鰭狀物32高於基板50的高度H1介於約100nm至約300nm之間。在一些實施例中，介電鰭狀物32的寬度W2’可介於約5nm至約30nm之間。在一些例子中，寬度W2’可與寬度W2大致相同(見圖4)。在一些實施例中，鰭狀物52的兩側上的介電鰭狀物32之間相隔的寬度W1’可介於約30nm至約100nm之間。藉由控制介電鰭狀物32之間的寬度W1’，可控制磊晶的源極/汲極區82或氣隙100的尺寸(見圖15A至15D)。在一些例子中，寬度W1’可與寬度W1大致相同(見圖4)。介電鰭狀物32的底部與鰭狀物52的底部可隔有寬度W3，且寬度W3可介於約5nm至約30nm之間。在鰭狀物52的一側上的介電鰭狀物32的寬度W3，可與鰭狀物的另一側上的另一介電鰭狀物32的寬度W3不同。在一些實施例中，介電鰭狀物32可具有筆直的側壁，其可大致垂直於基板50的上表面，或與基板50的上表面之間具有斜角。在一些實施例中，介電鰭狀物32的側壁可為有角度的、弧狀的、或不規則的輪廓。介電鰭狀物32可具有實質上固定的寬度 (如寬度W2’)，或可具有錐形輪廓、凹陷輪廓、凸起輪廓、或具有多種寬度的其他輪廓。
在圖7中，形成絕緣材料54於基板50之上，與相鄰的鰭狀物52或介電鰭狀物32之間。絕緣材料54可與鰭狀物52或介電鰭狀物32的材料不同，且絕緣材料54的材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化材料使其轉變為另一材料如氧化物)、類似方法、或上述之組合。亦可採用任何可接受的製程形成的其他絕緣材料。可選擇絕緣材料54的材料，以選擇性地蝕刻絕緣材料54而非鰭狀物52或介電鰭狀物32的材料。一旦形成絕緣材料54，即可進行退火製程。在一實施例中，形成絕緣材料54，使多餘的絕緣材料54覆蓋鰭狀物52與介電鰭狀物32，如圖7所示。雖然圖式中的絕緣材料54為單層，但一些實施例可採用多層的絕緣材料54。舉例來說，一些實施例可先沿著基板50、鰭狀物52、與介電鰭狀物32的表面形成襯墊層(未圖示)。之後可形成上述材料於襯墊層上。
在圖8A與8B中，可對絕緣材料54進行移除製程，以移除鰭狀物52上的多餘絕緣材料54。為清楚說明，圖8B顯示圖8A所示的結構的部份細節圖，其可在區域50N或區域50P中。在一些實施例中，可採用平坦化製程如化學機械研磨、回蝕刻製程、上述之組合、或類似製程。在一些實施例中，平坦化製程亦可移除介電鰭狀物32的一部份。平坦化製程可露出鰭狀物52，使平坦化製程完成後的鰭狀物52、介電鰭狀物32、與絕緣材料54的上表面齊平，如圖8A與8B所示。在此方式中，介電鰭狀物32與鰭狀物52可隔有絕緣材料54。在一些實施例中，介電鰭狀物32的高度H1’可介於約100nm至約300nm之間。在一些例子中，高度H1’可與高度H1 (見圖4)大致相同。介電鰭狀物32的上表面與鰭狀物52的上表面之間相隔的寬度W4可介於約5nm至約30nm之間。在鰭狀物52的一側上的介電鰭狀物32的寬度W4，可與在鰭狀物52的另一側上的另一介電鰭狀物32的寬度W4不同。
在圖9A與9B中，使絕緣材料54凹陷以形成淺溝槽隔離區56。為了清楚說明，圖9B顯示圖9A所示的結構部份之細節圖，其可在區域50N或區域50P中。絕緣材料54凹陷後，使區域50N與區域50P中的鰭狀物52的上側部份自相鄰的淺溝槽隔離區56之間凸起。此外，淺溝槽隔離區56的上表面可具有圖9A與9B所示的凹陷(碟化)的表面、凸起表面、平坦表面、或上述之組合。可由合適的蝕刻法使淺溝槽隔離區56的上表面平坦、凸起、及/或凹陷。淺溝槽隔離區56的凹陷方法可採用可接受的蝕刻製程，比如對絕緣材料54具有選擇性的蝕刻製程，其對絕緣材料的蝕刻速率大於對鰭狀物52或介電鰭狀物32的蝕刻速率。舉例來說，可採用化學氧化物移除法，以及採用稀釋氫氟酸的合適蝕刻製程。在其他實施例中，乾蝕刻製程可用於使絕緣材料54凹陷。在一些實施例中，絕緣材料54可蝕刻至一深度，使淺溝槽隔離區56的上表面與介電鰭狀物32的上表面之間的距離H2介於約20nm至約70nm之間。在一些實施例中，鰭狀物52之間的淺溝槽隔離區56與介電鰭狀物32可具有凹陷的形狀，其中淺溝槽隔離區56與鰭狀物52及/或介電鰭狀物32相鄰的部份，可高於(比如離基板50的上表面較遠)淺溝槽隔離區56的其他部份。淺溝槽隔離區56與鰭狀物52相鄰的的一部份，可高於、低於、或大致齊平淺溝槽隔離區56與介電鰭狀物32相鄰的的一部份。在一些實施例中，淺溝槽隔離區56的最高表面與最低表面之間的垂直差異為距離H3，其可介於約3nm至約20nm之間。
圖2至9B所示的製程僅為如何形成鰭狀物52的一例。在一些實施例中，可由磊晶成長製程形成鰭狀物52。在一些實施例中，可採用異質磊晶結構作為鰭狀物52。舉例來說，可使圖8A中的鰭狀物52凹陷，並可磊晶成長不同於鰭狀物52的材料於凹陷的鰭狀物52上。在這些實施例中，鰭狀物52包含凹陷的材料，與位於凹陷的材料上的磊晶成長的材料。在其他實施例中，可形成介電層於基板50的上表面上，再蝕刻溝槽穿過介電層。接著可磊晶成長材料不同於基板50的異質磊晶結構於溝槽中，並可使介電層凹陷，使異質磊晶結構自介電層凸起以形成鰭狀物52。在一些實施例中，磊晶成長同質磊晶結構或異質磊晶結構。在磊晶成長材料時可原位摻雜材料，其可省略之前與之後的佈植。不過亦可搭配採用原位摻雜與佈植摻雜。
磊晶成長於區域50N (如n型金氧半區)中的材料不同於磊晶成長於區域50P (如p型金氧半區)中的材料可能有利。在多種實施例中，鰭狀物52的上側部份之組成可為矽鍺(Six Ge1-x ，其中x可為0至1)、碳化矽、純鍺或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，形成III-V族半導體化合物的可行材料包括但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
在圖2至9B中，可形成合適的井區(未圖示)於鰭狀物52及/或基板50中。在一些實施例中，可形成p型井於區域50N中，並可形成n型井於區域50P中。在一些實施例中，p型井(或n型井)可形成於區域50N與區域50P中。
在不同型態的井區之實施例中，可採用光阻或其他遮罩(未圖示)以達區域50N與區域50P所用的不同佈植步驟。舉例來說，可形成光阻於區域50N中的鰭狀物52與淺溝槽隔離區56上。圖案化光阻以露出基板50的區域50P如p型金氧半區。光阻的形成方法可採用旋轉塗佈技術，而光阻的圖案化方法可採用可接受的光微影技術。一旦圖案化光阻，可在區域50P中進行n型雜質佈植，而光阻可作為遮罩以實質上避免n型雜質佈植至區域50N (如n型金氧半區)中。n型雜質可為磷、砷、或類似物，其佈植至區域中的濃度可小於或等於1018 cm-3 ，比如介於約1017 cm-3 至約1018 cm-3 之間。在佈植之後可移除光阻，且移除方法可為任何可接受的灰化製程。
在佈植區域50P之後，可形成光阻於區域50P中的鰭狀物52與淺溝槽隔離區56上。圖案化光阻以露出基板50的區域50N如n型金氧半區。光阻的形成方法可為旋轉塗佈技術，而光阻的圖案化方法可採用可接受的光微影技術。一旦圖案化光阻，可在區域50N中進行p型雜質佈植，且光阻可作為遮罩以實質上避免p型雜質佈植至區域50P (如p型金氧半區)中。P型雜質可為硼、二氟化硼、或類似物，其佈植於區域中的濃度小於或等於1018 cm-3 ，比如介於約1017 cm-3 至約1018 cm-3 之間。在佈植之後可移除光阻，且移除方法可為可接受的灰化製程。
在佈植區域50N與區域50P之後，可進行退火以活化佈植的p型雜質及/或n型雜質。在一些實施例中，在成長磊晶鰭狀物的材料時可原位摻雜材料以省略佈植，但可搭配採用原位摻雜與佈植摻雜。
在圖10所示的一些實施例中，虛置介電層60形成於鰭狀物52與介電鰭狀物32上。舉例來說，虛置介電層60可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法可為依據可接受的技術之熱成長或沉積。圖10顯示熱成長的虛置介電層60。虛置閘極層62形成於虛置介電層60上，而遮罩層64形成於虛置閘極層62上。可沉積虛置閘極層62於虛置介電層60上，再以化學機械研磨等方法平坦化虛置閘極層62。遮罩層64可沉積於虛置閘極層62上。虛置閘極層62可為導電材料，比如非晶矽、多晶矽、多晶矽鍺、金屬氮化物、金屬矽化物、金屬氧化物、或金屬。在一實施例中，沉積非晶矽後使其再結晶，以產生多晶矽。虛置閘極層62的沉積方法可為物理氣相沉積、化學氣相沉積、濺鍍沉積、或本技術領域已知用於沉積導電材料的其他技術。虛置閘極層62的組成可為其他材料，其對蝕刻隔離區的製程具有高蝕刻選擇性。舉例來說，遮罩層64可包含氮化矽、氮氧化矽、或類似物。在此例中，形成單一的虛置閘極層62與單一的遮罩層64於區域50N與區域50P。在一些實施例中，分開形成區域50N與區域50P中的虛置閘極層，且可分開形成區域50N與區域50P中的遮罩層。值得注意的是，圖式中只覆蓋鰭狀物52的虛置介電層60僅用於說明目的。在一些實施例中，可沉積虛置介電層60，使虛置介電層60覆蓋淺溝槽隔離區56及/或介電鰭狀物32。
圖11A至22C係形成例示性裝置的多種額外步驟。圖11A至22C顯示區域50N與50P中的結構。舉例來說，圖式中的結構可實施於區域50N與區域50P中。區域50N與區域50P的結構中若具有任何差異，將搭配圖式各自說明。圖11A至22A等末尾為「A」的圖式(如圖11A)沿著圖1所示的參考剖面A-A。圖11B至22B等末尾為「B」的圖式(如圖11B)沿著圖1所示的參考剖面B-B。圖11C、12C、13C、14C、15C、15D、16C、17C、20C、21C、與22C沿著圖1所示的參考剖面C-C。
在圖11A至11C中，可採用可接受的光微影與蝕刻技術圖案化遮罩層64，以形成遮罩74。接著將遮罩74的圖案轉移至虛置閘極層62。在一些實施例中，亦可由可接受的蝕刻技術將遮罩74的圖案轉移至虛置介電層60，以形成虛置閘極72於虛置介電層60的保留部份上。在一些實施例中，虛置介電層60形成於淺溝槽隔離區56及/或介電鰭狀物32上，且可或可不圖案化虛置介電鰭狀物60。虛置閘極72可覆蓋鰭狀物52的個別通道區58。遮罩74的圖案可用於使相鄰的虛置閘極72彼此分隔。虛置閘極72的長度方向亦可實質上垂直於個別磊晶的鰭狀物52的長度方向。
如圖11A至11C所示，閘極密封間隔物80可形成於虛置閘極72、遮罩74、及/或鰭狀物52的露出表面上。可進行熱氧化或沉積，之後進行非等向蝕刻以形成閘極密封間隔物80。
在形成閘極密封間隔物80之後，可進行輕摻雜源極/汲極區(未圖示)所用的佈植。不同裝置型態的實施例與圖9A與9B所示的上述佈植類似，可形成遮罩如光阻於區域50N上並露出區域50P，並可佈植合適型態(如n型或p型)的雜質至區域50P中露出的鰭狀物52中。接著可移除遮罩。之後可形成遮罩如光阻於區域50P上並露出區域50N，並可將合適型態的雜質佈植至區域50N中露出的鰭狀物52中。接著可移除遮罩。N型雜質可為任何上述的n型雜質，而p型雜質可為任何上述的p型雜質。輕摻雜的源極/汲極區之雜質濃度可為約1015 cm-3 至約1016 cm-3 。可採用退火以活化佈植的雜質。
在圖12A至12C中，間隔物層85形成於基板50、遮罩74、閘極密封間隔物80、淺溝槽隔離區56、鰭狀物52、或介電鰭狀物32的露出表面上。在一些實施例中，間隔物層85可包含一或多層的材料如低介電常數的介電材料、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟化矽酸鹽玻璃、氧化矽、氮化矽、碳氧化矽、碳化矽、碳氮化矽、類似物、或上述之組合。間隔物層85的形成方法可採用任何合適方法，比如化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、原子層沉積、濺鍍、類似方法、或上述之組合。可順應性地沉積間隔物層85。在一些實施例中，間隔物層85的材料或組成可與介電鰭狀物32的材料或組成不同。在其他實施例中，間隔物層85與介電鰭狀物32可包含相同材料。在一些實施例中，間隔物層85的厚度可介於約2nm至約20nm之間。
在圖13A至13C中，蝕刻間隔物層85的材料以形成閘極間隔物86與間隔物區89。舉例來說，可蝕刻間隔物層85，使保留於遮罩74與虛置閘極72的側壁上的間隔物層85的部份形成閘極間隔物86 (見圖13B)，而保留於鰭狀物52與介電鰭狀物32之間的間隔物層85的部份形成間隔物區89 (見圖13C)。在一些例子中，可在間隔物層85位於虛置閘極72與遮罩74的側壁之垂直表面上之前，採用具有垂直偏電壓的非等向乾蝕刻製程移除鰭狀物52與遮罩74的水平表面上的間隔物層85的部份。舉例來說，可在乾蝕刻製程時控制基板50的偏電壓，以控制垂直偏電壓。可採用蝕刻製程如非等向乾蝕刻製程，以蝕刻間隔物層85。在一些實施例中，非等向乾蝕刻製程可為電漿蝕刻製程，其產生電漿的功率介於約100瓦至約2000瓦之間。電漿蝕刻製程的壓力可介於約10mTorr至約100mTorr之間，且溫度可介於約20℃至約80℃之間。電漿蝕刻製程可包含一或多種製程氣體如四氟化碳、二氟甲烷、氟化甲烷、氟仿、氯氣、氬氣、氧氣、另一種製程氣體、或上述之組合。在一些實施例中，電漿蝕刻製程可歷時約30秒至約1000秒。在一些實施例中，可控制電漿蝕刻製程的製程參數，以控制閘極間隔物86或間隔物區89的特性，比如厚度、形狀、輪廓、高度、或其他特性。
在一些實施例中，可蝕刻間隔物層85，使間隔物區89形成於淺溝槽隔離區56上，如圖13所示。間隔物區89可順應性地對應淺溝槽隔離區56的形狀，因此若間隔物區89形成於凹陷形狀的淺溝槽隔離區56上，則間隔物區89可具有凹陷形狀。在一些實施例中，間隔物區89可為厚度介於約3nm至約20nm之間的層狀物。在一些實施例中，間隔物區89的最頂表面與間隔物區89的最底表面之間的距離H4，可介於約5nm至約30nm之間。間隔物區89可自鰭狀物52延伸至介電鰭狀物32，或部份地延伸於鰭狀物52與介電鰭狀物32之間。在一些實施例中，間隔物區89位於鰭狀物52上的一部份，沿著鰭狀物52延伸的垂直距離H5可介於約5nm至約30nm之間。在一些實施例中，間隔物區89位於介電鰭狀物32上的一部份，沿著介電鰭狀物32延伸的垂直距離H6可介於約2nm至約30nm之間。間隔物區89位於鰭狀物52上的部份，可高於、低於、或大致齊平間隔物區89位於介電鰭狀物32上的部份。
如圖14A至14C所示，凹陷81形成於鰭狀物52中。接著形成磊晶的源極/汲極區82 (見圖15A至15C)於鰭狀物52的凹陷81中，如下詳述。在形成凹陷81於一區域(如區域50N或50P)之中時，可由遮罩(未圖示)遮住其他區域。如此一來，n型裝置(比如在區域50N中)所用的凹陷81，及/或p型裝置(比如在區域50P中)所用的凹陷81的形成方法，可採用圖14A至14C所述的技術。在一些實施例中，凹陷81的形成方法可採用虛置閘極72、閘極間隔物86、介電鰭狀物32、及/或間隔物區89作為結合遮罩，並採用合適的非等向乾蝕刻製程。在一些實施例中，非等向乾蝕刻製程可為電漿蝕刻製程，其產生電漿的功率可介於約100瓦至約2000瓦之間。電漿蝕刻製程的壓力可介於約10mTorr至約100mTorr之間，且製程溫度可介於約20℃至約80℃之間。電漿蝕刻製程可包含一或多種的製程氣體如四氟化碳、二氟甲烷、氟化甲烷、氟仿、氯氣、氬氣、氧氣、溴化氫、另一種製程氣體、或上述之組合。在一些實施例中，電漿蝕刻製程可歷時約30秒至約1000秒。在一些實施例中，可控制電漿蝕刻製程的製程參數，以控制凹陷81的特性如深度、形狀、寬度、或其他特性。凹陷81的下表面可為平坦、凹陷、V形、晶面、或另一形狀。在一些實施例中，凹陷81自鰭狀物52的上表面向下的深度H7介於約20nm至約80nm之間。
如圖14C所示，在形成凹陷81之後，保留介電鰭狀物32與間隔物區89。在形成凹陷81之後，可露出淺溝槽隔離區56的側壁及/或間隔物區89的側壁。在一些實施例中，與凹陷81相鄰的間隔物區89的一部份，可比凹陷81高出一段距離H8，且距離H8可介於約5nm至約30nm之間。間隔物區89及/或淺溝槽隔離區56的露出側壁之垂直長度(如距離H8)取決於凹陷81的深度H7、間隔物區89的厚度、及/或形成淺溝槽隔離區56的蝕刻製程的距離H2 (見圖9A與9B)。控制這些與其他結構，可控制磊晶的源極/汲極區82與氣隙100的形狀與尺寸(見圖15A至15C)。
在圖15A至15D中，磊晶的源極/汲極區82形成於鰭狀物52的凹陷81中。磊晶的源極/汲極區82形成於鰭狀物52中，使每一虛置閘極位於相鄰的一對磊晶的源極/汲極區82之間。在一些實施例中，閘極間隔物86用於使磊晶的源極/汲極區82與虛置閘極隔有適當的橫向距離，使磊晶的源極/汲極區82不會短接至最終鰭狀場效電晶體中後續形成的閘極。
如圖15C所示，可成長磊晶的源極/汲極區82，使其朝相鄰的介電鰭狀物32橫向延伸。可控制間隔物區89及/或淺溝槽隔離區56的露出側壁之垂直長度(如距離H8)，以控制磊晶的源極/汲極區82的橫向成長在凹陷81的下表面上的起始高度，在一些實施例中，磊晶的源極/汲極區82可橫向延伸，以接觸相鄰的介電鰭狀物32，如圖15C所示。在此方式中，可控制介電鰭狀物32之間的空間(如圖6所示的寬度W1’)，以控制磊晶的源極/汲極區82的尺寸。在一些實施例中，介電鰭狀物32可提供支撐至磊晶的源極/汲極區82。在一些實施例中，磊晶的源極/汲極區82可橫向延伸，以接觸相鄰的單一介電鰭狀物32，或不接觸相鄰的介電鰭狀物32。在一些實施例中，磊晶的源極/汲極區82的上表面可比鰭狀物52的上表面高一段距離H9，其介於約0Å至約200Å之間。在一些實施例中，磊晶的源極/汲極區82的上表面可比鰭狀物52的上表面低約0Å至約200Å(未圖示)。在一些實施例中，磊晶的源極/汲極區82的上表面比介電鰭狀物32的上表面高一段距離H10，其介於約0Å至約200Å之間。在一些實施例中，磊晶的源極/汲極區82的上表面可比介電鰭狀物32的上表面(未圖示)低約0Å至約200Å。在一些實施例中，磊晶的源極/汲極區82的高度H11可介於約20nm至約100nm之間。
如圖15C所示，磊晶的源極/汲極區82、介電鰭狀物32、淺溝槽隔離區56、與間隔物區89的配置，可形成氣隙100於磊晶的源極/汲極區82與淺溝槽隔離區56之間。磊晶的源極/汲極區82、介電鰭狀物32、淺溝槽隔離區56、及/或間隔物區89的表面可定義氣隙100。在一些實施例中，氣隙100的高度D1可介於約10nm至約50nm之間，或寬度D2可介於約5nm至約30nm之間。圖15D顯示磊晶的源極/汲極區82的剖視圖，其與圖15C類似，差別在於相鄰的鰭狀物之間無介電鰭狀物32。因此如圖15D所示，成長於相鄰的鰭狀物52上的相鄰的磊晶的源極/汲極區82可在成長時合併，而氣隙100仍可形成。在一些實施例中，超過兩個磊晶的源極/汲極區82可合併。在具有合併的磊晶的源極/汲極區82的一些實施例中，相鄰的鰭狀物52相隔的寬度可介於約5nm至約30nm之間。
在一些實施例中，形成氣隙100可避免層間介電層88的材料(見圖16A至16C)或其他材料，之後形成於磊晶的源極/汲極區82的橫向延伸部份與淺溝槽隔離區56之間。此方式中的磊晶的源極/汲極區82的隔離部份採用氣隙100而非介電材料(如層間介電層88的材料)，可降低鰭狀場效電晶體裝置的寄生電容。由於氣隙100的介電常數可低至約1.0，而其他介電材料的介電常數可大於約1.0 (比如氧化矽的介電常數為約3.9)，因此可降低寄生電容。因此以氣隙100隔離至少部份的磊晶的源極/汲極區82，可降低裝置的整體寄生電容。在一些例子中，較大的氣隙100 (比如較大的垂直高度、橫向寬度、或總體積)可比較小的氣隙100降低更多寄生電容。在一些實施例中，氣隙100的存在可使裝置的寄生電容降低約2%至約40%。
區域50N (如n型金氧半區)中的磊晶的源極/汲極區82的形成方法，可為遮罩區域50P (如p型金氧半區)，並蝕刻區域50N中的鰭狀物52的源極/汲極區，以形成凹陷81於鰭狀物52中。接著可磊晶成長區域50N中的磊晶的源極/汲極區82於凹陷81中。磊晶的源極/汲極區82可包含適用於n型鰭狀場效電晶體的任何可接受的材料。舉例來說，若鰭狀物52為矽，則區域50N中的磊晶的源極/汲極區82可包含材料如矽、磷化矽、碳化矽、碳磷化矽、上述之組合、或類似物。在一些例子中，採用磷化矽作為n型鰭狀場效電晶體的磊晶的源極/汲極區82，可讓磊晶的源極/汲極區82成長為具有結晶取向的晶面(如下詳述)，其有利於形成氣隙100。在一些實施例中，區域50N中的磊晶的源極/汲極區82可包含磷化矽，其磊晶成長的方法可將矽前驅物與磷前驅物流入製程腔室。矽前驅物可包含矽烷、乙矽烷、丙矽烷、二氯矽烷、三氯矽烷、類似物、或上述之組合。磷前驅物可包含磷化氫、三氯氧磷、類似物、或上述之組合。在一些實施例中，磊晶成長製程時的矽前驅物流入製程腔室中的流速，為磷前驅物流入製程腔室中的流速之約1倍至約5倍。在一些實施例中，磊晶成長製程的溫度介於約550℃至約800℃之間，或壓力介於約50torr至約600torr之間。區域50N中的磊晶的源極/汲極區82可具有自鰭狀物52的個別表面隆起的表面，且可具有晶面。
區域50P (如p型金氧半區)中的磊晶的源極/汲極區82的形成方法，可為遮罩區域50N (如n型金氧半區)，並蝕刻區域50P中的鰭狀物52的源極/汲極區，以形成凹陷81於鰭狀物52中。接著磊晶成長區域50P中的磊晶的源極/汲極區82於凹陷81中。磊晶的源極/汲極區82可包含任何適用於p型鰭狀場效電晶體裝置的可接受的材料。舉例來說，若鰭狀物52為矽，則區域50P中的磊晶的源極/汲極區82可包含材料如矽、矽鍺、硼化矽鍺、鍺、鍺錫、或類似物。區域50P中的磊晶的源極/汲極區82亦可具有自鰭狀物52的個別表面隆起的表面(比如具有高度如距離H8)，且可具有晶面。
如圖15C所示，磊晶的源極/汲極區82可沿著結晶取向成長，使磊晶的源極/汲極區82的一或多個表面具有結晶取向的晶面。舉例來說，可成長磊晶的源極/汲極區82，使表面具有(111)結晶取向或另一結晶取向。舉例來說，磊晶的源極/汲極區82下方的表面(如下表面)可面對基板50，且具有(111)結晶取向。在圖15C中，具有結晶取向的表面標示為表面S1。如圖15C所示，由於表面S1的(111)結晶取向，表面S1相對於橫向方向產生向上角度A1。向上角度A1可介於約25度至約70度之間。在此方式中，沿著結晶取向的磊晶成長可讓磊晶的源極/汲極區82的橫向成長方向，以一或多個向上角度(如向上角度A1)朝向介電鰭狀物32。藉由成長具有向上角度的晶面之磊晶的源極/汲極區82，可增加磊晶的源極/汲極區82與間隔物區89的下表面之間的距離。在此方式中，可形成較大體積或表面積的氣隙100，其可降低裝置的寄生電容如上述。
可佈植磊晶的源極/汲極區82及/或鰭狀物52以形成源極/汲極區，且佈植方法可與上述形成輕摻雜的源極/汲極區的製程類似。之後進行退火。源極/汲極區的雜質濃度可介於約1019 cm-3 至約1021 cm-3 之間。源極/汲極區所用的n型雜質及/或p型雜質可為任何前述雜質。在一些實施例中，可在成長磊晶的源極/汲極區82時，進行原位摻雜。
如圖16A至16C所示，沉積層間介電層88於區域50N與區域50P上。層間介電層88的組成可為介電材料或半導體材料，其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。介電材料可包含磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氧化矽、氮化矽、類似物、或上述之組合。半導體材料可包含非晶矽、矽鍺(Six Ge1-x ，x可介於近似0至1之間)、純鍺、或類似物。亦可採用任何可接受的製程所形成的其他絕緣材料或半導體材料。在一些實施例中，接點蝕刻停止層87可位於層間介電層88以及磊晶的源極/汲極區82、遮罩74、與閘極間隔物86之間。接點蝕刻停止層87可包含介電材料如氮化矽、氧化矽、氮氧化矽、類似物、或上述之組合。由於磊晶的源極/汲極區82延伸於介電鰭狀物32之間，磊晶的源極/汲極區82可阻擋層間介電層88或接點蝕刻停止層87的材料形成於磊晶的源極/汲極區82下方的氣隙100中。在此方式中，氣隙100可維持密封於磊晶的源極/汲極區82之下，因此可避免之後沉積材料於氣隙100中。
在圖17A至17C中，可進行平坦化製程如化學機械研磨，使層間介電層88的上表面與虛置閘極72的上表面齊平。平坦化製程亦移除虛置閘極72上的遮罩74，以及沿著遮罩74的側壁的閘極密封間隔物80與閘極間隔物86。在平坦化製程之後，虛置閘極72、閘極密封間隔物80、閘極間隔物86、與層間介電層88的上表面齊平。綜上所述，經層間介電層88露出虛置閘極72的上表面。
在圖18A與18B中，以一或多道蝕刻步驟移除虛置閘極72與直接位於露出的虛置閘極72下方的虛置介電層60，以形成凹陷90。在一些實施例中，以非等向乾蝕刻製程移除虛置閘極72。舉例來說，蝕刻製程可包含乾蝕刻製程，其採用的一或多種製程氣體可選擇性蝕刻虛置閘極72，而不蝕刻層間介電層88或閘極間隔物86。每一凹陷90露出個別鰭狀物52的通道區58。每一通道區58位於相鄰的一對磊晶的源極/汲極區82之間。在蝕刻移除虛置閘極72時，可採用虛置介電層60作為蝕刻停止層。在移除虛置閘極72之後，可視情況移除虛置介電層60。
在圖19A至19C所示的一些實施例中，形成置換閘極所用的閘極介電層92與閘極94。圖19C顯示圖19B的細節圖。閘極介電層92係順應性地沉積於凹陷90中，比如沉積於鰭狀物的上表面與側壁上以及閘極密封間隔物80的側壁上。閘極介電層92亦可形成於層間介電層88的上表面上。在一些實施例中，閘極介電層92包括氧化矽、氮化矽、或上述之多層。在一些實施例中，閘極介電層92為高介電常數的介電材料。在這些實施例中，閘極介電層92的介電常數可大於約7.0，且可為鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層92的形成方法可包含分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。在保留虛置介電層60的部份於凹陷90中的實施例中，閘極介電層92包含虛置介電層60的材料(如氧化矽)。
閘極94分別沉積於閘極介電層92上，並填入凹陷90的其餘部份。閘極94可為含金屬的材料如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、上述之組合、或上述之多層。舉例來說，雖然圖19B顯示單層的閘極94，但閘極94可包含任何數目的襯墊層94A、任何數目的功函數調整層94B、與填充材料94C，如圖19C所示。在填入閘極94之後，可進行平坦化製程如化學機械研磨，以移除層間介電層88上多餘的閘極介電層92與閘極94的部份。因此閘極94與閘極介電層92的材料的保留部份，可形成最終鰭狀場效電晶體的置換閘極。閘極94與閘極介電層92可一起稱作「閘極堆疊」。閘極與閘極堆疊可沿著鰭狀物52的通道區58的側壁延伸。
可同時形成區域50N與50P中的閘極介電層92，使每一區中的閘極介電層92的組成為相同材料。可同時形成閘極94，使每一區中的閘極94的組成為相同材料。在一些實施例中，可由分開製程形成每一區中的閘極介電層92，使每一區中的閘極介電層92可為不同材料；及/或可由分開製程形成每一區中的閘極94，使每一區中的閘極94可為不同材料。在採用分開製程時，可採用多種遮罩步驟遮罩與露出合適的區域。
在圖20A至20C中，沉積層間介電層108於層間介電層88上。在一實施例中，層間介電層108為可流動的化學氣相沉積法所形成的可流動膜。在一些實施例中，層間介電層108的組成為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或類似方法。
在圖21A至21C中，開口102與104形成於層間介電層108與層間介電層88中，以分別露出閘極94與磊晶的源極/汲極區82。開口102與104的形成方法可採用合適的光微影與蝕刻製程。舉例來說，可形成圖案化的遮罩於層間介電層108上，並採用合適的非等向乾蝕刻製程蝕刻層間介電層108與層間介電層88。可在形成開口104之前、同時、或之後形成開口102。
在圖22A至22C的一些實施例中，形成接點110與112以穿過層間介電層108與層間介電層88。可形成襯墊層(如擴散阻障層、黏著層、或類似物)與導電材料於開口102與104中。襯墊層包含鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自層間介電層108的表面移除多餘材料。在一些實施例中，可在形成接點112之前，進行退火製程以形成矽化物於磊晶的源極/汲極區82與接點112之間的界面。接點110物理與電性連接至閘極94，而接點112物理與電性連接至磊晶的源極/汲極區82。圖22A與22B顯示接點110與112位於相同剖面中，但其他實施例的接點110與112可位於不同剖面中。此外，圖22A與22B中的接點110與112的位置僅用以舉例而非侷限本發明實施例。舉例來說，接點110可垂直對準鰭狀物52如圖示，或位於閘極94上的不同位置。此外，可在形成接點110或開口102之前、同時、或之後，形成接點112或開口104。
此處所述的實施例可達一些優點。舉例來說，藉由形成介電鰭狀物於半導體鰭狀物的兩側上，可成長自一介電鰭狀物延伸至另一介電鰭狀物的磊晶的源極/汲極區，以形成一或多個氣隙(如間隙或空洞)於磊晶的源極/汲極區下側之下。在此方式中，磊晶的源極/汲極區可阻擋後續沉積的材料，沉積至磊晶的源極/汲極區下側之下。因此氣隙可部份地隔離磊晶的源極/汲極區，其可降低裝置(如鰭狀場效電晶體裝置)的寄生電容。藉由減少寄生電容，可改善裝置效能。舉例來說，裝置可改善對訊號的回應且雜訊較少，特別是在較高頻的操作時。
在一實施例中，方法包括形成半導體帶於基板上；沉積犧牲層於半導體鰭狀物上；沉積第一介電材料於犧牲層與基板上；移除犧牲層，並保留第一介電材料以形成第一介電鰭狀物於基板上，其中第一介電鰭狀物位於半導體鰭狀物的第一側上；形成第一隔離區，且第一隔離區延伸於半導體鰭狀物與第一介電鰭狀物之間；形成虛置閘極結構於半導體鰭狀物的第一部份上；使與虛置閘極結構相鄰的半導體鰭狀物的第二部份凹陷，以形成第一凹陷；進行磊晶製程，以形成磊晶的源極/汲極區於第一凹陷中，其中磊晶製程形成氣隙於磊晶的源極/汲極區與第一隔離區之間；以及沉積絕緣材料於磊晶的源極/汲極區上，其中沉積絕緣材料之後，保留氣隙於磊晶的源極/汲極區與第一隔離區之間。在一實施例中，方法更包括在進行磊晶製程之前，沉積第二介電材料於第一隔離區上。在一些實施例中，使半導體鰭狀物凹陷之後，第一凹陷的下表面比第二介電材料的上表面靠近基板。在一實施例中，第二介電材料沉積於半導體鰭狀物的側壁上。在一實施例中，第一介電材料與第二介電材料的組成不同。在一實施例中，方法更包括形成第二介電鰭狀物於基板上，其中第一介電鰭狀物與第二介電鰭狀物位於半導體鰭狀物的兩側上。在一實施例中，第一介電鰭狀物與第二介電鰭狀物之間的距離介於30nm至100nm之間。在一實施例中，第一隔離區具有凹陷的上表面。在一實施例中，磊晶的源極/汲極區物理接觸第一介電鰭狀物。在一實施例中，磊晶的源極/汲極區的下表面包括的晶面具有(111)結晶取向。
在一實施例中，方法包括圖案化基板，以形成半導體帶；形成第一介電帶與第二介電帶於基板上，其中半導體帶位於第一介電帶與第二介電帶之間；形成隔離區於半導體帶與第一介電帶之間以及半導體帶與第二介電帶之間，其中半導體帶的上側部份延伸高於隔離區的上表面；沿著半導體帶的上側部份的上表面與側壁形成虛置結構；在半導體帶的上側部份上進行蝕刻製程，以形成凹陷於半導體帶中；以及磊晶成長源極/汲極區於凹陷中，其中源極/汲極區的第一部份在第一橫向方向中延伸至第一介電帶，而源極/汲極區的第二部份在第二橫向方向中延伸至第二介電帶，且第一氣隙形成於源極/汲極區的第一部份與隔離區之間，而第二氣隙形成於源極/汲極區的第二部份與隔離區之間。在一實施例中，方法更包括沉積間隔物材料於虛置結構的側壁與隔離區上。在一實施例中，源極/汲極區包括磷化矽。在一實施例中，第一氣隙延伸的垂直距離介於50Å至300Å之間。在一實施例中，第一氣隙自第一介電帶橫向延伸至源極/汲極區，而第二氣隙自第二介電帶橫向延伸至源極/汲極區。在一實施例中，半導體帶中的凹陷的下表面，比隔離區的上表面靠近基板。在一些實施例中，半導體帶與相鄰的介電帶之間的橫向距離介於50Å至300Å之間。
在一實施例中，半導體裝置包括第一半導體鰭狀物，自基板延伸；第一介電鰭狀物，自基板延伸並與第一半導體鰭狀物的第一側相鄰；第二介電鰭狀物，自基板延伸並與第一半導體鰭狀物的第二側相鄰；第一閘極堆疊，沿著第一半導體鰭狀物、第一介電鰭狀物、與第二介電鰭狀物的側壁，並位於第一半導體鰭狀物、第一介電鰭狀物、與第二介電鰭狀物上；第一磊晶的源極/汲極區，位於第一半導體鰭狀物中，並自第一介電鰭狀物延伸至第二介電鰭狀物；以及氣隙，位於第一磊晶的源極/汲極區與基板之間，且氣隙延伸於第一介電鰭狀物與第二介電鰭狀物之間。在一實施例中，半導體裝置更包括絕緣材料位於基板上，其中氣隙自第一磊晶的源極/汲極區延伸至絕緣材料。在一實施例中，半導體裝置更包括間隔物材料位於第一閘極堆疊的側壁與絕緣材料上。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A、B-B、C-C:參考剖面 A1:向上角度 D1、H1、H1’、H11:高度 D2、W1、W1’、W2、W2’、W3、W4:寬度 H2、H3、H4、H8、H9、H10:距離 H5、H6:垂直距離 H7:深度 S1:表面 20、74:遮罩 21:開口 30:介電材料 31:縫隙 32:介電鰭狀物 50:基板 50N、50P:區域 51:分隔線 52:鰭狀物 54:絕緣材料 56:淺溝槽隔離區 58:通道區 60:虛置介電層 62:虛置閘極層 64:遮罩層 72:虛置閘極 80:閘極密封間隔物 81、90:凹陷 82:源極/汲極區 85:間隔物層 86:閘極間隔物 87:接點蝕刻停止層 88、108:層間介電層 89:間隔物區 92:閘極介電層 94:閘極 94A:襯墊層 94B:功函數調整層 94C:填充材料 100:氣隙 102、104:開口 110、112:接點
圖1係一些實施例中，鰭狀場效電晶體的三維圖。 圖2與3係一些實施例中，形成鰭狀場效電晶體裝置的半導體鰭狀物的中間階段的剖視圖。 圖4、5、6、7、8A、8B、9A、與9B係一些實施例中，形成鰭狀場效電晶體裝置的介電鰭狀物的中間階段的剖視圖。 圖10、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、與14C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段的剖視圖。 圖15A、15B、15C、與15D係一些實施例中，形成鰭狀場效電晶體裝置的磊晶的源極/汲極區與氣隙的中間階段的剖視圖。 圖16A、16B、16C、17A、17B、17C、18A、18B、19A、19B、19C、20A、20B、20C、21A、21B、21C、22A、22B、與22C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段的剖視圖。
32:介電鰭狀物
50:基板
52:鰭狀物
56:淺溝槽隔離區
82:源極/汲極區
89:間隔物區
100:氣隙

Claims (1)

  1. 一種半導體裝置的形成方法，包括： 形成一半導體帶於一基板上； 沉積一犧牲層於該半導體鰭狀物上； 沉積一第一介電材料於該犧牲層與該基板上； 移除該犧牲層，並保留該第一介電材料以形成一第一介電鰭狀物於該基板上，其中該第一介電鰭狀物位於該半導體鰭狀物的第一側上； 形成一第一隔離區，且該第一隔離區延伸於該半導體鰭狀物與該第一介電鰭狀物之間； 形成一虛置閘極結構於該半導體鰭狀物的一第一部份上； 使與該虛置閘極結構相鄰的該半導體鰭狀物的一第二部份凹陷，以形成一第一凹陷； 進行一磊晶製程，以形成一磊晶的源極/汲極區於該第一凹陷中，其中該磊晶製程形成一氣隙於該磊晶的源極/汲極區與該第一隔離區之間；以及 沉積一絕緣材料於該磊晶的源極/汲極區上，其中沉積該絕緣材料之後，保留該氣隙於該磊晶的源極/汲極區與該第一隔離區之間。
TW108130944A 2018-08-31 2019-08-29 半導體裝置的形成方法 TW202011458A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862726151P 2018-08-31 2018-08-31
US62/726,151 2018-08-31
US16/530,013 US10879128B2 (en) 2018-08-31 2019-08-02 Semiconductor device and method of forming same
US16/530,013 2019-08-02

Publications (1)

Publication Number Publication Date
TW202011458A true TW202011458A (zh) 2020-03-16

Family

ID=69639475

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130944A TW202011458A (zh) 2018-08-31 2019-08-29 半導體裝置的形成方法

Country Status (3)

Country Link
US (1) US10879128B2 (zh)
CN (1) CN110875253A (zh)
TW (1) TW202011458A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762249B (zh) * 2020-03-31 2022-04-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US11532502B2 (en) 2020-03-31 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd Reducing parasitic capacitance in field-effect transistors
TWI824371B (zh) * 2021-01-13 2023-12-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886269B2 (en) * 2018-09-18 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10797049B2 (en) * 2018-10-25 2020-10-06 Globalfoundries Inc. FinFET structure with dielectric bar containing gate to reduce effective capacitance, and method of forming same
CN113496894B (zh) * 2020-04-01 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
TWI787817B (zh) * 2020-05-28 2022-12-21 台灣積體電路製造股份有限公司 半導體元件的製造方法
US20220246611A1 (en) * 2021-01-29 2022-08-04 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and methods of forming
US20220285491A1 (en) * 2021-03-02 2022-09-08 Qualcomm Incorporated Transistor source/drain epitaxy blocker
US20220320307A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Source and Drain Enginering Process for Multigate Devices
US20220328648A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer Features For Nanosheet-Based Devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575420B1 (ko) * 2016-10-05 2023-09-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102587891B1 (ko) * 2016-12-22 2023-10-12 삼성전자주식회사 반도체 소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762249B (zh) * 2020-03-31 2022-04-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US11532502B2 (en) 2020-03-31 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd Reducing parasitic capacitance in field-effect transistors
US11996320B2 (en) 2020-03-31 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing parasitic capacitance in field-effect transistors
TWI824371B (zh) * 2021-01-13 2023-12-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
CN110875253A (zh) 2020-03-10
US20200075423A1 (en) 2020-03-05
US10879128B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
TW202011458A (zh) 半導體裝置的形成方法
TWI749102B (zh) 鰭狀場效電晶體與其形成方法
TWI701743B (zh) 半導體裝置與其形成方法
TWI828806B (zh) 半導體裝置與其形成方法
TW202109884A (zh) 半導體裝置
TWI710060B (zh) 半導體裝置與其形成方法
TW202002173A (zh) 半導體裝置與其形成方法
TWI725588B (zh) 半導體裝置的形成方法及半導體裝置
TW201926424A (zh) 半導體結構與其形成方法
TW202011518A (zh) 半導體裝置的形成方法
TW202046505A (zh) 半導體裝置
TW202005088A (zh) 半導體裝置及其形成方法
TW202008433A (zh) 半導體裝置的形成方法
TW201830490A (zh) 半導體裝置之形成方法
TWI739147B (zh) 半導體裝置及其形成方法
TW202013456A (zh) 半導體裝置的形成方法
TW202002005A (zh) 半導體裝置的形成方法
TW202133237A (zh) 半導體結構的形成方法
TW202129765A (zh) 半導體裝置的形成方法
KR20210093709A (ko) 반도체 디바이스 및 제조 방법
TW201916121A (zh) 半導體裝置的形成方法
TWI816801B (zh) 半導體裝置與其形成方法
CN218498075U (zh) 半导体装置
TWI794665B (zh) 半導體裝置及其形成方法
TWI807706B (zh) 半導體裝置及其製造方法