TWI404206B - 形成具有鰭狀物之半導體裝置之方法及其結構 - Google Patents
形成具有鰭狀物之半導體裝置之方法及其結構 Download PDFInfo
- Publication number
- TWI404206B TWI404206B TW096109944A TW96109944A TWI404206B TW I404206 B TWI404206 B TW I404206B TW 096109944 A TW096109944 A TW 096109944A TW 96109944 A TW96109944 A TW 96109944A TW I404206 B TWI404206 B TW I404206B
- Authority
- TW
- Taiwan
- Prior art keywords
- forming
- layer
- gate
- passivation layer
- opening
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000002161 passivation Methods 0.000 claims abstract description 113
- 125000006850 spacer group Chemical group 0.000 claims abstract description 85
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229940119177 germanium dioxide Drugs 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明一般而言係關於半導體處理，且尤其係關於形成具有鰭狀物之半導體裝置。
通常係需要具有雙重閘極之電晶體，因為其允許通道上之更嚴密靜電控制，以致(例如)能達到更小尺寸。一種目前已知具有雙重閘極電晶體之類型係鰭狀物埸效電晶體(FinFET)。FinFET在一或多個鰭狀物上形成閘極電極，其中與閘極電極相鄰之鰭狀物的該等區形成裝置之通道區。然而，隨著此等裝置比例縮放，機械穩定性會減少。例如，在高縱橫比鰭狀物周圍環繞薄及高閘極電極時，可能產生機械不穩定的閘極電極。當技術增進且閘極長度持續比例縮放時，問題會惡化。
如上述，隨著裝置尺寸持續比例縮放，FinFET之閘極電極日漸變得機械不穩定。因此，在一具體實施例中會形成FinFET，其中間隔件係用來增進機械穩定性同時允許更小的閘極尺寸。在一具體實施例中，間隔件係在形成閘極電極前形成，其可允許改進機械穩定性且其亦可用來達到更小(次微影)之尺寸。
在一具體實施例中，一種用於形成一半導體裝置之方法包括提供一半導體層，在該半導體層上形成一鈍化層，其中該鈍化層具有之一開口具有側壁；在該半導體層上形成一鰭狀物，其中在形成鈍化層後該鰭狀物係在開口內；且在該開口內形成一閘極的一部分。
在一進一步具體實施例中，該鰭狀物係在形成鈍化層前形成。
在另一進一步具體實施例中，該方法包括沿開口之側壁形成間隔件。在又一進一步具體實施例中，該方法包括在鰭狀物上形成虛設(dummy)閘極，且在形成間隔件前移除虛設閘極，其中形成該閘極係在移除虛設閘極後執行。在又一進一步具體實施例中，形成該閘極進一步包括形成一閘極電極及一閘極接觸區域，且形成虛設閘極進一步包括形成一用於閘極電極的虛設結構。在又一進一步具體實施例中，形成間隔件包括在開口內及鰭狀物上沉積一介電層，及各向異性蝕刻介電層以移除除了與鈍化層相鄰之一些部分以外的該介電層之所有部分，以形成間隔件，其中間隔件具有一第一高度，且鈍化層之開口成為一第二高度，其中該第一高度係小於該第二高度。在又一進一步具體實施例中，該方法進一步包括在半導體層上設置一埋入式氧化層，在鰭狀物上形成一覆蓋層，及在開口內及鰭狀物上形成一閘極介電層，其中形成鰭狀物進一步包括在埋入式氧化層上形成鰭狀物，且形成閘極進一步包括在閘極介電層上形成該閘極。在又另一進一步具體實施例，在開口中形成閘極之一部分進一步包括形成閘極的部分，以致該閘極之部分具有一頂部部分及一底部部分，其中頂部部分係實質上與鈍化層之一頂部相連且具有一第一尺寸，該底部部分係與間隔件相鄰且在該等間隔件間具有一第二尺寸，該第二尺寸係平行於該第一尺寸，且該第一尺寸係大於該第二尺寸。
在另一進一步具體實施例中，形成鈍化層進一步包括沉積一鈍化層，在鈍化層上形成一遮罩層，其中遮罩層具有一圖案，及使用遮罩層來蝕刻鈍化層以在鈍化層中形成開口。
在另一進一步具體實施例中，形成鰭狀物進一步包括形成具有一第一高度之鰭狀物，及形成鈍化層進一步包括形成具有一第二高度之鈍化層，其中第二高度係大於第一高度。
在另一具體實施例中，一種形成一半導體裝置之方法包括形成一半導體層；在半導體層上形成一鈍化層，其中該鈍化層具有一開口及其中該開口具有側壁；在半導體層上形成一鰭狀物，其中在形成鈍化層後，鰭狀物係在鈍化層之開口內；形成一與鈍化層之開口的側壁相鄰之間隔件；及形成一閘極，其中該閘極之一部分係在該鈍化層的開口內。
在一進一步具體實施例中，鰭狀物係在形成鈍化層前形成。
在另一進一步具體實施例中，形成該閘極進一步包括形成一閘極電極及一閘極接觸區。
在另一進一步具體實施例中，形成該間隔件進一步包括在鈍化層之開口內及鰭狀物上沉積一介電層，及各向異性蝕刻該介電層以移除在鰭狀物上之介電層的至少部分，及與鰭狀物相鄰之介電層的至少部分，以沿鈍化層之開口的側壁形成間隔件。
在另一進一步具體實施例中，該方法進一步包括在鰭狀物上形成一虛設閘極，且在形成間隔件前移除虛設閘極，其中形成閘極係在移除虛設閘極後執行。
在另一進一步具體實施例中，形成鈍化層進一步包括沉積一鈍化層，在鈍化層上形成一遮罩層，其中遮罩層具有一圖案，及使用遮罩層來蝕刻鈍化層以形成鈍化層之開口。
在另一具體實施例中，一半導體裝置包括一半導體層，一鈍化層在該半導體層上，其中該鈍化層具有一開口及該開口具有側壁；一鰭狀物在半導體層上且在鈍化層之開口內；與鈍化層之開口的側壁相鄰之間隔件；及一閘極，其中閘極之一部分係在該鈍化層的開口內。
在一進一步具體實施例中，該間隔件中之閘極的部分具有頂部部分及一底部部分，該頂部部分係實質上與鈍化層之一頂部相連且具有一第一尺寸，該底部部分係與間隔件相鄰且在該等間隔件間具有一第二尺寸，該第二尺寸係平行於該第一尺寸，且該第一尺寸係大於第二尺寸。
在另一進一步具體實施例中，該鰭狀物具有一第一高度，該鈍化層具有一第二高度，且第二高度係大於第一高度。
在另一進一步具體實施例中，該閘極包括一金屬閘極。
圖8顯示依據本發明之各種具體實施例形成的一FinFET半導體裝置的俯視圖。裝置10包括一鰭狀物部分16，其在一端具有一第一源極/汲極區44，且在一相對端具有一第二源極/汲極區46。一閘極電極38係形成在鰭狀物16上。裝置10在閘極電極38之一端處亦包括一閘極接觸區域40。閘極接觸區域40包括閘極接觸42。裝置10亦包括一位於閘極電極38及閘極接觸區域40之下的間隔件28。位於間隔件28及閘極電極38下之鰭狀物16的部分形成裝置10的通道區。應注意閘極電極38及閘極接觸區域40可稱為裝置10的閘極。
裝置10之格式係範例性且替代具體實施例可包括任何數目之變化。例如，一閘極接觸區域可位於閘極電極38之二端處。在不同具體實施例中，源極/汲極區44及46之形狀亦可能不同。同樣地，圖8僅顯示一單一鰭狀物16；然而，替代具體實施例可包括任何數目之鰭狀物，其中閘極電極38可因此在鰭狀物上形成。同樣地，可形成任何數目之閘極接觸。雖然未顯示，但裝置10亦可包括任何數目之源極/汲極接觸，其接觸源極/汲極區44及46。圖1至7顯示可用來形成圖8之裝置的各種處理步驟之斷面圖。
圖1顯示在鰭狀物16、鈍化層20及一圖案化遮罩層22形成後之裝置10。裝置10包括一層12及一覆蓋層12之絕緣層14。在一具體實施例中，層12包括一半導體層，例如矽層。然而，在替代具體實施例中，層12可由任何材料形成，且可用於提供絕緣層14之支撐。在一具體實施例中，絕緣層14係氧化物。絕緣層14亦可稱為埋入式氧化層。鰭狀物16係形成在絕緣層14且可包括半導體材料，例如矽或矽鍺。在所示之具體實施例中，鰭狀物16亦包括一覆蓋層18，其係例如氮化物。在一具體實施例中，鰭狀物16係使用一絕緣物上半導體(SOI)晶圓形成。在此具體實施例中，所提供之一SOI晶圓具有覆蓋一絕緣層(例如絕緣層14)之半導體層，其位於一層(例如層12)之上。接著所提供之SOI的半導體層可經圖案化以形成例如鰭狀物16的一或多個鰭狀物。若覆蓋層18存在，則一層可在圖案化該鰭狀物前形成在SOI晶圓上，以產生覆蓋層18及鰭狀物16。(應注意覆蓋層18亦可稱為一蓋。)
鈍化層20係形成在絕緣層14及鰭狀物16上。在一具體實施例中，係使用例如四氧乙基矽(TEOS)來沉積鈍化層20。圖案化遮罩層22係形成在鈍化層20上，其中圖案化遮罩層界定一對應於閘極電極38及閘極接觸區域40之開口。在一具體實施例中，圖案化遮罩層包括光阻。
圖2顯示在使用圖案化遮罩層22以移除(例如蝕刻)在鰭狀物16上之鈍化層20的部分，來形成一開口24後之裝置10。開口24界定裝置10之閘極的至少一部分之位置。例如，回視圖8，開口24可界定閘極電極38及閘極接觸區域40的位置。應注意，鈍化層20內之開口24係鈍化層20內之一空腔的斷面圖。同樣地，應注意到鰭狀物16係在開口24內。在形成鈍化層20內之開口24後，係移除圖案化遮罩層22。
圖3顯示於開口24內，在鈍化層20上及絕緣層14及鰭狀物16(及覆蓋層18，若其存在)上形成間隔層26後之裝置10。間隔層26可例如使用沉積製程形成。在一具體實施例中，間隔層26包括氧化物。應注意的是，間隔層26可包括任何適合之介電質，且所以亦可稱為介電層。
圖4顯示用以形成與鈍化層20之側壁相鄰的間隔件28，及與鰭狀物16之側壁相鄰的間隔件30之各向異性蝕刻間隔層26之中間階段期間的裝置10。該各向異性蝕刻會持續直至移除間隔件30，如圖5中所示。然而，因為鈍化層20之高度係大於鰭狀物16的高度，故間隔件28之部分保持與鈍化層20的側壁相鄰。因此，應注意到間隔件28之高度係小於鈍化層20的高度。間隔件28(如以下進一步討論)可用來增加裝置10的機械穩定性及亦可用來達到更小之閘極長度。(應注意儘管在圖4及5中，間隔件30及28由於所顯示之斷面圖而各顯現包括分離的部分，但其可各為單一間隔件的部分，如有關圖8之俯視圖中的間隔件28所示。因此，間隔件28及30之各者亦可分別稱為間隔件28及間隔件30。
圖6顯示在鈍化層20、間隔件28、鰭狀物16(及覆蓋層18，若其存在)、及絕緣層14上形成一閘極介電層32後之裝置10。閘極介電層32可包括例如氧化物或金屬氧化物之任何類型的閘極介電材料。閘極介電層32可包括一具有介電常數(K)大於二氧化矽的材料(其因此可稱為高K材料)，諸如氧化鉿。在一具體實施例中，閘極介電質32係藉由化學汽相沉積(CVD)或原子層沉積(ALD)來沉積，如圖6中所示。在一替代具體實施例中，閘極介電層32可在鰭狀物16之側壁上成長。在此具體實施例中，閘極介電層32可為例如已成長二氧化矽或氮氧化矽。同樣地，在此替代具體實施例中，閘極介電層32將僅在鰭狀物16之側壁上成長。
一閘極層34係接著在閘極介電層32上形成。閘極層34可包括任何類型之閘極材料或複數個材料。例如，閘極層34可包括矽或可包括金屬。此外，閘極層34可包括任何數目之不同層，其中閘極層34可表示閘極堆疊層。
圖7顯示在平坦化閘極層34以形成閘極36後之裝置10。閘極36包括一閘極電極部分(閘極電極38)及一閘極接觸部分(閘極接觸區域40)。在一具體實施例中，在平坦化後，閘極36之一頂部部分係實質上與鈍化層20的頂部相連。因此，應注意圖7對應於一透過圖8之裝置10的俯視圖取得的一水平斷面圖，其已描述於上。
圖9顯示一對應於透過源極/汲極區44和46及鰭狀物16之中間取得的斷面圖。該斷面圖係透過圖8之裝置10的俯視圖所取得之位置，其係與圖10之斷面圖的位置相同；然而，在圖9中，鈍化層20仍出現。因此，閘極36及間隔件28係顯示覆蓋鰭狀物16(及覆蓋層18，若其存在)。應注意覆蓋圖9中之閘極36的鰭狀物16之部分包括裝置10的一通道區。同時，應注意到尺寸48(其對應於由圖案化遮罩層22界定之開口寬度)係大於對應於裝置10之實際閘極長度的尺寸50。應注意到，尺寸48對應於閘極36之頂部部分的長度，其係實質上與鈍化層20的一頂部相連，且尺寸50對應於與間隔件28相鄰之閘極36的底部部分長度。因此，應注意間隔件28可用來達到比可透過使用圖案化遮罩層22或其他微影技術可達到之更短閘極長度。
圖10(對應於透過圖8之俯視圖取得的斷面圖)顯示在移除鈍化層20後之裝置10。應注意間隔件28仍沿閘極36之側面保留。因此，間隔件28可將機械支撐提供給閘極36，所以與目前FinFET裝置相比，其允許更機械穩定的裝置。在移除鈍化層20後，可以用習知處理來實質上完成FinFET裝置。例如，間隔件可使用習知處理技術沿閘極36及間隔件28之側壁形成。同樣地，可使用習知植入來形成源極/汲極區44及46。
圖11至16顯示裝置10之斷面圖，其係依據本發明之一替代具體實施例形成，且產生圖8的裝置10。圖11顯示層12、絕緣層14、鰭狀物16及覆蓋層18，其皆已參考圖1描述於上。在形成鰭狀物16及覆蓋層18後，一圖案化虛設閘極層52係形成在鰭狀物16及覆蓋層18上。因為虛設閘極層52以後將移除，故其可由可易於移除的任何適合材料形成。在一具體實施例中，源極/汲極植入可在形成虛設閘極層52後形成。依此方式，虛設閘極層52可在植入期間保護鰭狀物16。虛設閘極層52可視為一虛設結構，其係用於其後形成之閘極電極38的至少一部分。
圖12顯示在虛設閘極層52上形成一鈍化層54後之裝置10。鈍化層54類似於鈍化層20，且可使用相同製程及材料形成。
圖13顯示在平坦化鈍化層54以曝露虛設閘極層52之一頂部部分後的裝置10。圖14顯示在移除虛設閘極層52後之裝置10。應注意保留鰭狀物16及覆蓋層18。因此，移除虛設閘極層52導致其中鰭狀物16所在之鈍化層54中的一開口51。即，應注意在鈍化層54內之開口51係鈍化層54內之空腔的一斷面。應注意開口51係類似於上述開口24。然而，在開口24界定閘極電極38及閘極接觸區域40之位置的同時，開口51界定閘極覆蓋鰭狀物16之一部分的位置。
圖15顯示形成與鈍化層54之側壁相鄰的間隔件56。間隔件56係類似上述間隔件28，且可使用以上有關間隔件28討論之相同方法及材料形成。例如，可用一間隔層之各向異性蝕刻來形成間隔件56，其中間隔件56可包括介電材料，例如氧化物。如同鈍化層20，鈍化層54具有一比鰭狀物16更大之高度，此允許在未形成與鰭狀物16之側壁相鄰的間隔件下，在鈍化層54之側壁上形成間隔件56。同時，應注意鈍化層54之高度係大於間隔件56的高度。(如以上有關間隔件30及28討論，應注意間隔件56由於所示之斷面而看似包括分離部分；然而，其可為單一間隔件之部分。因此，複數個間隔件56亦可稱為間隔件56。)
在形成間隔件56後，一閘極介電層58係形成在開口51內之鈍化層54上、及在間隔件56、絕緣層14及鰭狀物16上。在形成閘極介電層58後，一閘極層60係在閘極介電層58上形成。閘極介電層58及閘極層60係分別類似於上述閘極介電層32及閘極層34，且可使用以上有關閘極介電層32及閘極層34討論之相同方法及材料形成。
圖16顯示在圖案化及蝕刻閘極層60以形成閘極電極38及閘極接觸區域40後之裝置10。應注意，與上述閘極36不同，產生之閘極60係實質上不與鈍化層54之一頂部相連，而是在鈍化層54上延伸，以形成閘極電極38及閘極接觸區域40的剩餘部分。因此，應注意該閘極60應出現如圖8中所示。然而，應注意間隔件56將僅位於閘極電極38之一部分下，而非在所有閘極電極38及閘極接觸區域40下，如圖8中有關間隔件28所示。同樣地，在圖1至7之具體實施例中，應注意該閘極自鰭狀物16穿過閘極接觸區域40之部分，係置於其中鈍化層20未位於閘極34及絕緣層14間之絕緣層14上。然而，應注意在圖11至16之具體實施例中，鈍化層54其後未移除，且一部分的閘極電極38及閘極接觸區域40係形成在鈍化層54上。如圖1至7之具體實施例的情況，間隔件56可允許減少閘極長度尺寸及改進機械穩定性。
儘管本發明已針對特定導電率類型或電位極性說明，然而熟習技術者應明白導電率類型及電位極性可反轉。
再者，說明書及申請專利範圍中若有"前"、"後"、"頂部"、"底部"、"之上"、"之下"等名詞，則係用於說明之目的，並非描述永久之相對位置。應明白在適當情況中，所使用的該等名詞係可互換，使得本文所描述的本發明之具體實施例亦(例如)可在本文所顯示或所描述以外的其他方向中操作。
在前述說明書中，已參考特定具體實施例來說明本發明。然而，熟習此項技術者會明白，可在不脫離如以下申請專利範圍所提出之本發明之範疇下進行各種修改及變化。因此，說明書及圖式應視為示範而非限制意義，且所有此類修改皆意於涵蓋在本發明之範疇內。
以上已針對特定具體實施例來說明益處、其他優點及問題解決方案。然而，此等益處、優點、問題解決方案、及造成任何益處、優點、或解決方案發生或突顯其重要性之任何(多個)元件，均不應被視為任何或全部申請專利範圍之一關鍵、必要或本質特徵或元件。本文中所使用的名詞"包括"、"包含"或其任何其他變化係意於涵蓋非排斥性內含項，以包括所列元件之一製程、方法、物品或設備不僅包含該等元件，且可包含未明確列出或此類製程、方法、物品或設備固有的其他元件。
如本文所用，名詞"複數個"係界定為二或二個以上。如本文所用，名詞"另一"係界定為至少一第二或多個。
如本文所用，名詞"耦合"係界定為連接，儘管不必直接，亦無須機械式連接。
因為以上詳細說明係範例性，當描述"一具體實施例"時，其係一範例性具體實施例。因此，在此上下文中所用之字"一"非意欲指示具有一所述特徵之一及唯一的具體實施例。而是，許多其他具體實施例可(且通常確實)具有範例性"一具體實施例"的所述特徵。因此，如以上使用，當在一具體實施例之上下文中描述本發明時，該一具體實施例係本發明之許多可能具體實施例中之一。
儘管上述警示係有關在實施內容中之字詞"一具體實施例"的使用，熟習此項技術人士將理解若一所說明之請求項元件的特定數目係意欲在以下請求項中，則此一意圖將在請求項中明確地引用，且當未出現此引用時則不出現或預期此等限制。例如，在以下請求項中，當一請求項元件係描述為具有"一"特徵時，其意指該元件係限於所述之一且唯一的特徵。
本文所用名詞"一"或"一個"係界定為一或一個以上。同時，在請求項中使用諸如"至少一"及"一或多個"之引導式片語不應視為暗示由不定冠詞"一"或"一個"引入之另一請求項元件，會限制含有此引入請求項元件之任何特定請求項為僅含有一此元件之發明，即使當相同請求項包括引導式片語"一或多個"或"至少一"及諸如"一"或"一個"之不定冠詞。其對於使用定冠詞亦適用。
10．．．裝置
12．．．(半導體)層
14．．．絕緣層
16．．．鰭狀物
18．．．覆蓋層
20．．．鈍化層
22．．．圖案化遮罩層
24．．．開口
26．．．間隔層
28．．．間隔件
30．．．間隔件
32．．．閘極介電層
34．．．閘極層
36．．．閘極
38．．．閘極電極
40．．．閘極接觸區域
42．．．閘極接觸
44．．．第一源極/汲極區
46．．．第二源極/汲極區
48．．．尺寸
50．．．尺寸
51．．．開口
52．．．虛設閘極層
54．．．鈍化層
56．．．間隔件
58．．．閘極介電層
60．．．閘極層
本發明已藉由舉例來顯示且不受限於該等附圖，其中相同參考符號指示類似元件。
圖1至8顯示依據本發明之一具體實施例在處理一FinFET裝置中之各點處的斷面圖。
圖9顯示根據本發明之一具體實施例的FinFET之俯視圖。
圖10顯示透過圖9之FinFET所取得的斷面圖。
圖11至16顯示依據本發明之一替代具體實施例在處理一FinFET裝置中之各點處的斷面圖。
熟知技術人士應瞭解，圖式中之元件係為了簡單及清楚而顯示且不一定依比例繪製。例如，圖式中一些元件的尺寸可能會相對於其他元件誇大，以有助於增進對於本發明之具體實施例的瞭解。
10．．．裝置
16．．．鰭狀物
28．．．間隔件
38．．．閘極電極
40．．．閘極接觸區域
42．．．閘極接觸
44．．．第一源極/汲極區
46．．．第二源極/汲極區
Claims (19)
- 一種形成一半導體裝置的方法，該方法包含：提供一半導體層；在該半導體層上形成一鈍化層，其中該鈍化層具有一開口，其具有側壁；在該半導體層上形成一鰭狀物，其中在形成該鈍化層後，該鰭狀物係在該開口內；在該開口內形成一閘極的一部分；及沿該開口之該等側壁形成間隔件。
- 如請求項1之方法，其中該鰭狀物係在形成該鈍化層前形成。
- 如請求項1之方法，其進一步包含在該鰭狀物上形成一虛設閘極；及在形成該等間隔件前移除該虛設閘極；且其中形成該閘極係在移除該虛設閘極後執行。
- 如請求項3之方法，其中形成該閘極進一步包含形成一閘極電極及一閘極接觸區域，且形成虛設閘極進一步包含形成一用於該閘極電極的虛設結構。
- 如請求項1之方法，其中形成該等間隔件進一步包含：在該開口內及該鰭狀物上沉積一介電層，及各向異性蝕刻該介電層，以移除除了與該鈍化層相鄰之一些部分以外的該介電層之所有部分，以形成該等間隔件，其中該等間隔件具有一第一高度，且該鈍化層之開口成為一第二高度，其中該第一高度係小於該第二高度。
- 如請求項5之方法，其進一步包含：在該半導體層上提供一埋入式氧化層；在該鰭狀物上形成一覆蓋層；在該開口內及該鰭狀物上形成一閘極介電層，且其中：該形成該鰭狀物進一步包含在該埋入式氧化層上形成該鰭狀物；及該形成該閘極進一步包含在該閘極介電層上形成該閘極。
- 如請求項1之方法，其中形成該鈍化層進一步包含：沉積一鈍化層；在該鈍化層上形成一遮罩層，其中該遮罩層具有一圖案；及使用該遮罩層蝕刻該鈍化層以在該鈍化層中形成該開口。
- 如請求項1之方法，其中在該開口中形成該閘極之一部分進一步包含：形成該閘極之該部分，以致該閘極之該部分具有一頂部部分及一底部部分，其中：該頂部部分係實質上與該鈍化層之一頂部相連且具有一第一尺寸；該底部部分係與該等間隔件相鄰且在該等間隔件間具有一第二尺寸；該第二尺寸係平行於該第一尺寸；及 該第一尺寸係大於該第二尺寸。
- 如請求項1之方法，其中：形成該鰭狀物進一步包含形成具有一第一高度之該鰭狀物；及形成該鈍化層進一步包含形成具有一第二高度之該鈍化層，其中該第二高度係大於該第一高度。
- 一種形成一半導體裝置的方法，其包含：形成一半導體層；在該半導體層上形成一鈍化層，其中該鈍化層具有一開口，且其中該開口具有側壁；形成一在該半導體層上之鰭狀物，其中在形成該鈍化層後，該鰭狀物係在該鈍化層之開口內；形成一間隔件，其係與該鈍化層之開口的該等側壁相鄰；及形成一閘極，其中該閘極之一部分係在該鈍化層的開口內。
- 如請求項10之方法，其中該鰭狀物係在形成該鈍化層前形成。
- 如請求項10之方法，其中形成該閘極進一步包含形成一閘極電極及一閘極接觸區域。
- 如請求項10之方法，其中形成該間隔件進一步包含：在該鈍化層之開口內及該鰭狀物上沉積一介電層；及各向異性蝕刻該介電層以移除在該鰭狀物上之該介電層的至少部分，及與該鰭狀物相鄰之該介電層的至少部 分，以沿該鈍化層之開口的該等側壁形成該間隔件。
- 如請求項10之方法，其進一步包含在該鰭狀物上形成一虛設閘極；及在形成該間隔件前移除該虛設閘極；且其中該形成該閘極係在移除該虛設閘極後執行。
- 如請求項10之方法，其中該形成該鈍化層進一步包含：沉積一鈍化層；在該鈍化層上形成一遮罩層，其中該遮罩層具有一圖案；及蝕刻該鈍化層，其係使用該遮罩層以形成該鈍化層之開口。
- 一種半導體裝置，其包含：一半導體層；一鈍化層，其係在該半導體層上，其中該鈍化層具有一開口且該開口具有側壁；一鰭狀物，其係在該半導體層上且在該鈍化層之開口內；間隔件，其係與該鈍化層之開口的該等側壁相鄰；及一閘極，其中該閘極之一部分係在該鈍化層之開口內。
- 如請求項16之半導體裝置，其中：在該鈍化層之開口內的該閘極之部分具有頂部部分及一底部部分；該頂部部分係實質上與該鈍化層之一頂部相連且具有一第一尺寸； 該底部部分係與該等間隔件相鄰且一第二尺寸在該等間隔件間；該第二尺寸係平行於該第一尺寸；及該第一尺寸係大於該第二尺寸。
- 如請求項16之半導體裝置，其中：該鰭狀物具有一第一高度；該鈍化層具有一第二高度；及該第二高度係大於該第一高度。
- 如請求項17之半導體裝置，其中該閘極包含一金屬閘極。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/380,530 US7442590B2 (en) | 2006-04-27 | 2006-04-27 | Method for forming a semiconductor device having a fin and structure thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200742070A TW200742070A (en) | 2007-11-01 |
| TWI404206B true TWI404206B (zh) | 2013-08-01 |
Family
ID=38648827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096109944A TWI404206B (zh) | 2006-04-27 | 2007-03-22 | 形成具有鰭狀物之半導體裝置之方法及其結構 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7442590B2 (zh) |
| JP (1) | JP5208918B2 (zh) |
| KR (1) | KR20090005066A (zh) |
| CN (1) | CN101432877B (zh) |
| TW (1) | TWI404206B (zh) |
| WO (1) | WO2007127533A2 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6267958B1 (en) | 1995-07-27 | 2001-07-31 | Genentech, Inc. | Protein formulation |
| US8202780B2 (en) * | 2009-07-31 | 2012-06-19 | International Business Machines Corporation | Method for manufacturing a FinFET device comprising a mask to define a gate perimeter and another mask to define fin regions |
| JP5569243B2 (ja) * | 2010-08-09 | 2014-08-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
| US8901665B2 (en) * | 2011-12-22 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate structure for semiconductor device |
| US8987823B2 (en) | 2012-11-07 | 2015-03-24 | International Business Machines Corporation | Method and structure for forming a localized SOI finFET |
| US8766363B2 (en) | 2012-11-07 | 2014-07-01 | International Business Machines Corporation | Method and structure for forming a localized SOI finFET |
| US20140167162A1 (en) * | 2012-12-13 | 2014-06-19 | International Business Machines Corporation | Finfet with merge-free fins |
| US8981496B2 (en) | 2013-02-27 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate and gate contact structure for FinFET |
| US9018054B2 (en) | 2013-03-15 | 2015-04-28 | Applied Materials, Inc. | Metal gate structures for field effect transistors and method of fabrication |
| US8969155B2 (en) | 2013-05-10 | 2015-03-03 | International Business Machines Corporation | Fin structure with varying isolation thickness |
| US9287372B2 (en) * | 2013-12-27 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company Limited | Method of forming trench on FinFET and FinFET thereof |
| US9679985B1 (en) | 2016-06-20 | 2017-06-13 | Globalfoundries Inc. | Devices and methods of improving device performance through gate cut last process |
| CN109427664B (zh) * | 2017-08-24 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11973143B2 (en) | 2019-03-28 | 2024-04-30 | Intel Corporation | Source or drain structures for germanium N-channel devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525403B2 (en) * | 2000-09-28 | 2003-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device having MIS field effect transistors or three-dimensional structure |
| US6800905B2 (en) * | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
| US6803631B2 (en) * | 2003-01-23 | 2004-10-12 | Advanced Micro Devices, Inc. | Strained channel finfet |
| US6855989B1 (en) * | 2003-10-01 | 2005-02-15 | Advanced Micro Devices, Inc. | Damascene finfet gate with selective metal interdiffusion |
| US6855582B1 (en) * | 2003-06-12 | 2005-02-15 | Advanced Micro Devices, Inc. | FinFET gate formation using reverse trim and oxide polish |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6951783B2 (en) * | 2003-10-28 | 2005-10-04 | Freescale Semiconductor, Inc. | Confined spacers for double gate transistor semiconductor fabrication process |
| US7041542B2 (en) * | 2004-01-12 | 2006-05-09 | Advanced Micro Devices, Inc. | Damascene tri-gate FinFET |
| US6936516B1 (en) * | 2004-01-12 | 2005-08-30 | Advanced Micro Devices, Inc. | Replacement gate strained silicon finFET process |
| JP4796329B2 (ja) * | 2004-05-25 | 2011-10-19 | 三星電子株式会社 | マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法 |
-
2006
- 2006-04-27 US US11/380,530 patent/US7442590B2/en active Active
-
2007
- 2007-03-14 JP JP2009507865A patent/JP5208918B2/ja active Active
- 2007-03-14 WO PCT/US2007/063966 patent/WO2007127533A2/en active Application Filing
- 2007-03-14 CN CN200780015277XA patent/CN101432877B/zh active Active
- 2007-03-14 KR KR1020087026162A patent/KR20090005066A/ko not_active Application Discontinuation
- 2007-03-22 TW TW096109944A patent/TWI404206B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525403B2 (en) * | 2000-09-28 | 2003-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device having MIS field effect transistors or three-dimensional structure |
| US6800905B2 (en) * | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
| US6803631B2 (en) * | 2003-01-23 | 2004-10-12 | Advanced Micro Devices, Inc. | Strained channel finfet |
| US6855582B1 (en) * | 2003-06-12 | 2005-02-15 | Advanced Micro Devices, Inc. | FinFET gate formation using reverse trim and oxide polish |
| US6855989B1 (en) * | 2003-10-01 | 2005-02-15 | Advanced Micro Devices, Inc. | Damascene finfet gate with selective metal interdiffusion |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070254435A1 (en) | 2007-11-01 |
| JP5208918B2 (ja) | 2013-06-12 |
| CN101432877B (zh) | 2011-09-28 |
| JP2009535820A (ja) | 2009-10-01 |
| WO2007127533A2 (en) | 2007-11-08 |
| WO2007127533A3 (en) | 2008-06-26 |
| TW200742070A (en) | 2007-11-01 |
| KR20090005066A (ko) | 2009-01-12 |
| US7442590B2 (en) | 2008-10-28 |
| CN101432877A (zh) | 2009-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI404206B (zh) | 形成具有鰭狀物之半導體裝置之方法及其結構 | |
| US7629220B2 (en) | Method for forming a semiconductor device and structure thereof | |
| US10170609B2 (en) | Internal spacer formation from selective oxidation for Fin-first wire-last replacement gate-all-around nanowire FET | |
| US9853124B2 (en) | Method for fabricating a nanowire semiconductor transistor having an auto-aligned gate and spacers | |
| US9437436B2 (en) | Replacement metal gate FinFET | |
| US8536563B2 (en) | Nanowire field effect transistors | |
| CN103858215B (zh) | 非平坦晶体管以及其制造的方法 | |
| US8492232B2 (en) | Production of a transistor gate on a multibranch channel structure and means for isolating this gate from the source and drain regions | |
| TWI529940B (zh) | 相鄰元件之短路防範 | |
| US9123654B2 (en) | Trilayer SIT process with transfer layer for FINFET patterning | |
| TWI511292B (zh) | 形成具有替代通道材料之鰭式場效電晶體設備的方法 | |
| US20140084371A1 (en) | Multi-gate field effect transistor devices | |
| KR102569943B1 (ko) | 실리콘 나노와이어를 이용한 트랜지스터 및 그 제조방법 | |
| US20200312725A1 (en) | Method of forming a semiconductor device | |
| CN103681335B (zh) | 半导体器件制造方法 | |
| CN111799222A (zh) | 一种用于形成半导体器件的方法 |