JP2009535820A - フィンを有する半導体デバイスの形成方法及びその構造 - Google Patents
フィンを有する半導体デバイスの形成方法及びその構造 Download PDFInfo
- Publication number
- JP2009535820A JP2009535820A JP2009507865A JP2009507865A JP2009535820A JP 2009535820 A JP2009535820 A JP 2009535820A JP 2009507865 A JP2009507865 A JP 2009507865A JP 2009507865 A JP2009507865 A JP 2009507865A JP 2009535820 A JP2009535820 A JP 2009535820A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate
- layer
- passivation layer
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000002161 passivation Methods 0.000 claims abstract description 105
- 125000006850 spacer group Chemical group 0.000 claims abstract description 75
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
半導体デバイスの形成方法は、半導体層（１２）を提供する工程、側壁を備える開口部（２４）を有するパッシベーション層（２０）を前記半導体層の上に形成する工程、前記半導体層の上にフィン（１６）を形成し、前記パッシベーション層の形成後に前記フィンを前記開口部内に配置する工程、及び、前記開口部内にゲートの一部分を形成する工程を含む。一実施形態において、ダミーゲート（５２）が用いられる。一実施形態において、スペーサ（２８，５６）が前記パッシベーション層の開口部内に形成される。更にその構造が説明される。
Description
本発明は主に半導体プロセスに関し、より詳細には、フィンを有する半導体デバイスの形成に関する。
一般的に、ダブルゲートトランジスタはチャネルの厳密な静電気制御が可能であり、そのため、例えばより小さな寸法が得られるため望ましい。現在知られているダブルゲートトランジスタの一つの種類は、フィン型電界効果トランジスタ（フィン型ＦＥＴ）である。フィン型ＦＥＴは、一つ以上のフィンの上にゲート電極を形成し、ゲート電極に隣接するフィンの領域はデバイスのチャネル領域を形成する。しかし、これらのデバイスが縮小化されるのに伴い、機械特性は低下する。例えば、高アスペクトのフィンを囲む薄く高さのあるゲート電極のラッピングにより、機械的に不安定なゲート電極になることがある。この問題は、技術が向上し、またゲート長が継続的に縮小化するにつれて深刻化する。
本発明は、添付の図面により例示の目的で説明され、それらに限定されるものではなく、図面において、同様の符号は同様の要素を示している。
熟練した技術者は図の要素が簡潔性及び明りょう性のために図示され、必ずしも一定の縮尺で描かれていないことを十分理解する。例えば、図中のいくつかの要素の寸法は、本発明の実施形態の更なる理解を助けるために、他の要素に対して誇張されている。
熟練した技術者は図の要素が簡潔性及び明りょう性のために図示され、必ずしも一定の縮尺で描かれていないことを十分理解する。例えば、図中のいくつかの要素の寸法は、本発明の実施形態の更なる理解を助けるために、他の要素に対して誇張されている。
上述したように、デバイスの寸法が継続的に縮小化されるのに伴い、フィン型ＦＥＴトランジスタは機械的により不安定になる。そのため、一実施形態において、フィン型ＦＥＴはスペーサを用いて形成され、より小さなゲート寸法を可能にするのと同時に機械的安定性を向上させる。一実施形態において、スペーサはゲート電極の形成に先立って形成され、それにより機械的安定性の改善を可能にし、更に、より小さい、サブリソグラフィック寸法を得ることができる。
一実施形態において、半導体デバイスの形成方法は、半導体層を提供する工程、側壁を有する開口部を備えるパッシベーション層を前記半導体層の上に形成する工程、前記パッシベーション層の形成後にフィンが前記開口部内に位置するように、前記半導体層の上にフィンを形成する工程、及び、前記開口部内にゲートの一部分を形成することを含む。
更なる実施形態において、前記フィンは前記パッシベーション層の形成前に形成される。
更なる実施形態において、前記方法は前記開口部の側壁に沿ってスペーサを形成する工程を含む。更なる実施形態において、前記方法は前記フィンの上にダミーゲートを形成する工程、及び前記スペーサの形成前に前記ダミーゲートを除去する工程であって、前記ゲートの形成は前記ダミーゲートの除去後に行われる工程を含む。更なる実施形態において、前記ゲートの形成は、更にゲート電極及びゲートコンタクト領域を形成する工程を含み、ダミーゲートを形成する工程は、更に前記ゲート電極のためのダミー構造を形成する工程を含む。更なる実施形態において、前記スペーサを形成する工程は、前記開口部内及び前記フィンの上に誘電性層を堆積する工程、及び、前記誘電性層を異方的にエッチングし、前記パッシベーション層に隣接するいくつかの部分を除く前記誘電性層の全ての部分を除去してスペーサを形成する工程を含み、前記スペーサは第１の高さ、及び第２の高さとして前記パッシベーション層の前記開口部を有し、かつ前記第１の高さは前記第２の高さよりも低い。更なる実施形態において、前記方法は、更に前記半導体層の上に埋設された酸化物層を提供する工程、前記フィンの上にキャップ層を形成する工程、前記開口部内及び前記フィンの上にゲート誘電性層を形成する工程を有し、前記フィンを形成する工程は、更に前記埋設された酸化物層の上に前記フィンを形成する工程を含み、かつ、前記ゲートを形成する工程は、更に前記ゲート誘電性層の上にゲートを形成する工程を含む。更なる実施形態において、前記開口部内に前記ゲートの部分を形成する工程は、更に前記ゲートの部分が頂部及び底部を有するように前記ゲートの部分を形成する工程を含み、前記頂部は前記パッシベーション層の頂部にほぼ連続し、かつ第１の寸法を有し、前記底部は前記スペーサに隣接し、かつスペーサの間に第２の寸法を有し、前記第２の寸法は前記第１の寸法と平行であり、かつ前記第１の寸法は前記第２の寸法よりも大きい。
更なる実施形態において、前記方法は前記開口部の側壁に沿ってスペーサを形成する工程を含む。更なる実施形態において、前記方法は前記フィンの上にダミーゲートを形成する工程、及び前記スペーサの形成前に前記ダミーゲートを除去する工程であって、前記ゲートの形成は前記ダミーゲートの除去後に行われる工程を含む。更なる実施形態において、前記ゲートの形成は、更にゲート電極及びゲートコンタクト領域を形成する工程を含み、ダミーゲートを形成する工程は、更に前記ゲート電極のためのダミー構造を形成する工程を含む。更なる実施形態において、前記スペーサを形成する工程は、前記開口部内及び前記フィンの上に誘電性層を堆積する工程、及び、前記誘電性層を異方的にエッチングし、前記パッシベーション層に隣接するいくつかの部分を除く前記誘電性層の全ての部分を除去してスペーサを形成する工程を含み、前記スペーサは第１の高さ、及び第２の高さとして前記パッシベーション層の前記開口部を有し、かつ前記第１の高さは前記第２の高さよりも低い。更なる実施形態において、前記方法は、更に前記半導体層の上に埋設された酸化物層を提供する工程、前記フィンの上にキャップ層を形成する工程、前記開口部内及び前記フィンの上にゲート誘電性層を形成する工程を有し、前記フィンを形成する工程は、更に前記埋設された酸化物層の上に前記フィンを形成する工程を含み、かつ、前記ゲートを形成する工程は、更に前記ゲート誘電性層の上にゲートを形成する工程を含む。更なる実施形態において、前記開口部内に前記ゲートの部分を形成する工程は、更に前記ゲートの部分が頂部及び底部を有するように前記ゲートの部分を形成する工程を含み、前記頂部は前記パッシベーション層の頂部にほぼ連続し、かつ第１の寸法を有し、前記底部は前記スペーサに隣接し、かつスペーサの間に第２の寸法を有し、前記第２の寸法は前記第１の寸法と平行であり、かつ前記第１の寸法は前記第２の寸法よりも大きい。
更なる実施形態において、前記パッシベーション層を形成する工程は、更に、パッシベーション層を堆積する工程、前記パッシベーション層の上にパターンを有するマスク層を形成する工程、及び前記マスク層を用いて前記パッシベーション層をエッチングし、前記パッシベーション層に開口部を形成する工程を含む。
更なる実施形態において、前記フィンを形成する工程は、更に前記フィンを第１の高さで形成する工程を含み、かつ、前記パッシベーション層を形成する工程は、更に前記パッシベーション層を第２の高さで形成する工程を含み、前記第２の高さは前記第１の高さよりも高い。
別の実施形態において、半導体デバイスの形成方法は、半導体層を形成する工程、開口部を備え、前記開口部は側壁を有するパッシベーション層を前記半導体層の上に形成する工程、前記パッシベーション層の形成後に、フィンが前記パッシベーション層の開口部内に位置するように前記半導体層の上にフィンを形成する工程、前記パッシベーション層の開口部の側壁に隣接するスペーサを形成する工程、及び、ゲートの一部分が前記パッシベーション層の開口部内に位置するように前記ゲートを形成する工程を含む。
更なる実施形態において、フィンは前記パッシベーション層の形成前に形成される。
更なる実施形態において、前記ゲートを形成する工程は、更にゲート電極及びゲートコンタクト領域を形成する工程を含む。
更なる実施形態において、前記ゲートを形成する工程は、更にゲート電極及びゲートコンタクト領域を形成する工程を含む。
更なる実施形態において、前記スペーサを形成する工程は、更に前記パッシベーション層の開口部内及び前記フィンの上に誘電性層を堆積する工程、及び、前記誘電性層を異方的にエッチングして、前記フィンの上の誘電性層の少なくとも複数の部分、及び前記フィンに隣接する誘電性層の少なくとも複数の部分を除去し、前記パッシベーション層の開口部の前記側壁に沿ってスペーサを形成する工程を含む。
更なる実施形態において、前記方法は、更に前記フィンの上にダミーゲートを形成する工程、及び前記スペーサの形成前に前記ダミーゲートを除去する工程を含み、前記ゲートを形成する工程は前記ダミーゲートの除去後に行われる。
更なる実施形態において、パッシベーション層を形成する工程は、パッシベーション層を堆積する工程、前記パッシベーション層の上に、パターンを有するマスク層を形成する工程、及び前記マスク層を用いて前記パッシベーション層をエッチングし、前記パッシベーション層の開口部を形成する工程を含む。
別の実施形態において、半導体デバイスは、半導体層、前記半導体層の上のパッシベーション層であって、開口部を備え、前記開口部は側壁を有する前記パッシベーション層、半導体層の上及びパッシベーション層の開口部内のフィン、前記パッシベーション層の開口部の側壁に隣接するスペーサ、及び、ゲートの一部分がパッシベーション層の開口部内にある前記ゲートを含む。
更なる実施形態において、空隙内の前記ゲートの部分は頂部及び底部を有し、前記頂部は前記パッシベーション層の頂部にほぼ連続し、かつ第１の寸法を有し、前記底部は前記スペーサに隣接し、かつスペーサの間の第２の寸法を有し、前記第２の寸法は前記第１の寸法と平行であり、かつ前記第１の寸法は前記第２の寸法よりも大きい。
更なる実施形態において、前記フィンは第１の高さを有し、前記パッシベーション層は第２の高さを有し、かつ前記第２の高さは前記第１の高さよりも高い。
更なる実施形態において、前記ゲートは金属ゲートを含む。
更なる実施形態において、前記ゲートは金属ゲートを含む。
図８は本発明の様々な実施形態によって製造され得るフィン型ＦＥＴ半導体デバイスの全体図を示す。デバイス１０は、一方の端部に第１のソース／ドレイン領域４４を有し、反対側の端部に第２のソース／ドレイン領域４６を有するフィン部分１６を含む。ゲート電極３８はフィン１６の上に形成される。デバイス１０はまた、ゲート電極３８の一方の端部にゲートコンタクト領域４０を含む。ゲートコンタクト領域４０はゲートコンタクト４２を含む。デバイス１０はまた、ゲート電極３８及びゲートコンタクト領域４０の下に重なるスペーサ２８を含む。スペーサ２８及びゲート電極３８の下に重なる前記フィン１６の部分は、デバイス１０のチャネル領域を形成する。ゲート電極３８及びゲートコンタクト領域４０は、デバイス１０のゲートと称されることもある点に留意されたい。
デバイス１０の構成は典型例であり、代替の実施形態は多数の変更例を含む。例えば、ゲートコンタクト領域はゲート電極３８の両端に配置されてもよい。ソース／ドレイン領域４４及び４６の形状も実施形態によって異なってもよい。また、図８は単一のフィン１６のみを示しているが、代替の実施形態はフィンをいくつ含んでもよく、それによってゲート電極３８は前記フィンの上に形成されてもよい。また、ゲートコンタクトもいくつ形成されてもよい。図示されていないが、デバイス１０はまた、ソース／ドレイン領域４４及び４６に接触するソース／ドレインコンタクトをいくつ含んでもよい。図１〜７は、図８のデバイスの形成に用いられ得る様々なプロセス段階の断面図を示す。
図１は、フィン１６、パッシベーション層２０、及びパターン形成されたマスク層２２の形成後のデバイス１０を示す。デバイス１０は、層１２及び層１２の上に重なる絶縁層１４を含む。一実施形態において、層１２は、例えばシリコン層等の半導体層を含む。ただし、代替の実施形態において、層１２はあらゆる材料から形成され、絶縁層１４の支持体を提供するために用いられ得る。一実施形態において、絶縁層１４は酸化物である。絶縁層１４は埋設された酸化物層とみなされてもよい。フィン１６は絶縁層１４の上に形成され、例えばシリコン又はシリコンゲルマニウム等の半導体材料を含んでもよい。図示された実施形態において、フィン１６はまた、例えば窒化物等のキャップ層１８を含む。一実施形態において、フィン１６はセミコンダクタ・オン・インシュレータ（ＳＯＩ）ウェハを用いて形成される。この実施形態において、層（例えば層１２）に重なる絶縁層（例えば絶縁層１４）に重なる半導体層を有するＳＯＩウェハが提供される。提供されるＳＯＩの前記半導体層は、更にパターン形成され、フィン１６のような一つ以上のフィンが形成される。キャップ層１８が存在する場合、キャップ層１８及びフィン１６をもたらすフィンのパターン形成に先立ち、ＳＯＩウェハの上に一つの層が形成される。（キャップ層１８はキャップと称されることもある点に留意されたい。）
パッシベーション層２０は絶縁層１４及びフィン１６の上に形成される。一実施形態において、パッシベーション層２０は、例えばオルトケイ酸テトラエチル（ＴＥＯＳ）を用いて堆積される。パターン形成されたマスク層２２は、パッシベーション層２０の上に形成され、パターン形成されたマスク層は、ゲート電極３８及びゲートコンタクト領域４０に相当する開口部を画定する。一実施形態において、パターン形成されたマスク層はフォトレジストを含む。
パッシベーション層２０は絶縁層１４及びフィン１６の上に形成される。一実施形態において、パッシベーション層２０は、例えばオルトケイ酸テトラエチル（ＴＥＯＳ）を用いて堆積される。パターン形成されたマスク層２２は、パッシベーション層２０の上に形成され、パターン形成されたマスク層は、ゲート電極３８及びゲートコンタクト領域４０に相当する開口部を画定する。一実施形態において、パターン形成されたマスク層はフォトレジストを含む。
図２はパターン形成されたマスク層２２を用いてフィン１６の上のパッシベーション層２０の複数の部分を除去（例えばエッチング）し、開口部２４を形成した後のデバイス１０を示す。開口部２４はデバイス１０のゲートの少なくとも一部分の位置を画定する。例えば、図８に戻ると、開口部２４はゲート電極３８及びゲートコンタクト領域４０の位置を画定し得る。パッシベーション層２０内の開口部２４は、パッシベーション層２０内の空洞の断面であることに留意されたい。また、フィン１６は開口部２４内にあることに留意されたい。パッシベーション層２０内の開口部２４の形成後、パターン形成されたマスク層２２は除去される。
図３は、パッシベーション層２０の上、及び開口部２４内の絶縁層１４及びフィン１６（及び、存在する場合はキャップ層１８）の上にスペーサ層２６が形成された後のデバイス１０を示す。スペーサ層２６は、例えば堆積プロセスを用いて形成されてもよい。一実施形態において、スペーサ層２６は酸化物を含む。スペーサ層２６はあらゆる適切な誘電体を含むことができ、そのために誘電性層とも称されることに留意されたい。
図４はスペーサ層を異方的にエッチングして、パッシベーション層２０の側壁に隣接するスペーサ２８、及びフィン１６の側壁に隣接するスペーサ３０を形成する工程の中間段階におけるデバイス１０を示す。図５に示されるように、異方的エッチングはスペーサ３０が除去されるまで続けられる。ただし、パッシベーション層２０の高さはフィン１６の高さよりも高いため、スペーサ２８の複数の部分はパッシベーション層２０の側壁に隣接したまま残留する。そのため、スペーサ２８の高さはパッシベーション層２０の高さよりも低いことに留意されたい。後に説明されるように、スペーサ２８はデバイス１０の機械的特性を向上させるために用いられ得、また、より短いゲート長を得るためにも用いられ得る。（図４及び５において、断面図で示されているために、スペーサ３０及び２８はそれぞれ別個の部分を含んでいるように見えるが、図８の全体図でスペーサ２８に関して示されるように、それらはそれぞれ一つのスペーサの各部分であってもよい点に留意されたい。したがって、各スペーサ２８及び３０は、それぞれ一つのスペーサ２８及び一つのスペーサ３０ともみなされ得る。）
図６はパッシベーション層２０、スペーサ２８、フィン１６（及び、存在する場合はキャップ層１８）、及び絶縁層１４の上のゲート誘電性層３２が形成された後のデバイス１０を示す。ゲート誘電性層３２は、酸化物又は金属酸化物等のあらゆる種類のゲート誘電性材料を含む。ゲート誘電性層３２は、例えばハフニウム酸化物等の、二酸化ケイ素よりも高い誘電率（Ｋ）を有する材料（よって、高Ｋ材料とも称される）を含む。一実施形態において、図６に示されるように、ゲート誘電性層３２は化学蒸着（ＣＶＤ）又は原子層堆積（ＡＬＤ）によって堆積される。代替の実施形態において、ゲート誘電性層３２はフィン１６の側壁上に成長させてもよい。この実施形態において、ゲート誘電性層３２は、例えば成長させた二酸化ケイ素又は酸窒化ケイ素でもよい。また、この代替の実施形態において、ゲート誘電性層３２はフィン１６の側壁上のみに成長する。
図６はパッシベーション層２０、スペーサ２８、フィン１６（及び、存在する場合はキャップ層１８）、及び絶縁層１４の上のゲート誘電性層３２が形成された後のデバイス１０を示す。ゲート誘電性層３２は、酸化物又は金属酸化物等のあらゆる種類のゲート誘電性材料を含む。ゲート誘電性層３２は、例えばハフニウム酸化物等の、二酸化ケイ素よりも高い誘電率（Ｋ）を有する材料（よって、高Ｋ材料とも称される）を含む。一実施形態において、図６に示されるように、ゲート誘電性層３２は化学蒸着（ＣＶＤ）又は原子層堆積（ＡＬＤ）によって堆積される。代替の実施形態において、ゲート誘電性層３２はフィン１６の側壁上に成長させてもよい。この実施形態において、ゲート誘電性層３２は、例えば成長させた二酸化ケイ素又は酸窒化ケイ素でもよい。また、この代替の実施形態において、ゲート誘電性層３２はフィン１６の側壁上のみに成長する。
次に、ゲート層３４がゲート誘電性層３２の上に形成される。ゲート層３４はあらゆる種類の一つ又は複数のゲート材料を含むことができる。例えば、ゲート層３４はシリコンを含んでもよく、又は金属を含んでもよい。さらに、ゲート層３４は異なる層を何層含んでもよく、その場合、ゲート層３４はゲートスタック層に相当し得る。
図７は、ゲート層３４を平坦化し、ゲート３６を形成した後のデバイス１０を示す。ゲート３６はゲート電極部分（ゲート電極３８）及びゲートコンタクト部分（ゲートコンタクト領域４０）を含む。一実施形態において、平坦化の後、ゲート３６の頂部はパッシベーション層２０の頂部にほぼ連続する。よって、図７は、上述した図８のデバイス１０の全体図に沿った水平断面図に相当する点に留意されたい。
図９はソース／ドレイン領域４４及び４６、及びフィン１６の中央に沿った断面に相当する断面図を示す。図８のデバイス１０の全体図の同じ位置に沿った断面は図１０の断面図として示されている。ただし、図９において、パッシベーション層２０は依然存在する。したがって、フィン１６（及び、存在する場合はキャップ層）の上に重なるゲート３６及びスペーサ２８が示されている。図９において、ゲート３６の下に重なるフィン１６の部分はデバイス１０のチャネル領域を含む点に留意されたい。また、寸法４８はパターン形成されたマスク層２２によって画定される開口幅に相当し、デバイス１０の実際のゲート長に相当する寸法５０よりも大きいことに留意されたい。寸法４８はパッシベーション層２０の頂部にほぼ連続するゲート３６の頂部の長さに相当し、寸法５０はスペーサ２８に隣接するゲート３６の底部の長さに相当する点に留意されたい。そのため、スペーサ２８は、パターン形成されたマスク層２２又は他のリソグラフィー技術を用いて得られるゲート長よりも短いゲート長を得るために用いられ得る点に留意されたい。
図１０は図８の全体図に沿った断面図に相当し、パッシベーション層２０の除去後のデバイス１０を示す。スペーサ２８はゲート３６の側面に沿って残留する点に留意されたい。したがって、スペーサ２８はゲート３６に機械的支持を提供し、それによって、現行のフィン型ＦＥＴデバイスと比較すると、より機械的に安定なデバイスを可能にする。パッシベーション層２０の除去後、フィン型ＦＥＴデバイスを概ね完成させるために従来のプロセスが用いられてもよい。例えば、従来のプロセス技術を用いて、ゲート３６の側壁及びスペーサ２８に沿ってスペーサが形成されてもよい。また、従来のインプラントを用いて、ソース／ドレイン領域４４及び４６が形成されてもよい。
図１１〜１６は、本発明の代替の実施形態によって形成され、また、図８のデバイス１０をもたらすデバイス１０の断面図を示す。図１１は、層１２、絶縁層１４、フィン１６、及びキャップ層１８を示し、これらは全て図１を参照して説明された。フィン１６及びキャップ層１８の形成後、パターン形成されたダミーゲート層５２がフィン１６及びキャップ層１８の上に形成される。ダミーゲート層５２は後に除去されるため、容易に除去可能な、あらゆる適切な材料から形成される。一実施形態において、ソース／ドレイン注入はダミーゲート層５２の形成後に形成されてもよい。この態様において、ダミーゲート層５２は注入の間、フィン１６を保護し得る。ダミーゲート層５２は、後に形成されるゲート電極３８の少なくとも一部分のためのダミー構造とみなされてもよい。
図１２は、ダミーゲート層５２の上にパッシベーション層５４が形成された後のデバイス１０を示す。パッシベーション層５４はパッシベーション層２０に類似し、同じプロセス及び材料を用いて形成されてもよい。
図１３は、パッシベーション層５４を平坦化してダミーゲート層５２の頂部を露出させた後のデバイス１０を示す。図１４はダミーゲート層５２の除去後のデバイス１０を示す。フィン１６及びキャップ層１８が残留している点に留意されたい。したがって、ダミーゲート層５２の除去は、フィン１６が位置するパッシベーション層５４内の開口部５１をもたらす。すなわち、パッシベーション層５４内の開口部５１は、パッシベーション層５４内の空洞の断面である点に留意されたい。開口部５１は、上述した開口部２４に類似のものである点に留意されたい。ただし、開口部２４がゲート電極３８及びゲートコンタクト領域４４の位置を画定するのに対し、開口部５１はフィン１６の上に重なるゲートの部分の位置を画定する。
図１５は、パッシベーション層５４の側壁に隣接するスペーサ５６の形成を示す。スペーサ５６は上述したスペーサ２８に類似し、スペーサ２８に関して上述したものと同じ方法及び材料を用いて形成されてもよい。例えば、スペーサ層の異方的エッチングを用いてスペーサ５６を形成することができ、スペーサ５６は酸化物等の誘電性材料を含んでもよい。パッシベーション層２０と同様に、パッシベーション層５４はフィン１６よりも高い高さを有し、フィン１６の側壁に隣接するスペーサを形成することなくパッシベーション層５４の側壁上にスペーサ５６を形成することを可能にしている。また、パッシベーション層５４の高さはスペーサ５６の高さよりも高い点に留意されたい。（スペーサ３０及び２８に関して上述したように、断面図で示されるため、スペーサ５６は別個の部分を含むように見えるが、一つのスペーサの各部分でもあり得る。したがって、複数のスペーサ５６は一つのスペーサ５６ともみなされ得る。）
スペーサ５６の形成後、ゲート誘電性層５８が、パッシベーション層５４の上、及び、開口部５１内のスペーサ５６、絶縁層１４、及びフィン１６の上に形成される。ゲート誘電性層５８の形成後、ゲート層６０がゲート誘電性層５８の上に形成される。ゲート誘電性層５８及びゲート層６０は、それぞれ上述したゲート誘電性層３２及びゲート層３４に類似し、ゲート誘電性層３２及びゲート層３４に関して上述したものと同じ方法及び材料を用いて形成されてもよい。
スペーサ５６の形成後、ゲート誘電性層５８が、パッシベーション層５４の上、及び、開口部５１内のスペーサ５６、絶縁層１４、及びフィン１６の上に形成される。ゲート誘電性層５８の形成後、ゲート層６０がゲート誘電性層５８の上に形成される。ゲート誘電性層５８及びゲート層６０は、それぞれ上述したゲート誘電性層３２及びゲート層３４に類似し、ゲート誘電性層３２及びゲート層３４に関して上述したものと同じ方法及び材料を用いて形成されてもよい。
図１６は、ゲート層６０をパターン形成及びエッチングし、ゲート電極３８及びゲートコンタクト領域４０を形成した後のデバイス１０を示す。上述したゲート３６とは異なり、もたらされるゲート６０はパッシベーション層５４の頂部にほぼ連続しているのではなく、代わりにパッシベーション層５４の上に延出し、ゲート電極３８の残留部分及びゲートコンタクト領域４０を形成している点に留意されたい。よって、ゲート６０は図８に示されるように見える点に留意されたい。ただし、スペーサ２８に関して図８に示されるように、スペーサ５６はゲート電極３８及びゲートコンタクト領域４０全体の下にではなく、ゲート電極３８の一部分の下にのみ重なることに留意されたい。また、図１〜７の実施形態において、ゲートコンタクト領域４０を通るフィン１６から延出する前記ゲートの部分は、パッシベーション層２０がゲート３４及び絶縁層１４の間に位置していないところの絶縁層１４の上に重なることに留意されたい。しかし、図１１〜１６の実施形態において、パッシベーション層５４はほとんど除去されず、ゲート電極３８の一部分及びゲートコンタクト領域４０はパッシベーション層５４の上に形成される点に留意されたい。図１〜７の実施形態のように、スペーサ５６は、ゲート長の寸法の減少及び機械的安定性の改善を可能にし得る。
本発明は特定の導電型又は電位の極性に関して説明されたが、熟練した技術者は、導電型及び電位の極性が逆転され得ることを理解する。
更に、明細書及び特許請求の範囲において、「正面」、「背面」、「頂部」、「底部」、「上」、「下」等の用語があれば、それらは記述的な目的で用いられており、必ずしも恒常的な位置関係を説明するものではない。ここで説明される本発明の実施形態は、例えばここで示され又は説明される方向以外の他の方向においても実行可能であり、そのような適切な環境下において、上記のように用いられるこれらの用語は、互いに取替えることができるものと理解される。
更に、明細書及び特許請求の範囲において、「正面」、「背面」、「頂部」、「底部」、「上」、「下」等の用語があれば、それらは記述的な目的で用いられており、必ずしも恒常的な位置関係を説明するものではない。ここで説明される本発明の実施形態は、例えばここで示され又は説明される方向以外の他の方向においても実行可能であり、そのような適切な環境下において、上記のように用いられるこれらの用語は、互いに取替えることができるものと理解される。
以上の説明において、本発明は特定の実施形態を参照しつつ、詳細に説明されている。しかし、請求項において説明されるように、本発明の範囲から逸脱することなく多様な変形及び変更を実施し得ることを当業者は理解するであろう。したがって、本明細書及び図面は限定的な意味というよりも例示的な意味において認識されるべきであり、そのような変形の全ては本発明の範囲内に含まれるものと意図されている。
特定の実施形態に関して、利益、他の有利な点、及び問題の解決策が上述されている。しかしながら、これらの利益、有利な点、問題の解決策、及びあらゆる利益、有利な点、解決策を生じさせ又はより顕著にさせ得るあらゆる要素は、本請求項のいずれか若しくは全てにおいて、重要な、必須の、又は不可欠な特徴又は要素として解釈されるものではない。ここで用いられる用語「備える」、「備えている」、又はこれらの用語の他の活用形は、非独占的な包含に及ぶように意図されており、例えば、要素のリストを構成する工程、方法、物品、又は装置はこれらの要素だけを含むのではなく、明示的に記載されていない他の要素や、そのような工程、方法、物品、又は装置に固有の他の要素を含んでもよい。
ここで用いられる「複数」という用語は、２つ又は２つを超えることを意味する。ここで用いられる同用語は別に、少なくとも第２の、又はそれより後順位であることを意味する。
ここで用いられる「連結された」という用語は、必ずしも直接的に、及び必ずしも機械的にではないが、接続されていることを意味する。
上記の詳細な説明は典型例であるため、「一実施形態」と述べられる場合、それは一つの典型的な実施形態である。したがって、この文脈における「一」という用語の用法は、一つの説明される特徴を有する実施形態が唯一のものであることを示すように意図されているのではない。むしろ、他の多数の実施形態が典型的な「一実施形態」で説明された特徴を有する場合があり、また多くの場合は実際に有する。したがって、上記で用いられたように、本発明が一実施形態の文脈で説明される場合、その一実施形態は本発明の多数の可能な実施形態の中の一つである。
上記の詳細な説明は典型例であるため、「一実施形態」と述べられる場合、それは一つの典型的な実施形態である。したがって、この文脈における「一」という用語の用法は、一つの説明される特徴を有する実施形態が唯一のものであることを示すように意図されているのではない。むしろ、他の多数の実施形態が典型的な「一実施形態」で説明された特徴を有する場合があり、また多くの場合は実際に有する。したがって、上記で用いられたように、本発明が一実施形態の文脈で説明される場合、その一実施形態は本発明の多数の可能な実施形態の中の一つである。
詳細な説明における「一実施形態」という用語の用法に関する上記の注意書きにかかわらず、当業者は、仮に特定の数の請求項の要素が後続の請求項においても意図される場合、そのような意図はその請求項において明確に記載され、そのような記載がない場合はそのような限定は存在しないか、又は意図されていないことを理解するであろう。例えば、後続の請求項において、ある請求項の要素が「一つ」の特徴を有すると記載される場合、その要素はその説明された特徴の唯一つであると限定されるように意図されている。
更に、ここで用いられる「一つ」は、一つ又は一つを超えることを意味する。また、特許請求の範囲における「少なくとも一つ」及び「一つ以上」等の前置き句の用法は、たとえ同じ請求項が前置き句の「一つ以上」又は「少なくとも一つ」及び「一つ」等の不定冠詞を含んでいても、不定冠詞の「一つ」による別の請求項の要素の導入が、そのような要素を一つだけ含む発明に対して導入されたそのような請求項の要素を含むいずれかの特定の請求項を限定することを意味すると解釈されてはならない。定冠詞の用法にも同じことが当てはまる。
Claims (20)
- 半導体層を提供する工程と、
側壁を有する開口部を備えるパッシベーション層を前記半導体層の上に形成する工程と、
前記パッシベーション層の形成後に、フィンが前記開口部内に位置するように前記半導体層の上にフィンを形成する工程と、
前記開口部内にゲートの一部分を形成する工程とからなる半導体デバイスを形成する方法。 - 前記フィンが、前記パッシベーション層の形成前に形成される請求項１に記載の方法。
- 前記開口部の側壁に沿ってスペーサを形成する工程を更に備える請求項１に記載の方法。
- 前記フィンの上にダミーゲートを形成する工程と、
前記スペーサの形成前に前記ダミーゲートを除去する工程とを更に備え、前記ゲートを形成する工程は前記ダミーゲートの除去後に行われることからなる請求項３に記載の方法。 - 前記ゲートを形成する工程が、更にゲート電極及びゲートコンタクト領域を形成する工程を備え、かつ、ダミーゲートを形成する工程が、更に前記ゲート電極のためのダミー構造を形成する工程を更に備える請求項４に記載の方法。
- 前記スペーサを形成する工程が、更に
前記開口部内及び前記フィンの上に誘電性層を堆積する工程と、
前記誘電性層を異方的にエッチングし、前記パッシベーション層に隣接するいくつかの部分を除く前記誘電性層の全ての部分を除去し、前記スペーサを形成する工程とを備え、前記スペーサは第１の高さと、第２の高さとして前記パッシベーション層の開口部とを有し、前記第１の高さは前記第２の高さよりも低いことからなる請求項３に記載の方法。 - 前記半導体層の上に埋設された酸化物層を提供する工程と、
前記フィンの上にキャップ層を形成する工程と、
前記開口部内及び前記フィンの上にゲート誘電性層を形成する工程とを更に備え、前記フィンを形成する工程は、更に前記埋設された酸化物層の上にフィンを形成する工程を備え、かつ、前記ゲートを形成する工程は、更に前記ゲート誘電性層の上にゲートを形成する工程を更に備える請求項６に記載の方法。 - 前記パッシベーション層を形成する工程が、更に
パッシベーション層を堆積する工程と、
前記パッシベーション層の上に、パターンを有するマスク層を形成する工程と、
前記マスク層を用いて前記パッシベーション層をエッチングし、パッシベーション層内に開口部を形成する工程とを備える請求項１に記載の方法。 - 前記開口部内にゲートの一部分を形成する工程が、更に前記ゲートの部分が頂部及び底部を有するように前記ゲートの部分を形成する工程を備え、
前記頂部は前記パッシベーション層の頂部にほぼ連続し、かつ第１の寸法を有し、
前記底部は前記スペーサに隣接し、かつ前記スペーサ間に第２の寸法を有し、
前記第２の寸法は前記第１の寸法と平行であり、
前記第１の寸法は前記第２の寸法よりも大きいことからなる請求項３に記載の方法。 - フィンを形成する工程が、更に第１の高さを有するフィンを形成する工程を備え、かつ、
パッシベーション層を形成する工程が、更に第２の高さを有するパッシベーション層を形成する工程であって、前記第２の高さは前記第１の高さよりも高いことからなる請求項１に記載の方法。 - 半導体層を形成する工程と、
開口部を備え、かつ前記開口部が側壁を有するパッシベーション層を前記半導体層の上に形成する工程と、
前記パッシベーション層の形成後にフィンが前記パッシベーション層の開口部内に位置するように前記半導体層の上にフィンを形成する工程と、
前記パッシベーションの開口部の側壁に隣接するスペーサを形成する工程と、
ゲートの一部分が前記パッシベーション層の開口部内に位置するように、前記ゲートを形成する工程とからなる半導体デバイスの形成方法。 - 前記フィンが前記パッシベーション層の形成前に形成される請求項１１に記載の方法。
- 前記ゲートを形成する工程が、更にゲート電極及びゲートコンタクト領域を形成する工程を備える請求項１１に記載の方法。
- 前記スペーサを形成する工程が、更に
前記パッシベーション層の開口部内及び前記フィンの上に誘電性層を堆積する工程と、
前記誘電性層を異方的にエッチングして、前記フィンの上の前記誘電性層の少なくとも複数の部分、及び前記フィンに隣接する前記誘電性層の少なくとも複数の部分を除去し、前記パッシベーション層の前記開口部の前記側壁に沿って前記スペーサを形成する工程とを備える請求項１１に記載の方法。 - 前記フィンの上にダミーゲートを形成する工程と、
前記スペーサの形成前に前記ダミーゲートを除去する工程とを更に備え、
前記ゲートを形成する工程が前記ダミーゲートの除去後に行われることからなる請求項１１に記載の方法。 - 前記パッシベーション層を形成する工程が、更に
パッシベーション層を堆積する工程と、
前記パッシベーション層の上にパターンを有するマスク層を形成する工程と、
前記マスク層を用いて前記パッシベーション層をエッチングし、前記パッシベーション層の開口部を形成する工程とを備える請求項１１に記載の方法。 - 半導体層と、
前記半導体層の上のパッシベーション層であって、開口部を備え、前記開口部は側壁を有する前記パッシベーション層と、
前記半導体層の上及び前記パッシベーション層の開口部内のフィンと、
前記パッシベーション層の前記開口部の前記側壁に隣接するスペーサと、
ゲートの一部分が前記パッシベーション層の開口部内に位置する前記ゲートとからなる半導体デバイス。 - 前記パッシベーション層の開口部内の前記ゲートの部分が頂部及び底部を有し、
前記頂部が前記パッシベーション層の頂部にほぼ連続し、かつ第１の寸法を有し、
前記底部が前記スペーサに隣接し、かつ前記スペーサ間に第２の寸法を有し、
前記第２の寸法は前記第１の寸法と平行であり、
前記第１の寸法は前記第２の寸法よりも大きい請求項１７に記載の半導体デバイス。 - 前記フィンが第１の高さを有し、
前記パッシベーション層が第２の高さを有し、かつ、
前記第２の高さが前記第１の高さよりも高い請求項１７に記載の半導体デバイス。 - 前記ゲートが金属ゲートからなる請求項１８に記載の半導体デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/380,530 US7442590B2 (en) | 2006-04-27 | 2006-04-27 | Method for forming a semiconductor device having a fin and structure thereof |
| US11/380,530 | 2006-04-27 | ||
| PCT/US2007/063966 WO2007127533A2 (en) | 2006-04-27 | 2007-03-14 | Method for forming a semiconductor device having a fin and structure thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009535820A true JP2009535820A (ja) | 2009-10-01 |
| JP2009535820A5 JP2009535820A5 (ja) | 2010-04-30 |
| JP5208918B2 JP5208918B2 (ja) | 2013-06-12 |
Family
ID=38648827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009507865A Active JP5208918B2 (ja) | 2006-04-27 | 2007-03-14 | フィンを有する半導体デバイスを形成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7442590B2 (ja) |
| JP (1) | JP5208918B2 (ja) |
| KR (1) | KR20090005066A (ja) |
| CN (1) | CN101432877B (ja) |
| TW (1) | TWI404206B (ja) |
| WO (1) | WO2007127533A2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6267958B1 (en) | 1995-07-27 | 2001-07-31 | Genentech, Inc. | Protein formulation |
| US8202780B2 (en) * | 2009-07-31 | 2012-06-19 | International Business Machines Corporation | Method for manufacturing a FinFET device comprising a mask to define a gate perimeter and another mask to define fin regions |
| US8901665B2 (en) * | 2011-12-22 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate structure for semiconductor device |
| US8766363B2 (en) | 2012-11-07 | 2014-07-01 | International Business Machines Corporation | Method and structure for forming a localized SOI finFET |
| US8987823B2 (en) | 2012-11-07 | 2015-03-24 | International Business Machines Corporation | Method and structure for forming a localized SOI finFET |
| US20140167162A1 (en) * | 2012-12-13 | 2014-06-19 | International Business Machines Corporation | Finfet with merge-free fins |
| US8981496B2 (en) * | 2013-02-27 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate and gate contact structure for FinFET |
| US9018054B2 (en) | 2013-03-15 | 2015-04-28 | Applied Materials, Inc. | Metal gate structures for field effect transistors and method of fabrication |
| US8969155B2 (en) | 2013-05-10 | 2015-03-03 | International Business Machines Corporation | Fin structure with varying isolation thickness |
| US9287372B2 (en) * | 2013-12-27 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company Limited | Method of forming trench on FinFET and FinFET thereof |
| US9679985B1 (en) * | 2016-06-20 | 2017-06-13 | Globalfoundries Inc. | Devices and methods of improving device performance through gate cut last process |
| CN109427664B (zh) * | 2017-08-24 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11973143B2 (en) | 2019-03-28 | 2024-04-30 | Intel Corporation | Source or drain structures for germanium N-channel devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005071726A1 (en) * | 2004-01-12 | 2005-08-04 | Advanced Micro Devices, Inc. | Damascene tri-gate finfet |
| JP2005340810A (ja) * | 2004-05-25 | 2005-12-08 | Samsung Electronics Co Ltd | マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6800905B2 (en) * | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
| US6803631B2 (en) * | 2003-01-23 | 2004-10-12 | Advanced Micro Devices, Inc. | Strained channel finfet |
| US6855582B1 (en) * | 2003-06-12 | 2005-02-15 | Advanced Micro Devices, Inc. | FinFET gate formation using reverse trim and oxide polish |
| US6855989B1 (en) * | 2003-10-01 | 2005-02-15 | Advanced Micro Devices, Inc. | Damascene finfet gate with selective metal interdiffusion |
| US6951783B2 (en) * | 2003-10-28 | 2005-10-04 | Freescale Semiconductor, Inc. | Confined spacers for double gate transistor semiconductor fabrication process |
| US6936516B1 (en) * | 2004-01-12 | 2005-08-30 | Advanced Micro Devices, Inc. | Replacement gate strained silicon finFET process |
-
2006
- 2006-04-27 US US11/380,530 patent/US7442590B2/en active Active
-
2007
- 2007-03-14 KR KR1020087026162A patent/KR20090005066A/ko not_active Application Discontinuation
- 2007-03-14 CN CN200780015277XA patent/CN101432877B/zh active Active
- 2007-03-14 WO PCT/US2007/063966 patent/WO2007127533A2/en active Application Filing
- 2007-03-14 JP JP2009507865A patent/JP5208918B2/ja active Active
- 2007-03-22 TW TW096109944A patent/TWI404206B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005071726A1 (en) * | 2004-01-12 | 2005-08-04 | Advanced Micro Devices, Inc. | Damascene tri-gate finfet |
| JP2005340810A (ja) * | 2004-05-25 | 2005-12-08 | Samsung Electronics Co Ltd | マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007127533A3 (en) | 2008-06-26 |
| WO2007127533A2 (en) | 2007-11-08 |
| TWI404206B (zh) | 2013-08-01 |
| TW200742070A (en) | 2007-11-01 |
| CN101432877B (zh) | 2011-09-28 |
| US7442590B2 (en) | 2008-10-28 |
| US20070254435A1 (en) | 2007-11-01 |
| JP5208918B2 (ja) | 2013-06-12 |
| KR20090005066A (ko) | 2009-01-12 |
| CN101432877A (zh) | 2009-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5208918B2 (ja) | フィンを有する半導体デバイスを形成する方法 | |
| TWI657538B (zh) | 場效應電晶體的氣隙間隙壁 | |
| US7629220B2 (en) | Method for forming a semiconductor device and structure thereof | |
| US9859375B2 (en) | Stacked planar double-gate lamellar field-effect transistor | |
| US8637384B2 (en) | FinFET parasitic capacitance reduction using air gap | |
| JP5555698B2 (ja) | トレンチ分離を備えたフィン型半導体デバイスを形成する方法 | |
| US9472407B2 (en) | Replacement metal gate FinFET | |
| US20140327090A1 (en) | Finfet device with an etch stop layer positioned between a gate structure and a local isolation material | |
| US20170141212A1 (en) | Method for fabricating a nanowire semiconductor transistor having an auto-aligned gate and spacers | |
| US8513073B1 (en) | Silicon germanium channel with silicon buffer regions for fin field effect transistor device | |
| US10170634B2 (en) | Wire-last gate-all-around nanowire FET | |
| US8742508B2 (en) | Three dimensional FET devices having different device widths | |
| US9123654B2 (en) | Trilayer SIT process with transfer layer for FINFET patterning | |
| KR20110121630A (ko) | 나노와이어 메시 디바이스와 그 제조 방법 | |
| US9634125B2 (en) | Fin field effect transistor device and fabrication method thereof | |
| US8053348B2 (en) | Method of forming a semiconductor device using a sacrificial uniform vertical thickness spacer structure | |
| US20160049467A1 (en) | Fin field effect transistor device and fabrication method thereof | |
| US20140084371A1 (en) | Multi-gate field effect transistor devices | |
| WO2013029314A1 (zh) | 半导体器件及其制造方法 | |
| TWI502649B (zh) | 於共同基底上製造雙閘極與三閘極電晶體的方法 | |
| TWI514576B (zh) | 非平面化半導體結構及其製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100310 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5208918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |