CN112992681A - 绝缘体上鳍片的制造方法 - Google Patents
绝缘体上鳍片的制造方法 Download PDFInfo
- Publication number
- CN112992681A CN112992681A CN201911282038.1A CN201911282038A CN112992681A CN 112992681 A CN112992681 A CN 112992681A CN 201911282038 A CN201911282038 A CN 201911282038A CN 112992681 A CN112992681 A CN 112992681A
- Authority
- CN
- China
- Prior art keywords
- fin
- substrate
- oxidation
- insulator
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000012212 insulator Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000003647 oxidation Effects 0.000 claims abstract description 30
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000002041 carbon nanotube Substances 0.000 claims description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OQNXPQOQCWVVHP-UHFFFAOYSA-N [Si].O=[Ge] Chemical compound [Si].O=[Ge] OQNXPQOQCWVVHP-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种绝缘体上鳍片的制造方法，包括：在衬底上形成鳍片；在鳍片侧壁上形成侧墙；各向异性刻蚀衬底，在鳍片下方留下底部结构；各向同性刻蚀衬底，减小底部结构宽度；对底部结构执行氧化或氮化工艺，使其转变为绝缘体。依照本发明的绝缘体上鳍片的制造方法，通过特殊的分步刻蚀工艺形成了精细化的鳍片线条，通过氧化或氮化鳍片下部来形成与衬底的良好绝缘隔离，由此提高了器件性能和可靠性。
Description
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种在绝缘体上半导体中制造FinFET器件鳍片的方法。
背景技术
随着器件尺寸等比例缩减至22nm技术以及以下，诸如鳍片场效应晶体管(FinFET)和三栅(tri-gate)器件的三维多栅器件成为最有前途的新器件技术之一，这些结构增强了栅极控制能力、抑制了漏电与短沟道效应。
对于传统工艺而言，通过如下的步骤来对包括FinFETt、ri-gate器件的CMOS器件进行栅极图形化以及形成接触，以便实现隔离的功能器件：
1、采用布线-切割(line-and-cut)双光刻图形化技术以及随后刻蚀栅极堆叠来对栅极图形化；
2、采用统一特征尺寸和节距来沿一个方向印刷用于栅极图形化的平行线条；
3、仅在预定的网格节点处布置栅极线端(尖端)；
4、通过在形成器件间绝缘垫层之后光刻以及刻蚀来形成用于器件栅极电极和源/漏极的导电接触孔。
上述方法具有一些优点：
1、简化了适用于特殊照明模式的光刻；
2、消除了使得光刻、刻蚀和OPC复杂化的许多邻近效应。
FinFET和三栅器件与平面CMOS器件不同，是三维器件。通常，通过选择性干法或者湿法刻蚀在体衬底或者SOI衬底上形成半导体鳍片，然后横跨鳍片而形成栅极堆叠。三维三栅晶体管在垂直鳍片结构的三个侧边上均形成了导电沟道，由此提供“了全耗尽”运行模式。三栅晶体管也可以具有连接起来的多个鳍片以增大用于更高性能的总驱动能力。
然而，随着FinFET器件进入22nm技术节点并且进一步缩减，鳍片的尺寸变得越来越小，例如仅约 10～30nm。此时即便采用均匀性良好的外延生长，用于器件源/漏区的鳍片尺寸仍旧非常小，这使得难以在这些区域上形成有效的接触。另一方面，这些非常小尺寸的鳍片也是脆弱的，非常容易破裂，特别是对于形成在SOI晶片上的鳍片而言。因此，非常难以控制鳍片高度以及在体硅晶片上形成FinFET 所用的浅沟槽隔离(STI。)
发明内容
由上所述，本发明的目的在于克服上述技术困难，提高鳍片的参数控制精细度，以及提高鳍片间绝缘隔离效果。
为此，本发明提供了一种采用体衬底材料形成绝缘体上鳍片的制造方法，包括：在衬底上形成鳍片；在鳍片侧壁上形成侧墙；各向异性刻蚀衬底，在鳍片下方留下底部结构；各向同性刻蚀衬底，减小底部结构宽度；对底部结构执行氧化或氮化工艺，使其转变为绝缘体。
其中，衬底材质选自Si、Ge、SOI、GeOI、应变硅、SiGe、GaN、GaAs、InP、InSb、石墨烯、SiC、碳纳管的任一及其组合。
其中，形成侧墙的步骤进一步包括：在衬底和鳍片上形成保护层；各向异性刻蚀保护层，去除衬底和鳍片顶部的保护层，仅在鳍片侧壁上留下侧墙。
其中，侧墙材质选自氧化硅、氮化硅、氮氧化硅、类金刚石无定形碳的任一及其组合。
其中，各向同性刻蚀之后，底部结构宽度为鳍片宽度的2/3～1/2。
其中，氧化工艺包括热氧化、化学氧化或氮化、等离子氧化或氮化、气相氧化或氮化，或者倾斜注入氧或氮之后退火使其氧化或氮化。
其中，控制氧化或氮化工艺参数，使得底部结构完全氧化而转变为绝缘体。
其中，增加氧化或氮化工艺时间，使得衬底顶部被局部氧化或氮化以与绝缘体相接。
其中，各向同性和/或各向异性刻蚀工艺为等离子体干法刻蚀或者RIE。
其中，刻蚀气体选自NF3、SF6、CF4、CH2F2、CH3F、CHF3、Cl2的任一及其组合。
依照本发明的绝缘体上鳍片的制造方法，通过特殊的分步刻蚀工艺形成了精细化的鳍片线条，通过氧化鳍片下部来形成与衬底的良好绝缘隔离，由此提高了器件性能和可靠性。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1为三维栅器件的顶视图；
图2至图6为依照本发明的绝缘体上鳍片的制造方法各步骤的剖面示意图；以及
图7为依照本发明的绝缘体上鳍片的制造方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能有效提高鳍片的精细度、以及提高鳍片间绝缘隔离效果的绝缘体上鳍片的制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
图1所示为现有技术以及本发明中FinFET、三栅器件的顶视图，其中包括衬底1以及刻蚀衬底1形成的鳍片1F。图1中A-A’线为垂直鳍片1F延伸分布方向的剖面线，B-B’线为平行于并且通过鳍片1F延伸分布方向的剖面线。特别地，在以下图2至图6中，图左部所示为器件沿图1的A-A’剖面线得到的剖视图，而图右部所示为器件沿图1的B-B’剖面线得到的剖视图。
如图2所示，在衬底1上形成鳍片1F。提供衬底1，衬底1依照器件用途需要而合理选择，可包括单晶体硅(Si、)单晶体锗(Ge、)SOI、GeOI、应变硅(StrainedSi、)锗硅 (SiGe，)或是化合物半导体材料，例如氮化镓(GaN、)砷化镓(GaAs、)磷化铟(InP)、锑化铟(InSb，)以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底1优选地为体Si或SOI。光刻/刻蚀衬底1，在衬底1中形成多个沿第一方向(也即B-B’剖面线方向)平行分布的沟槽1G以及沟槽1G之间剩余的衬底1材料所构成的鳍片1F。沟槽1G的深宽比优选地大于5:1。对于SOI、GeOI等绝缘体上半导体衬底而言，刻蚀形成沟槽1G的停止位置为等于或者低于埋氧层(例如等于或者低于埋氧层的底面，甚至进入厚体衬底中，)由此使得在整个晶片上留下极薄的半导体材料层，这有助于保持足够的鳍片强度以承受后续侵蚀性的清洁。在本发明一个实施例中，与刻蚀工艺参数的选择相关，刻蚀形成的鳍片1F略微具有倾斜侧壁(截面上窄下宽)的剖面形态，此外该剖面也可以是具有垂直侧壁。鳍片1F例如具有10～30nm的平均宽度。
如图3所示，在整个器件也即衬底1与鳍片1F以及沟槽1G上形成保护层2。保护层2的形成工艺可以包括LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射、热氧化、化学氧化等，其材料可以选自氧化硅、氮化硅、氮氧化硅、类金刚石无定形碳等及其组合。优选地，控制工艺参数，使得保护层2在鳍片1F与沟槽1G上均具有均匀的厚度，例如1～10nm并优选5nm。
如图4所示，对晶片进行各向异性刻蚀，例如垂直方向刻蚀速率明显大于水平横向侵蚀速率(例如垂直刻蚀速率:水平刻蚀速率>＝5:1，)使得水平部分的保护层2完全被刻蚀除去而仅在鳍片1F侧壁上留下侧墙2S。刻蚀工艺例如是等离子干法刻蚀、反应离子刻蚀(RIE，)刻蚀气体例如包括氟基或氯基气体，例如NF3、SF6、CF4、CH2F2、CH3F、CHF3、Cl2等及其组合。优选地，增加刻蚀时间，增大垂直方向的刻蚀量，使得鳍片1F之间的沟槽1G深度增加，由此在图2所示鳍片1F下方留下了衬底1构成的鳍片底部结构1Fb。如图2所示，1Fb宽度大于1F宽度，例如具有15～50nm的宽度。此外，鳍片1F顶部的保护层2也相应地被去除，露出了其顶部以便于之后的源漏掺杂。
如图5所示，对晶片进行各向同性刻蚀，例如垂直方向刻蚀速率等于或者略小于水平方向刻蚀速率，使得鳍片底部结构1Fb被刻蚀而凹进、减小了宽度。各向同性刻蚀优选等离子干法刻蚀或者RIE，刻蚀气体与图4所示气体类似，也可以包括氟基或氯基气体，例如NF3、SF6、CF4、CH2F2、CH3F、CHF3、Cl2等及其组合，只是通过调整刻蚀气体的流量、配比以及其他保护性惰性气体或者氧化性气体的流量、气压、温度等工艺参数，使得垂直方向刻蚀速率等于或者略小于水平方向刻蚀速率。由于保护层2构成的侧墙2S的保护，鳍片1F此时并未受到各向同性刻蚀的侵蚀，使得最终鳍片1F 宽度大于底部结构1Fb的宽度，这有助于增大未来形成底部绝缘结构或者填充STI的空间，可以进一步有效提高器件的隔离效果。在本发明一个实施例中，通过调节工艺参数，使得鳍片底部结构1Fb剩余宽度仅为鳍片1F宽度的 2/3～1/2，例如5～20nm。
如图6所示，对鳍片底部结构1Fb执行氧化或氮化工艺，使其转变为绝缘体3。氧化工艺包括热氧化、化学氧化或氮化、等离子氧化或氮化、气相氧化或氮化，或者倾斜注入氧或氮之后退火使其氧或氮化。控制氧化或氮化工艺速率以及时间，使得鳍片底部结构1Fb完全被氧化或氮化转变为绝缘体3，由此实现了对于鳍片1F与衬底1之间的完全绝缘隔离，有利于提高器件的性能以及可靠性。依照衬底1、鳍片1F自身材质不同，绝缘体3材质可以是氧化硅、氧化锗、氧化锗硅、氮氧化镓、氮化硅等等，此外还可以掺杂具有F、N、C、S等其他元素。由于鳍片1F侧壁具有绝缘层2构成的侧墙2S保护，对于鳍片1F自身的氧化或氮化是足够缓慢的，使得氧化或氮化过程主要集中在对于底部结构1Fb的氧化或氮化，也即鳍片1F顶部基本没有氧化(即便有轻微氧化，也可以在后续过程中通过HF 基腐蚀液清洗而去除。)进一步优选地，可以适当增加氧化或氮化时间，以便使得衬底1表面也部分被氧化或氮化从而与鳍片绝缘隔离层3相接，以提高对于鳍片的支撑强度，并且同时也能增加绝缘隔离效果。
至此，参照图2至图6以及图7的流程图描述了本发明的绝缘体上鳍片的制造方法。此后，可以在A-A’方向沉积并刻蚀形成栅极堆叠，在栅极堆叠沿B-B’方向的两侧的鳍片1F中掺杂形成源漏区并制作接触，完成器件结构。
依照本发明的绝缘体上鳍片的制造方法，通过特殊的分步刻蚀工艺形成了精细化的鳍片线条，通过氧化鳍片下部来形成与衬底的良好绝缘隔离，由此提高了器件性能和可靠性。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (10)
1.一种绝缘体上鳍片的制造方法，包括：
在衬底上形成鳍片；
在鳍片侧壁上形成侧墙；
各向异性刻蚀衬底，在鳍片下方留下底部结构；各向同
性刻蚀衬底，减小底部结构宽度；
对底部结构执行氧化或氮化工艺，使其转变为氧化物或氮化物绝缘体。
2.如权利要求1所述的方法，其中，衬底材质选自Si、Ge、SOI、GeOI、应变硅、SiGe、GaN、GaAs、InP、InSb、石墨烯、SiC、碳纳管的任一及其组合。
3.如权利要求1所述的方法，其中，形成侧墙的步骤进一步包括：在衬底和鳍片上形成保护层；
各向异性刻蚀保护层，去除衬底和鳍片顶部的保护层，仅在鳍片侧壁上留下侧墙。
4.如权利要求1所述的方法，其中，侧墙材质选自氧化硅、氮化硅、氮氧化硅、类金刚石无定形碳的任一及其组合。
5.如权利要求1所述的方法，其中，各向同性刻蚀之后，底部结构宽度为鳍片宽度的2/3～1/2。
6.如权利要求1所述的方法，其中，氧化或氮化工艺包括热氧化、化学氧化或氮化、等离子氧化或氮化、气相氧化或氮化，或者倾斜注入氧或氮之后退火使其氧化或氮化。
7.如权利要求1所述的方法，其中，控制氧化或氮化工艺参数，使得底部结构完全氧化或氮化而转变为绝缘体。
8.如权利要求1所述的方法，其中，增加氧化或氮化工艺时间，使得衬底顶部被局部氧化或氮化以与绝缘体相接。
9.如权利要求1所述的方法，其中，各向同性和/或各向异性刻蚀工艺为等离子体干法刻蚀或者RIE。
10.如权利要求9所述的方法，其中，刻蚀气体选自NF3、SF6、CF4、CH2F2、CH3F、CHF3、Cl2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911282038.1A CN112992681A (zh) | 2019-12-13 | 2019-12-13 | 绝缘体上鳍片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911282038.1A CN112992681A (zh) | 2019-12-13 | 2019-12-13 | 绝缘体上鳍片的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112992681A true CN112992681A (zh) | 2021-06-18 |
Family
ID=76332482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911282038.1A Withdrawn CN112992681A (zh) | 2019-12-13 | 2019-12-13 | 绝缘体上鳍片的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992681A (zh) |
-
2019
- 2019-12-13 CN CN201911282038.1A patent/CN112992681A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251303B2 (en) | Method for fabricating a strained structure and structure formed | |
| CN108122846B (zh) | 包括鳍式场效应晶体管的半导体器件及其形成方法 | |
| US8648400B2 (en) | FinFET semiconductor device with germanium (GE) fins | |
| KR101633225B1 (ko) | ＦｉｎＦＥＴ 디바이스를 위한 핀 구조 | |
| US9343551B2 (en) | Methods for manufacturing a fin structure of semiconductor device | |
| US7154118B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| CN102034714B (zh) | 在块体半导体材料上用于形成隔离的鳍部结构的方法 | |
| JP5607420B2 (ja) | 電界効果トランジスタ（ｆｅｔ）インバータとその製造方法（単一ゲート・インバータのナノワイヤ・メッシュ） | |
| KR102612342B1 (ko) | 반도체 디바이스용 층간 유전체 구조물 내의 라이너 구조물 | |
| JP2012527776A (ja) | 複数の閾値電圧を有するナノワイヤ・メッシュｆｅｔ及びその製造方法 | |
| US10079143B2 (en) | Method of forming semiconductor device having wick structure | |
| KR100620446B1 (ko) | 핀 전계 효과 트랜지스터 및 이의 제조 방법 | |
| WO2012142734A1 (zh) | 浅沟槽隔离结构、其制作方法及基于该结构的器件 | |
| US20170213901A1 (en) | Selectively deposited spacer film for metal gate sidewall protection | |
| TW202038330A (zh) | 積體電路裝置及其形成方法 | |
| US9953976B2 (en) | Effective device formation for advanced technology nodes with aggressive fin-pitch scaling | |
| CN107464846A (zh) | 场效应晶体管和半导体结构 | |
| CN109473398B (zh) | 半导体元件及其制造方法 | |
| US20090256207A1 (en) | Finfet devices from bulk semiconductor and methods for manufacturing the same | |
| CN104425346A (zh) | 绝缘体上鳍片的制造方法 | |
| TW202203369A (zh) | 半導體結構 | |
| TWI799177B (zh) | 半導體裝置及其製造方法 | |
| CN112992681A (zh) | 绝缘体上鳍片的制造方法 | |
| JP2005228781A (ja) | 半導体装置およびその製造方法 | |
| CN107706110B (zh) | FinFET器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210618 |