CN107068764B - 半导体器件制备方法 - Google Patents
半导体器件制备方法 Download PDFInfo
- Publication number
- CN107068764B CN107068764B CN201710318784.6A CN201710318784A CN107068764B CN 107068764 B CN107068764 B CN 107068764B CN 201710318784 A CN201710318784 A CN 201710318784A CN 107068764 B CN107068764 B CN 107068764B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- semiconductor device
- oxide layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件制备方法，利用鳍形沟道结构中掺杂层和非掺杂层的湿法蚀刻速度的差异，蚀刻去除栅极底部结构形成悬空于半导体衬底上方的沟道，形成全包围的栅极结构，在以鳍式场效应晶体管为半导体基体的结构中有效地抑制了短沟道效应、漏场和穿通的问题，提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体工艺领域，特别涉及一种半导体器件制备方法。
背景技术
随着集成电路的发展，器件尺寸越来越小，集成度越来越高，随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。
目前鳍式场效应管在小尺寸领域被广泛使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(short channeleffect)的特殊效用，正是半导体业界所追求的非平面技术之一。在这种结构中，由于半导体器件的沟道被栅极包围，所以半导体器件漏场的影响也被消除，有效抑制了半导体器件的漏电及穿通问题。由于全包围栅极悬空于底部半导体衬底之上，因此全包围栅极器件的制造工艺较为复杂。
发明内容
本发明提出了一种半导体器件制备方法，用于制作具有全包围栅极的半导体器件，从而解决上述问题。
为达到上述目的，本发明提供一种半导体器件制备方法，所述半导体器件为鳍式场效应晶体管结构，包括以下步骤：
步骤一：提供一以鳍式场效应晶体管为半导体基体的半导体衬底，所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区，所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层；所述掩膜层为氮化硅或者氮氧化硅；
步骤二：对步骤一所述的结构进行氧化物层沉积，直至将所述半导体衬底覆盖，使得所述氧化物层上表面与所述掩膜层上表面齐平，去除部分所述氧化物层，被去除的氧化物层的深度大于所述掩膜层的高度；
步骤三：对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长，所述掺杂外延层向所述鳍形沟道区两侧横向生长，接着将所述掩膜层去除，继续去除部分所述氧化物层，被去除的氧化物层的深度小于所述掺杂外延生长层与半导体衬底之间的高度；
步骤四：刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区，直至所述鳍形沟道区的顶部与剩余的所述氧化物层齐平，对所述掺杂外延层沉积导电材料层形成全包围栅极。
作为优选，所述半导体基体为单晶硅。
作为优选，所述氧化物层材料为氧化硅。
作为优选，所述掺杂外延层为硅掺杂或者碳掺杂。
作为优选，步骤二和步骤三中去除部分所述氧化物层的方法为湿法刻蚀或者SiCoNi蚀刻。
作为优选，步骤四中刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区使用湿法刻蚀。
作为优选，步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积介电层和金属层，所述介电层的介电常数高于二氧化硅。
作为优选，步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积氧化层和多晶硅。
作为优选，沉积氧化层的方法为使用氧化工艺或者原位水汽生成工艺。
与现有技术相比，本发明的有益效果是：本发明提供一种半导体器件制备方法，所述半导体器件为鳍式场效应晶体管结构，使用如下步骤制作全包围栅极：步骤一：提供一以鳍式场效应晶体管为半导体基体的半导体衬底，半导体衬底上方形成有漏区、源区以及位于源区和漏区之间的鳍形沟道区，源区、漏区和鳍形沟道区上表面覆盖掩膜层；
步骤二：对步骤一的结构进行氧化物层沉积，直至将半导体衬底覆盖，使得氧化物层上表面与掩膜层上表面齐平，去除部分氧化物层，被去除的氧化物层的深度大于掩膜层的高度；
步骤三：对步骤二中暴露出的位于掩膜层下方的鳍形沟道区进行掺杂外延层的生长，掺杂外延层向鳍形沟道区两侧横向生长，接着将掩膜层去除，继续去除部分氧化物层，被去除的氧化物层的深度小于掺杂外延生长层与半导体衬底之间的高度；
步骤四：刻蚀位于两侧掺杂外延层之间的鳍形沟道区，直至鳍形沟道区的顶部与剩余的氧化物层齐平，对掺杂外延层沉积导电材料层形成全包围栅极。
使用本发明提供的上述制备方法，能够形成全包围的栅极结构，在以鳍式场效应晶体管为半导体基体的结构中有效地抑制了短沟道效应、漏场和穿通的问题，提高了半导体器件的性能。
附图说明
图1至图8为本发明提供的半导体器件制备方法过程示意图。
图中：10-半导体衬底、20-半导体基体、21-源区、22-漏区、23-鳍形沟道区、30-掩膜层、40-氧化物层、50-掺杂外延层、60-介电层、70-金属层。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
请参照图1至图8，其中图2至图7为图1的横截面视角，本发明提供一种半导体器件制备方法，所述半导体器件具有鳍式场效应晶体管结构，包括以下步骤：
步骤一：请参照图1，提供一以鳍式场效应晶体管为半导体基体20的半导体衬底10在图1中具有该结构的半导体基体20位于半导体衬底10之上，在本实施例中，半导体基体20使用单晶硅；所半导体基体20中形成有漏区22、源区21以及位于所述源区21和漏区22之间的鳍形沟道区23，这三个区从半导体衬底10处向上延伸，并且这三个区的上表面皆被掩膜层30覆盖，掩膜层30材料为氮化硅或者氮氧化硅；
步骤二：请参照图2，对步骤一所述的结构进行氧化物层40沉积，直至将所述半导体衬底10覆盖，使得所述氧化物层40上表面与所述掩膜层30上表面齐平，氧化物层40的材料为氧化硅，接着去除部分所述氧化物层40，请参照图3，被去除的氧化物层40的深度大于所述掩膜层30的高度，也就是说将掩膜层30下方的部分鳍形沟道区23露出；
步骤三：对步骤二中暴露出的位于所述掩膜层30下方的所述鳍形沟道区23进行掺杂外延层50的生长，本实施例中掺杂外延层50可以为硅掺杂或者碳掺杂，所述掺杂外延层50向所述鳍形沟道区23两侧横向生长，也就是说掺杂外延层50的生长方向与半导体衬底10平行，形成如图4所示的结构；接着请参照图5，将所述掩膜层30去除，然后继续去除所述掺杂外延层50下方的部分所述氧化物层40，被去除的氧化物层40的深度小于所述掺杂外延层50与半导体衬底10之间的高度；
步骤四：请参照图6，使用湿法刻蚀蚀刻位于两侧掺杂外延层50之间的所述鳍形沟道区23，直至所述鳍形沟道区23的顶部与剩余的所述氧化物层40齐平，由于两侧的掺杂外延层50虽然从鳍形沟道区23向两侧生长，但是它们是位于源区21和漏区22之间的，也就是说如图8所示，掺杂外延层50两段各自固定在源区21一侧和漏区22一侧，因此即使两侧掺杂外延层50之间的鳍形沟道区23被刻蚀掉，其两段仍旧被源区21一侧和漏区22一侧固定，使其悬空在半导体衬底10的上方，然后对所述掺杂外延层50沉积导电材料层形成全包围栅极。
具体地，形成全包围栅极的方法为，在掺杂外延层50上依次沉积高介电常数材料制成的介电层60和金属层70，形成全包围的金属栅极。所谓高介电常数材料也就是该材料的介电常数高于二氧化硅。
或者也可以制作全包围的非金属栅极，采用氧化工艺或者原位水汽生成工艺(ISSG，in situ steam generation)在掺杂外延层50的外侧形成氧化层后，然后继续沉积多晶硅形成多晶硅栅极。
较佳地，步骤二和步骤三中去除部分所述氧化物层40的方法为湿法刻蚀或者SiCoNi蚀刻。
本发明提供的半导体器件制备方法，利用鳍形沟道结构中掺杂层和非掺杂层的湿法蚀刻速度的差异，蚀刻去除栅极底部结构形成悬空于半导体衬底10上方的沟道，形成全包围的栅极结构，在以鳍式场效应晶体管为半导体基体20的结构中有效地抑制了短沟道效应、漏场和穿通的问题，提高了半导体器件的性能。
本发明对上述实施例进行了描述，但本发明不仅限于上述实施例。显然本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种半导体器件制备方法，所述半导体器件为鳍式场效应晶体管结构，其特征在于，包括以下步骤：
步骤一：提供一以鳍式场效应晶体管为半导体基体的半导体衬底，所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区，所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层；所述掩膜层为氮化硅或者氮氧化硅；
步骤二：对步骤一所述的结构进行氧化物层沉积，直至将所述半导体衬底覆盖，使得所述氧化物层上表面与所述掩膜层上表面齐平，去除部分所述氧化物层，被去除的氧化物层的深度大于所述掩膜层的高度；
步骤三：对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长，所述掺杂外延层向所述鳍形沟道区两侧横向生长，接着将所述掩膜层去除，继续去除部分所述氧化物层，被去除的氧化物层的深度小于所述掺杂外延层与半导体衬底之间的高度；
步骤四：刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区，直至所述鳍形沟道区的顶部与剩余的所述氧化物层齐平，对所述掺杂外延层沉积导电材料层形成全包围栅极。
2.如权利要求1所述的半导体器件制备方法，其特征在于，所述半导体基体为单晶硅。
3.如权利要求1所述的半导体器件制备方法，其特征在于，所述氧化物层材料为氧化硅。
4.如权利要求1所述的半导体器件制备方法，其特征在于，所述掺杂外延层为硅掺杂或者碳掺杂。
5.如权利要求1所述的半导体器件制备方法，其特征在于，步骤二和步骤三中去除部分所述氧化物层的方法为湿法刻蚀或者SiCoNi蚀刻。
6.如权利要求1所述的半导体器件制备方法，其特征在于，步骤四中刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区使用湿法刻蚀。
7.如权利要求1所述的半导体器件制备方法，其特征在于，步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积介电层和金属层，所述介电层的介电常数高于二氧化硅。
8.如权利要求1所述的半导体器件制备方法，其特征在于，步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积氧化层和多晶硅。
9.如权利要求8所述的半导体器件制备方法，其特征在于，沉积氧化层的方法为氧化工艺或者原位水汽生成工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710318784.6A CN107068764B (zh) | 2017-05-08 | 2017-05-08 | 半导体器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710318784.6A CN107068764B (zh) | 2017-05-08 | 2017-05-08 | 半导体器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107068764A CN107068764A (zh) | 2017-08-18 |
| CN107068764B true CN107068764B (zh) | 2020-02-18 |
Family
ID=59596067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710318784.6A Active CN107068764B (zh) | 2017-05-08 | 2017-05-08 | 半导体器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107068764B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114497039B (zh) * | 2022-04-01 | 2022-07-19 | 合肥晶合集成电路股份有限公司 | 3d半导体器件及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456609A (zh) * | 2012-06-05 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种全包围栅极器件形成纳米线的方法 |
| CN104966669A (zh) * | 2015-07-22 | 2015-10-07 | 上海华力微电子有限公司 | 一种全包围栅结构的制造方法 |
| CN104979216A (zh) * | 2015-07-22 | 2015-10-14 | 上海华力微电子有限公司 | 全包围栅极鳍形半导体器件制备方法 |
| CN105161535A (zh) * | 2015-07-22 | 2015-12-16 | 上海华力微电子有限公司 | 多沟道全包围栅极鳍式半导体器件制备方法 |
| CN105226099A (zh) * | 2015-10-14 | 2016-01-06 | 上海华力微电子有限公司 | 一种FinFET器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8735869B2 (en) * | 2012-09-27 | 2014-05-27 | Intel Corporation | Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates |
| US9502673B2 (en) * | 2015-03-31 | 2016-11-22 | International Business Machines Corporation | Transistor devices with tapered suspended vertical arrays of carbon nanotubes |
-
2017
- 2017-05-08 CN CN201710318784.6A patent/CN107068764B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456609A (zh) * | 2012-06-05 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种全包围栅极器件形成纳米线的方法 |
| CN104966669A (zh) * | 2015-07-22 | 2015-10-07 | 上海华力微电子有限公司 | 一种全包围栅结构的制造方法 |
| CN104979216A (zh) * | 2015-07-22 | 2015-10-14 | 上海华力微电子有限公司 | 全包围栅极鳍形半导体器件制备方法 |
| CN105161535A (zh) * | 2015-07-22 | 2015-12-16 | 上海华力微电子有限公司 | 多沟道全包围栅极鳍式半导体器件制备方法 |
| CN105226099A (zh) * | 2015-10-14 | 2016-01-06 | 上海华力微电子有限公司 | 一种FinFET器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107068764A (zh) | 2017-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11205594B2 (en) | Fin spacer protected source and drain regions in FinFETs | |
| US10170375B2 (en) | FinFET devices with unique fin shape and the fabrication thereof | |
| US10164031B2 (en) | FinFET with two fins on STI | |
| US9252233B2 (en) | Air-gap offset spacer in FinFET structure | |
| US9324713B1 (en) | Eliminating field oxide loss prior to FinFET source/drain epitaxial growth | |
| US10312155B2 (en) | FinFET device and fabrication method thereof | |
| US9219114B2 (en) | Partial FIN on oxide for improved electrical isolation of raised active regions | |
| US20170077222A1 (en) | Semiconductor device and manufacturing method thereof | |
| US9595589B2 (en) | Transistor with performance boost by epitaxial layer | |
| US9716096B1 (en) | Semiconductor structure with feature spacer and method for manufacturing the same | |
| TW201618307A (zh) | 半導體元件及其製造方法 | |
| US8288231B1 (en) | Method of fabricating a recessed channel access transistor device | |
| US9472576B2 (en) | Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition | |
| TWI682548B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| US10177231B2 (en) | Semiconductor device and method for fabricating the same | |
| US9496282B2 (en) | Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition | |
| CN113782441A (zh) | FinFET的制造方法 | |
| US9799753B2 (en) | FinFET having isolation structure and method of forming the same | |
| CN107068764B (zh) | 半导体器件制备方法 | |
| US10141429B2 (en) | FinFET having isolation structure and method of forming the same | |
| CN108807179B (zh) | 半导体结构及其形成方法 | |
| CN111477548B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105097522B (zh) | 半导体器件及其形成方法 | |
| US9401310B2 (en) | Method to form trench structure for replacement channel growth | |
| US20140038417A1 (en) | Semiconductor structure and process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |