CN106057876B - 具有反向续流能力的igbt及其制造方法 - Google Patents

具有反向续流能力的igbt及其制造方法 Download PDF

Info

Publication number
CN106057876B
CN106057876B CN201610566543.9A CN201610566543A CN106057876B CN 106057876 B CN106057876 B CN 106057876B CN 201610566543 A CN201610566543 A CN 201610566543A CN 106057876 B CN106057876 B CN 106057876B
Authority
CN
China
Prior art keywords
groove
igbt
layer
semiconductor substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610566543.9A
Other languages
English (en)
Other versions
CN106057876A (zh
Inventor
柯行飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610566543.9A priority Critical patent/CN106057876B/zh
Publication of CN106057876A publication Critical patent/CN106057876A/zh
Application granted granted Critical
Publication of CN106057876B publication Critical patent/CN106057876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有反向续流能力的IGBT，包括：正面MOS结构，N型漂移区，背面集电极结构；背面集电极结构包括N+缓冲层，P+注入层和背面金属层。P+注入层的图形结构通过在半导体衬底正面形成的凹槽进行定义，N+缓冲层的结深大于所述凹槽的深度，P+注入层小于所述凹槽的深度并位于凹槽之间的半导体衬底的N+缓冲层的背面；背面金属层完全填充凹槽且延伸到凹槽外的整个半导体衬底背面。本发明还公开了一种具有反向续流能力的IGBT的制造方法。本发明不需要采用背面光刻和去胶工艺就能集成具有反向续流能力的二极管结构，工艺简单，成品率高，能提高可制造性。

Description

具有反向续流能力的IGBT及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种具有反向续流能力的IGBT；本发明还涉及一种具有反向续流能力的IGBT的制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件,其中BJT一般采用能工作在高电压和高电流下的巨型晶体管(Giant Transistor，GTR)也即电力晶体管；IGTB兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
普通IGBT结构因为背面有一个PN反向结，该PN反向结是由P+注入层和N+缓冲层形成的，故不具备反向续流能力，应用中一般需要并联续流二极管。
为了使IGBT自身具有反向续流能力，在完成正面制程后，需要将晶圆即半导体衬底的晶圆反转减薄后在背面进行光刻和注入，在半导体衬底背面形成P型区和N型区相间的结构，以集成续流二极管。但减薄晶圆的背面光刻和去胶难以进行且碎片率较高。
如图1所示，是现有具有反向续流能力的IGBT的结构示意图；包括：N型掺杂的漂移区101，正面MOS结构102和背面集电极结构103。
漂移区101由形成于半导体衬底如硅衬底表面的N型轻掺杂区组成，N型掺杂区能采用N型外延层组成。
正面MOS结构102包括：
P型体区104，形成于所述漂移区101表面。
在所述P型体区104表面形成有由N+区组成的源区107。
栅极结构采用沟槽栅，包括：多个沟槽，各所述沟槽穿过所述P型体区104且各所述沟槽的进入到所述漂移区101中。
在各所述沟槽的底部表面和侧面形成有栅介质层如栅氧化层105，在各所述沟槽中填充有多晶硅栅106；被各所述多晶硅栅106侧面覆盖的所述P型体区104表面用于形成沟道。
在所述半导体衬底的正面形成有层间膜108，所述层间膜108将所述源区107、所述多晶硅栅106和所述P型体区104表面覆盖。
在所述源区107和所述多晶硅栅106的顶部分别形成有穿过所述层间膜108的接触孔109。在所述源区107所对应的所述接触孔109的底部形成有P+接触区110，所述P+接触区110穿过所述源区107并和底部的所述P型体区104相接触。
在所述层间膜108的表面形成有正面金属层111图形结构，所述正面金属层111图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔109和底部的所述源区107接触，所述栅极通过对应的接触孔109和底部的所述多晶硅栅106接触。
背面集电极结构103包括：
在所述漂移区101的底部表面形成有由N+区组成的N+缓冲层112以及由P+区组成的P+注入层113。
为了形成具有反向续流能力，P+注入层113不再是连续的结构，而是将P+注入层113设计成图形结构，在各P+注入层113之间间隔N+缓冲层112的N+区。这样，背面金属层114会同时和P+注入层113和N+缓冲层112接触，背面金属层114作为集电极。
在器件正向导通时，集电极相对于发射极为正向偏置，这时，P+注入层113和N+缓冲层112以及N型漂移区101之间形成的PN结正偏，P+注入层113的空穴会注入到漂移区101中；在器件反向偏置时，发射极相对于集电极为正向偏置，这时P型体区104和漂移区101以及N+缓冲层112组成的PN结正偏，会形成反向续流。
现有技术中，为了在半导体衬底背面形成图1所示的P+区和N+区相间隔交替排列的图形结构，需要在半导体衬底减薄后进行光刻工艺定义出所要注入的区域，如图2所示，是现有具有反向续流能力的IGBT背面工艺的示意图，可以看出，在形成N+缓冲层112之后，形成光刻胶图形115，光刻胶图形115将P+注入层113的形成区域打开；之后以光刻胶图形115为掩模进行P+注入形成P+注入层113；之后需要去除光刻胶图形115。
在集成电路制造工艺中，采用光刻胶定义注入区域，之后再去除光刻胶是一种常规工艺。但是在IGBT的背面工艺中，由于此时的半导体衬底已经减薄，在较薄的半导体衬底背面进行光刻和去胶工艺具有较大的困难且碎片率较高。
发明内容
本发明所要解决的技术问题是提供一种具有反向续流能力的IGBT,不需要采用背面光刻和去胶工艺就能集成具有反向续流能力的二极管结构，工艺简单，成品率高，能提高可制造性。为此，本发明还提供一种具有反向续流能力的IGBT的制造方法。
为解决上述技术问题，本发明提供的具有反向续流能力的IGBT包括：正面MOS结构，N型漂移区，背面集电极结构。
所述N型漂移区由N型外延层组成，所述N型外延层形成于表面具有凹槽且所述凹槽中填充有介质膜的半导体衬底表面。
所述背面集电极结构包括N+缓冲层，P+注入层和背面金属层。
所述N+缓冲层在所述半导体衬底减薄后且所述凹槽的介质膜从背面露出后采用离子注入形成；所述N+缓冲层的结深大于所述凹槽的深度，所述N+缓冲层位于整个所述N型漂移区的背面。
所述P+注入层小于所述凹槽的深度，所述P+注入层位于所述凹槽之间的所述半导体衬底的所述N+缓冲层的背面。
所述背面金属层在所述凹槽的介质膜去除后形成于所述半导体衬底的表面，所述背面金属层完全填充所述凹槽且延伸到所述凹槽外的整个所述半导体衬底背面。
所述N+缓冲层和填充于所述凹槽内的所述背面金属层接触；所述P+注入层直接和位于所述凹槽之间的所述半导体衬底背面的所述背面金属层接触。
进一步的改进是，所述半导体衬底为硅衬底；所述N型外延层为N型硅外延层。
进一步的改进是，所述介质膜为氧化硅。
进一步的改进是，所述正面MOS结构包括：P型阱，栅极结构，源区，层间膜，接触孔和正面金属层；
进一步的改进是，所述栅极结构为平面栅或沟槽栅。
进一步的改进是，所述凹槽的数量为1个以上。
进一步的改进是，各所述凹槽在所述半导体衬底表面呈周期性排列。
进一步的改进是，具有反向续流能力的IGBT为穿通型(Punch Through，PT)IGBT、非穿通型(NPT)IGBT或弱穿通型(LPT)IGBT。
为解决上述技术问题，本发明提供的具有反向续流能力的IGBT的制造方法包括如下步骤：
步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底表面形成凹槽。
步骤二、在所述凹槽中填充介质膜。
步骤三、在所述半导体衬底表面形成N型外延层。
步骤四、在所述N型外延层的正面形成正面MOS结构，N型漂移区由所述正面结构底部的所述N型外延层组成。
步骤五、对所述半导体衬底进行背面减薄直至所述凹槽的所述介质膜从背面露出。
步骤六、进行N型重掺杂的背面离子注入形成N+缓冲层，所述N+缓冲层的结深大于所述凹槽的深度，所述N+缓冲层位于整个所述N型漂移区的背面。
步骤七、进行P型重掺杂的背面离子注入形成P+注入层，所述P+注入层小于所述凹槽的深度，所述P+注入层位于所述凹槽之间的所述半导体衬底的所述N+缓冲层的背面。
步骤八、去除所述介质膜。
步骤九、形成背面金属层，所述背面金属层完全填充所述凹槽且延伸到所述凹槽外的整个所述半导体衬底背面；所述N+缓冲层和填充于所述凹槽内的所述背面金属层接触；所述P+注入层直接和位于所述凹槽之间的所述半导体衬底背面的所述背面金属层接触。
进一步的改进是，所述半导体衬底为硅衬底；所述N型外延层为N型硅外延层。
进一步的改进是，所述介质膜为氧化硅。
进一步的改进是，所述正面MOS结构包括：P型阱，栅极结构，源区，层间膜，接触孔和正面金属层；
进一步的改进是，所述栅极结构为平面栅或沟槽栅。
进一步的改进是，所述凹槽的数量为1个以上。
进一步的改进是，各所述凹槽在所述半导体衬底表面呈周期性排列。
进一步的改进是，具有反向续流能力的IGBT为穿通型IGBT、非穿通型IGBT或弱穿通型IGBT。
本发明通过在半导体衬底表面形成N型外延层之前事先形成凹槽并在凹槽中填充介质膜，之后再形成N型外延层组成漂移区以及形成正面MOS结构，利用正面形成的凹槽结构，在半导体衬底减薄后不需要采用背面光刻和去胶工艺就能集成具有反向续流能力的二极管结构，其中，背面金属层直接通过填充于凹槽中的金属和N+缓冲层接触就能实现具有反向续流能力的二极管的集成，由于本发明不需要采用背面光刻和去胶工艺，所以本发明能消除现有技术中的工艺困难且碎片率较高等缺陷，所以本发明工艺简单，成品率高，能提高可制造性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有具有反向续流能力的IGBT的结构示意图；
图2是现有具有反向续流能力的IGBT背面工艺的示意图；
图3是本发明实施例具有反向续流能力的IGBT的结构示意图；
图4A-图4K是本发明实施例方法的各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例具有反向续流能力的IGBT的结构示意图；本发明实施例具有反向续流能力的IGBT包括：正面MOS结构，N型漂移区1，背面集电极结构。
所述N型漂移区1由N型外延层组成，所述N型外延层形成于表面具有凹槽且所述凹槽中填充有介质膜的半导体衬底表面。较佳为，所述半导体衬底为硅衬底；所述N型外延层为N型硅外延层。所述介质膜为氧化硅。所述凹槽的数量为1个以上。各所述凹槽在所述半导体衬底表面呈周期性排列。
所述正面MOS结构包括：
P型体区2，形成于所述N型漂移区1表面。
在所述P型体区2表面形成有由N+区组成的源区3。
栅极结构采用沟槽栅，包括：多个沟槽，各所述沟槽穿过所述P型体区2且各所述沟槽的进入到所述N型漂移区1中。在其它实施例中，所述栅极结构也能为平面栅。
在各所述沟槽的底部表面和侧面形成有栅介质层如栅氧化层4，在各所述沟槽中填充有多晶硅栅5；被各所述多晶硅栅5侧面覆盖的所述P型体区2表面用于形成沟道。
在所述半导体衬底的正面形成有层间膜6，所述层间膜6将所述源区3、所述多晶硅栅5和所述P型体区2表面覆盖。
在所述源区3和所述多晶硅栅5的顶部分别形成有穿过所述层间膜6的接触孔7。在所述源区3所对应的所述接触孔7的底部形成有P+接触区8，所述P+接触区8穿过所述源区3并和底部的所述P型体区2相接触。
在所述层间膜6的表面形成有正面金属层9图形结构，所述正面金属层9图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔7和底部的所述源区3接触，所述栅极通过对应的接触孔7和底部的所述多晶硅栅5接触。
所述背面集电极结构包括：
N+缓冲层10，P+注入层11和背面金属层12。
所述N+缓冲层10在所述半导体衬底减薄后且所述凹槽的介质膜从背面露出后采用离子注入形成；所述N+缓冲层10的结深大于所述凹槽的深度，所述N+缓冲层10位于整个所述N型漂移区1的背面。
所述P+注入层11小于所述凹槽的深度，所述P+注入层11位于所述凹槽之间的所述半导体衬底的所述N+缓冲层10的背面。
所述背面金属层12在所述凹槽的介质膜去除后形成于所述半导体衬底的表面，所述背面金属层12完全填充所述凹槽且延伸到所述凹槽外的整个所述半导体衬底背面。
所述N+缓冲层10和填充于所述凹槽内的所述背面金属层12接触；所述P+注入层11直接和位于所述凹槽之间的所述半导体衬底背面的所述背面金属层12接触。所述背面金属层12作为器件的集电极。
本发明实施例具有反向续流能力的IGBT为穿通型IGBT、非穿通型IGBT或弱穿通型IGBT。
如图3所示，箭头线201表示在器件正向导通时空穴注入的情形，这时，集电极相对于发射极为正向偏置，P+注入层11和N+缓冲层10以及N型漂移区1之间形成的PN结正偏，P+注入层11的空穴会注入到N型漂移区1中。
箭头线202表示在器件反向偏置时形成的反向续流的情形，这时，集电极相对于发射极为反向偏置，P型体区2和N型漂移区1以及N+缓冲层10组成的PN结正偏，会形成反向续流。
如图4A至图4K所示，是本发明实施例方法的各步骤中的器件结构示意图；本发明实施例方法形成的具有反向续流能力的IGBT为穿通型IGBT、非穿通型IGBT或弱穿通型IGBT，本发明实施例具有反向续流能力的IGBT的制造方法包括如下步骤：
步骤一、如图4A所示，提供一半导体衬底301。
如图4B所示，采用光刻刻蚀工艺在所述半导体衬底301表面形成凹槽302。
较佳为，所述半导体衬底301为硅衬底；后续形成的N型外延层1为N型硅外延层。所述凹槽302的数量为1个以上。各所述凹槽302在所述半导体衬底301表面呈周期性排列。
步骤二、如图4C所示，在所述凹槽302中填充介质膜303。较佳为，所述介质膜303为氧化硅。
具体工艺分成两步：
首先、如图4C所示，进行淀积工艺形成介质膜303将所述凹槽302完全填充并延伸到所述凹槽302外部的所述半导体衬底301的表面。
其次、如图4D所示，进行研磨平坦化如采用化学机械研磨(CMP)进行平坦化，平坦化后介质膜303仅填充于所述凹槽302中，所述凹槽302外的所述半导体衬底301表面的所述介质膜303被去除。
步骤三、如图4E所示，在所述半导体衬底301表面形成N型外延层1。
步骤四、如图4F所示，在所述N型外延层1的正面形成正面MOS结构，N型漂移区1由所述正面结构底部的所述N型外延层1组成。
所述正面MOS结构包括：P型阱2，栅极结构，源区3，层间膜6，接触孔7和正面金属层7。
本发明实施例方法中，所述栅极结构为沟槽栅。在其它实施例方法中，所述栅极结构也能为平面栅。
步骤五、如图4G所示，对所述半导体衬底301进行背面减薄直至所述凹槽302的所述介质膜303从背面露出。
步骤六、如图4H所示，进行N型重掺杂的背面离子注入形成N+缓冲层10，所述N+缓冲层10的结深大于所述凹槽302的深度，所述N+缓冲层10位于整个所述N型漂移区1的背面。
步骤七、如图4I所示，进行P型重掺杂的背面离子注入形成P+注入层11，所述P+注入层11小于所述凹槽302的深度，所述P+注入层11位于所述凹槽302之间的所述半导体衬底301的所述N+缓冲层10的背面。
步骤八、如图4J所示，去除所述介质膜303。
步骤九、如图4K所示，形成背面金属层12，所述背面金属层12完全填充所述凹槽302且延伸到所述凹槽302外的整个所述半导体衬底301背面；所述N+缓冲层10和填充于所述凹槽302内的所述背面金属层12接触；所述P+注入层11直接和位于所述凹槽302之间的所述半导体衬底301背面的所述背面金属层12接触。
由上可知，本发明实施例方法中，最后背面集电极结构中的所述P+注入层11的图形结构完全由所述半导体衬底301在减薄前的正面工艺定义，不需要在所述半导体衬底301减薄后进行光刻和去胶工艺，故本发明工艺简单，成品率高，能提高可制造性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种具有反向续流能力的IGBT的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底表面形成凹槽；
步骤二、在所述凹槽中填充介质膜；
步骤三、在所述半导体衬底表面形成N型外延层；
步骤四、在所述N型外延层的正面形成正面MOS结构，N型漂移区由所述正面结构底部的所述N型外延层组成；
步骤五、对所述半导体衬底进行背面减薄直至所述凹槽的所述介质膜从背面露出；
步骤六、进行N型重掺杂的背面离子注入形成N+缓冲层，所述N+缓冲层的结深大于所述凹槽的深度，所述N+缓冲层位于整个所述N型漂移区的背面；
步骤七、进行P型重掺杂的背面离子注入形成P+注入层，所述P+注入层小于所述凹槽的深度，所述P+注入层位于所述凹槽之间的所述半导体衬底的所述N+缓冲层的背面；
步骤八、去除所述介质膜；
步骤九、形成背面金属层，所述背面金属层完全填充所述凹槽且延伸到所述凹槽外的整个所述半导体衬底背面；所述N+缓冲层和填充于所述凹槽内的所述背面金属层接触；所述P+注入层直接和位于所述凹槽之间的所述半导体衬底背面的所述背面金属层接触。
2.如权利要求1所述的具有反向续流能力的IGBT的制造方法，其特征在于：所述半导体衬底为硅衬底；所述N型外延层为N型硅外延层。
3.如权利要求1所述的具有反向续流能力的IGBT的制造方法，其特征在于：所述介质膜为氧化硅。
4.如权利要求1或2所述的具有反向续流能力的IGBT的制造方法，其特征在于：所述正面MOS结构包括：P型阱，栅极结构，源区，层间膜，接触孔和正面金属层。
5.如权利要求4所述的具有反向续流能力的IGBT的制造方法，其特征在于：所述栅极结构为平面栅或沟槽栅。
6.如权利要求1所述的具有反向续流能力的IGBT的制造方法，其特征在于：所述凹槽的数量为1个以上。
7.如权利要求6所述的具有反向续流能力的IGBT的制造方法，其特征在于：各所述凹槽在所述半导体衬底表面呈周期性排列。
8.如权利要求1所述的具有反向续流能力的IGBT的制造方法，其特征在于：具有反向续流能力的IGBT为穿通型IGBT、非穿通型IGBT或弱穿通型IGBT。
CN201610566543.9A 2016-07-19 2016-07-19 具有反向续流能力的igbt及其制造方法 Active CN106057876B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610566543.9A CN106057876B (zh) 2016-07-19 2016-07-19 具有反向续流能力的igbt及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610566543.9A CN106057876B (zh) 2016-07-19 2016-07-19 具有反向续流能力的igbt及其制造方法

Publications (2)

Publication Number Publication Date
CN106057876A CN106057876A (zh) 2016-10-26
CN106057876B true CN106057876B (zh) 2019-10-11

Family

ID=57188663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610566543.9A Active CN106057876B (zh) 2016-07-19 2016-07-19 具有反向续流能力的igbt及其制造方法

Country Status (1)

Country Link
CN (1) CN106057876B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019157222A1 (en) * 2018-02-07 2019-08-15 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
CN111326572A (zh) * 2020-02-17 2020-06-23 捷捷微电(上海)科技有限公司 一种半导体功率器件的背面结构
CN113690302A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1918980A2 (en) * 2006-11-02 2008-05-07 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN104253151A (zh) * 2013-06-27 2014-12-31 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104253153A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1918980A2 (en) * 2006-11-02 2008-05-07 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN104253151A (zh) * 2013-06-27 2014-12-31 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104253153A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法

Also Published As

Publication number Publication date
CN106057876A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN107039419B (zh) 半导体装置
CN103855221B (zh) 半导体器件和制造半导体器件的方法
CN103137472B (zh) 结合快复管的igbt器件制造方法
CN104332494B (zh) 一种绝缘栅双极晶体管及其制造方法
CN109830532A (zh) 超结igbt器件及其制造方法
CN104332495B (zh) 一种绝缘栅双极晶体管及其制造方法
CN104779290A (zh) 半导体器件
CN106057876B (zh) 具有反向续流能力的igbt及其制造方法
WO2012075905A1 (en) Insulated gate bipolar transistor (igbt) and method for manufacturing the same
CN103050523B (zh) 绝缘栅双极型晶体管及其制造方法
CN102916042A (zh) 逆导igbt器件结构及制造方法
CN103681817B (zh) Igbt器件及其制作方法
CN110943124A (zh) Igbt芯片及其制造方法
CN102420134B (zh) 结合超级结穿通型沟槽igbt器件制造方法
CN104282689A (zh) 嵌入frd的igbt器件及制造方法
WO2023093132A1 (zh) Iegt结构及其制作方法
CN104425260A (zh) 反向导通场截止型绝缘栅双极型晶体管的制备方法
JP3781452B2 (ja) 誘電体分離半導体装置およびその製造方法
CN109887990A (zh) 超结igbt器件及其制造方法
US11715758B2 (en) Super junction power device and method of making the same
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN104658907B (zh) 一种逆阻型绝缘栅型双极晶体管的制作方法
CN113782586A (zh) 一种多通道超结igbt器件
US9029250B2 (en) Method for producing semiconductor regions including impurities
CN111384149A (zh) 沟槽型igbt及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant