CN109830532A - 超结igbt器件及其制造方法 - Google Patents

超结igbt器件及其制造方法 Download PDF

Info

Publication number
CN109830532A
CN109830532A CN201910056352.1A CN201910056352A CN109830532A CN 109830532 A CN109830532 A CN 109830532A CN 201910056352 A CN201910056352 A CN 201910056352A CN 109830532 A CN109830532 A CN 109830532A
Authority
CN
China
Prior art keywords
type
type column
column
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910056352.1A
Other languages
English (en)
Inventor
张须坤
邢军军
潘嘉
李�昊
陆怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910056352.1A priority Critical patent/CN109830532A/zh
Publication of CN109830532A publication Critical patent/CN109830532A/zh
Priority to US16/599,741 priority patent/US11133407B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种超结IGBT器件，包括：由多个N型柱和P型柱交替排列而成超结结构，在各超结单元顶部形成有器件单元结构；器件单元结构包括沟槽栅，沟槽栅的栅极沟槽在横向上跨越对应的P型柱和N型柱的界面；体区形成于对应的N型柱的顶部，源区形成在体区的表面。在同一N型柱的顶部包括一个体区以及两个位于体区两侧的沟槽栅，体区通过沟槽栅和两侧的P型柱隔离。本发明还公开了一种超结IGBT器件的制造方法。本发明能实现P型柱的自隔离并能降低成本，能提高器件的通态电流能力，能降低通态电压。

Description

超结IGBT器件及其制造方法
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种超结(Super)绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件；本发明还涉及一种超结IGBT器件的制造方法。
背景技术
IGBT是一种电压控制的MOS和双极复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等，使得IGBT成为电力电子系统能量控制和转换的重要开关元器件之一，它的性能好坏直接影响着电力电子系统的转换效率、体积和重量。
如图1所示，是现有超结IGBT器件的结构示意图，现有超结IGBT器件包括：
超结结构，所述超结结构由多个N型柱101和P型柱102横向交替排列而成，一个所述N型柱101和相邻的一个所述P型柱102组成一个对应的超结单元。
所述超结结构形成于N型外延层101中，在所述N型外延层101的底部形成有P型掺杂的集电区103。通常，所述N型柱101由相邻的所述P型柱102之间的所述N型外延层101组成，故所述N型柱和所述N型外延层都采用标记101表示。
所述P型柱102的底部和所述集电区103的顶部表面具有间距。
在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成。
所述器件单元结构包括：
沟槽栅，所述沟槽栅包括栅极沟槽，栅介质层105形成于所述栅极沟槽的底部表面和侧面，多晶硅栅106填充于所述栅极沟槽中。通常，所述栅介质层105为栅氧化层。现有技术中，沟槽栅位于所述N型柱101的顶部。
P型掺杂的体区107形成于对应的所述N型柱101的顶部并会延伸到所述P型柱102中。所述栅极沟槽的深度大于所述体区107的深度，被所述多晶硅栅106侧面覆盖的所述体区107表面用于形成沟道；可以看出，所述多晶硅栅106的两个侧面分别会形成一个沟道。
在所述体区107的表面形成有由N+区组成的源区108，源区108也通常称为发射区。
漂移区由所述体区107底部的所述N型柱101以及所述N型柱101底部的所述N型外延层101组成。
在所述集电区103的正面的所述N型外延层101中形成有N型掺杂的电场中止层4，所述电场中止层4的掺杂浓度大于所述N型外延层101的掺杂浓度，所述电场中止层4的顶部表面和所述P型柱102的底部表面之间具有间隔。
层间膜109将所述源区108、所述多晶硅栅106和所述体区107表面覆盖。
在所述源区108和所述多晶硅栅106的顶部分别形成有穿过所述层间膜109的接触孔111。
在所述层间膜109的表面形成有正面金属层112，发射极和栅极由图形化的所述正面金属层112组成，所述发射极通过对应的接触孔111和底部的所述源区108接触，所述栅极通过对应的接触孔111和底部的所述多晶硅栅106接触。
在所述集电区103的底部表面形成有由背面金属层113组成的集电极。
通常，所述发射极对应的接触孔111的底部穿过所述源区108并在所述发射极对应的接触孔111的底部的所述体区107表面形成有由P+区组成的体引出区110,所述发射极通过所述体引出区110连接所述体区107。
通常，所述P型柱102由填充于超结沟槽201中的P型外延层组成，所述超结沟槽201形成于所述N型外延层101中，所述N型柱101由所述P型柱102之间的所述N型外延层101组成。也能为：所述P型柱102由在所述N型外延层101中的选定区域中形成的P型离子注入区组成，所述超结结构对应的所述N型外延层101分多次外延生长形成，在每次外延生长形成之后进行P型离子注入形成所述P型柱102对应的P型离子注入区的部分。
图1所示的结构中，P型掺杂的体区107形成于对应的所述N型柱101的顶部并会延伸到所述P型柱102中，也即体区107会和所述P型柱102相接触，这对降低IGBT器件的通态压降不利，因为，IGBT器件导通时，背面的所述集电区103会向所述漂移区中注入空穴，在所述体区107和所述P型柱102相接触的情形下，容易使空穴通过所述体区107和所述P型柱102而泄漏到所述源区108中，不利于空穴存储在所述漂移区中来降低通态压降。
故现有技术中，在图1所示的结构的基础上，为了降低通态压降，往往需要进行所述体区107和所述P型柱102之间的隔离，这往往需要在超结结构的顶部再外延生长一层N型外延层，所述体区107形成于超结结构顶部的N外延层中且使所述体区107的底部和所述P型柱102的顶部之间间隔有一定厚度的N型外延层，从而通过N型外延层来实现所述体区107和所述P型柱102之间的隔离。这种隔离需要额外增加一层外延层，故成本较高。
电力电子器件性能始终是朝着更高的电流密度、更小的通态压降、更低关断损耗的方向发展，所以实现超结IGBT器件的电流密度提高以及通态压降(Vcesat)的降低变得很重要。
发明内容
本发明所要解决的技术问题是提供一种超结IGBT器件，能实现P型柱的自隔离并能降低成本，能提高器件的通态电流能力，能降低通态电压。为此，本发明还提供一种超结IGBT器件的制造方法。
为解决上述技术问题，本发明提供的超结IGBT器件包括：
超结结构，所述超结结构由多个N型柱和P型柱横向交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元。
所述超结结构形成于N型外延层中，在所述N型外延层的底部形成有P型掺杂的集电区。
所述P型柱的底部和所述集电区的顶部表面具有间距。
在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成。
所述器件单元结构包括：
沟槽栅，所述沟槽栅包括栅极沟槽，栅介质层形成于所述栅极沟槽的底部表面和侧面，多晶硅栅填充于所述栅极沟槽中。
所述栅极沟槽在横向上跨越对应的所述P型柱和所述N型柱的界面，所述栅极沟槽的第一侧面位于对应的所述P型柱中，所述栅极沟槽的第二侧面位于对应的所述N型柱。
P型掺杂的体区形成于对应的所述N型柱的顶部，所述栅极沟槽的深度大于所述体区的深度，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
在所述体区的表面形成有由N+区组成的源区。
漂移区由所述体区底部的所述N型柱以及所述N型柱底部的所述N型外延层组成。
在同一所述N型柱的顶部包括一个所述体区以及两个位于所述体区两侧的所述沟槽栅，所述体区通过所述沟槽栅和两侧的所述P型柱隔离，通过所述体区和所述P型柱的隔离提高器件的通态电流能力和降低通态压降。
进一步的改进是，在所述集电区的正面的所述N型外延层中形成有N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，层间膜将所述源区、所述多晶硅栅和所述体区表面覆盖。
在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔。
在所述层间膜的表面形成有正面金属层，发射极和栅极由图形化的所述正面金属层组成，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。
在所述集电区的底部表面形成有由背面金属层组成的集电极。
进一步的改进是，所述发射极对应的接触孔的底部穿过所述源区并在所述发射极对应的接触孔的底部的所述体区表面形成有由P+区组成的体引出区,所述发射极通过所述体引出区连接所述体区。
进一步的改进是，所述P型柱由填充于超结沟槽中的P型外延层组成，所述超结沟槽形成于所述N型外延层中，所述N型柱由所述P型柱之间的所述N型外延层组成。
进一步的改进是，所述P型柱由在所述N型外延层中的选定区域中形成的P型离子注入区组成，所述超结结构对应的所述N型外延层分多次外延生长形成，在每次外延生长形成之后进行P型离子注入形成所述P型柱对应的P型离子注入区的部分。
所述N型柱由所述P型柱之间的所述N型外延层组成。
为解决上述技术问题，本发明提供的超结IGBT器件的制造方法包括如下正面工艺步骤：
步骤一、在N型外延层中形成超结结构，所述超结结构由多个N型柱和P型柱横向交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元。
步骤二、形成超结IGBT器件的各器件单元结构的沟槽栅，各所述器件单元结构形成在各所述超结单元的顶部，所述超结IGBT器件由多个所述器件单元结构并联而成；形成所述沟槽栅的分步骤包括：
步骤21、形成栅极沟槽，所述栅极沟槽在横向上跨越对应的所述P型柱和所述N型柱的界面，所述栅极沟槽的第一侧面位于对应的所述P型柱中，所述栅极沟槽的第二侧面位于对应的所述N型柱。
步骤22、在所述栅极沟槽的底部表面和侧面形成栅介质层。
步骤23、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅形成多晶硅栅。
步骤三、形成P型掺杂的体区，所述体区形成于对应的所述N型柱的顶部，所述栅极沟槽的深度大于所述体区的深度，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。
漂移区由所述体区底部的所述N型柱以及所述N型柱底部的所述N型外延层组成。
在同一所述N型柱的顶部包括一个所述体区以及两个位于所述体区两侧的所述沟槽栅，所述体区通过所述沟槽栅和两侧的所述P型柱隔离，通过所述体区和所述P型柱的隔离提高器件的通态电流能力和降低通态压降。
步骤四、在所述体区的表面形成由N+区组成的源区。
在正面工艺步骤完成之后还包括如下背面工艺步骤：
在所述N型外延层的底部形成P型掺杂的集电区；所述P型柱的底部和所述集电区的顶部表面具有间距。
进一步的改进是，所述背面工艺步骤还包括：
在所述集电区的正面的所述N型外延层中形成N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。
进一步的改进是，步骤22中所述栅介质层为栅氧化层，采用热氧化工艺形成。
进一步的改进是，所述正面工艺步骤还包括：
步骤五、形成层间膜，所述层间膜将所述源区、所述多晶硅栅和所述体区表面覆盖。
步骤六、在所述源区和所述多晶硅栅的顶部分别形成穿过所述层间膜的接触孔。
步骤七、在所述层间膜的表面形成有正面金属层，对所述正面金属层进行图形化分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。
所述背面工艺步骤还包括：
在所述集电区的底部表面形成背面金属层并由所述背面金属层组成集电极。
进一步的改进是，步骤六中，所述发射极对应的接触孔的底部穿过所述源区，在所述发射极对应的接触孔的开口形成之后以及填充金属之前，还包括在所述发射极对应的接触孔的底部的所述体区表面形成由P+区组成的体引出区的步骤,所述发射极通过所述体引出区连接所述体区。
进一步的改进是，步骤一中形成所述超结结构的分步骤包括：
采用光刻定义加刻蚀工艺在所述N型外延层中形成多个超结沟槽。
在所述超结沟槽中填充P型外延层形成所述P型柱；所述N型柱由所述P型柱之间的所述N型外延层组成。
进一步的改进是，步骤一中形成所述超结结构的分步骤包括：
提供第一N型外延子层，采用光刻定义加离子注入工艺在所述第一N型外延子层的选定区域中形成第一P型子柱。
采用外延生长工艺在所述第一N型外延子层的表面形成第二N型外延子层，采用光刻定义加离子注入工艺在所述第二N型外延子层的选定区域中形成第二P型子柱，所述第二P型子柱和所述第一P型子柱相叠加。
重复所述第二N型外延子层的外延生长以及所述第二P型子柱的光刻定义加离子注入工艺叠加更多层的N型外延子层和对应的P型子柱，由叠加在一起的各层N型外延子层组成所述N型外延层，由各层N型外延子层中的P型子柱叠加形成对应的所述P型柱，由所述P型柱之间的所述N型外延层组成所述N型柱。
进一步的改进是，所述N型外延层形成于半导体衬底表面，形成所述集电区的步骤包括：
由对对所述半导体衬底背面进行减薄。
对减薄后的所述半导体衬底背面进行离子注入形成所述集电区。
本发明对器件单元结构的栅极结构即沟槽栅做了特别的设置，将沟槽栅的栅极沟槽设置为在横向上跨越对应的P型柱和N型柱的界面的结构，由于栅极沟槽在纵向上会穿过形成于N型柱顶部的体区，所以沟槽栅能使体区和两侧的P型柱自隔离，P型柱的自隔离结构消除了需要在P型柱的顶部额外再进行外延生长来形成体区和P型柱的隔离结构，仅需对沟槽栅对应的版图布局(layout)进行改变即可实现，故本发明能降低成本；由于本发明实现了P型柱和体区的隔离，故能提高器件的通态电流能力，能降低通态电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超结IGBT器件的结构示意图；
图2是本发明实施例超结IGBT器件的结构示意图；
图3A是现有超结IGBT器件的结构仿真图；
图3B是本发明实施例超结IGBT器件的结构仿真图；
图4是本发明实施例和现有超结IGBT器件的导通电流和Vcesat的曲线的比较图；
图5A-图5H是本发明实施例超结IGBT器件的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例超结IGBT器件的结构示意图，本发明实施例超结IGBT器件包括：
超结结构，所述超结结构由多个N型柱1和P型柱2横向交替排列而成，一个所述N型柱1和相邻的一个所述P型柱2组成一个对应的超结单元。
所述超结结构形成于N型外延层1中，在所述N型外延层1的底部形成有P型掺杂的集电区3。
本发明实施例中，所述N型柱1由相邻的所述P型柱2之间的所述N型外延层1组成，故所述N型柱和所述N型外延层都采用标记1表示。较佳选择为，所述N型外延层1为硅外延层，所述N型外延层1形成于硅衬底表面。所述集电区3由对背面减薄后的所述硅衬底背面进行离子注入形成。
所述P型柱2的底部和所述集电区3的顶部表面具有间距。
在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成。
所述器件单元结构包括：
沟槽栅，所述沟槽栅包括栅极沟槽202，栅极沟槽202请参考图5C所示，栅介质层5形成于所述栅极沟槽202的底部表面和侧面，多晶硅栅6填充于所述栅极沟槽202中。较佳选择为，所述栅介质层5为栅氧化层。
所述栅极沟槽202在横向上跨越对应的所述P型柱2和所述N型柱1的界面，所述栅极沟槽202的第一侧面位于对应的所述P型柱2中，所述栅极沟槽202的第二侧面位于对应的所述N型柱1。
P型掺杂的体区7形成于对应的所述N型柱1的顶部，所述栅极沟槽202的深度大于所述体区7的深度，被所述多晶硅栅6侧面覆盖的所述体区7表面用于形成沟道。
在所述体区7的表面形成有由N+区组成的源区8，源区8也通常称为发射区。
漂移区由所述体区7底部的所述N型柱1以及所述N型柱1底部的所述N型外延层1组成。
在同一所述N型柱1的顶部包括一个所述体区7以及两个位于所述体区7两侧的所述沟槽栅，所述体区7通过所述沟槽栅和两侧的所述P型柱2隔离，通过所述体区7和所述P型柱2的隔离使所述超结IGBT器件的通态压降降低。
在所述集电区3的正面的所述N型外延层1中形成有N型掺杂的电场中止层4，所述电场中止层4的掺杂浓度大于所述N型外延层1的掺杂浓度，所述电场中止层4的顶部表面和所述P型柱2的底部表面之间具有间隔。
层间膜9将所述源区8、所述多晶硅栅6和所述体区7表面覆盖。
在所述源区8和所述多晶硅栅6的顶部分别形成有穿过所述层间膜9的接触孔11。
在所述层间膜9的表面形成有正面金属层12，发射极和栅极由图形化的所述正面金属层12组成，所述发射极通过对应的接触孔11和底部的所述源区8接触，所述栅极通过对应的接触孔11和底部的所述多晶硅栅6接触。
在所述集电区3的底部表面形成有由背面金属层13组成的集电极。
本发明实施例中，所述发射极对应的接触孔11的底部穿过所述源区8并在所述发射极对应的接触孔11的底部的所述体区7表面形成有由P+区组成的体引出区10,所述发射极通过所述体引出区10连接所述体区7。
本发明实施例中，所述P型柱2由填充于超结沟槽201中的P型外延层组成，所述超结沟槽201形成于所述N型外延层1中，所述N型柱1由所述P型柱2之间的所述N型外延层1组成。在其他实施例中也能为：所述P型柱2由在所述N型外延层1中的选定区域中形成的P型离子注入区组成，所述超结结构对应的所述N型外延层1分多次外延生长形成，在每次外延生长形成之后进行P型离子注入形成所述P型柱2对应的P型离子注入区的部分。
本发明实施例对器件单元结构的栅极结构即沟槽栅做了特别的设置，将沟槽栅的栅极沟槽202设置为在横向上跨越对应的P型柱2和N型柱1的界面的结构，由于栅极沟槽202在纵向上会穿过形成于N型柱1顶部的体区7，所以沟槽栅能使体区7和两侧的P型柱2自隔离，P型柱2的自隔离结构消除了需要在P型柱2的顶部额外再进行外延生长来形成体区7和P型柱2的隔离结构，仅需对沟槽栅对应的版图布局进行改变即可实现，故本发明实施例能降低成本；由于本发明实施例实现了P型柱2和体区7的隔离，故能提高器件的通态电流能力，能降低通态电压。
如图3A所示，是现有超结IGBT器件的结构仿真图，图3A中和图1中相同的部件采用相同的标记表示，图3A中还显示器件的尺寸关系，X轴为横向尺寸，Y轴为纵向尺寸。
如图3B所示，是本发明实施例超结IGBT器件的结构仿真图，图3B中和图2中相同的部件采用相同的标记表示.
如图4所示，是本发明实施例和现有超结IGBT器件的导通电流和Vcesat的曲线的比较图，曲线301是图1所示的现有超结IGBT器件的导通电流和Vcesat的曲线,曲线302是图2所示的本发明实施例超结IGBT器件的导通电流和Vcesat的曲线,曲线301和曲线302通过仿真得到，可以看出，当Vcesat相同时，本发明实施例的导通电流会增加；而当导通电流相同时，本发明的Vcesat会降低。
如图5A至图5H所示，是本发明实施例超结IGBT器件的制造方法各步骤中的器件结构示意图，本发明实施例超结IGBT器件的制造方法包括如下正面工艺步骤：
步骤一、在N型外延层1中形成超结结构，所述超结结构由多个N型柱1和P型柱2横向交替排列而成，一个所述N型柱1和相邻的一个所述P型柱2组成一个对应的超结单元。
本发明实施例方法中，步骤一中形成所述超结结构的分步骤包括：
如图5A所示，采用光刻定义加刻蚀工艺在所述N型外延层1中形成多个超结沟槽201。
如图5B所示，在所述超结沟槽201中填充P型外延层形成所述P型柱2；所述N型柱1由所述P型柱2之间的所述N型外延层1组成。
在其他实施例方法中，也能为：步骤一中形成所述超结结构的分步骤包括：
提供第一N型外延子层，采用光刻定义加离子注入工艺在所述第一N型外延子层的选定区域中形成第一P型子柱。
采用外延生长工艺在所述第一N型外延子层的表面形成第二N型外延子层，采用光刻定义加离子注入工艺在所述第二N型外延子层的选定区域中形成第二P型子柱，所述第二P型子柱和所述第一P型子柱相叠加。
重复所述第二N型外延子层的外延生长以及所述第二P型子柱的光刻定义加离子注入工艺叠加更多层的N型外延子层和对应的P型子柱，由叠加在一起的各层N型外延子层组成所述N型外延层1，由各层N型外延子层中的P型子柱叠加形成对应的所述P型柱2，由所述P型柱2之间的所述N型外延层1组成所述N型柱1。
较佳选择为，所述N型外延层1为硅外延层，所述N型外延层1形成于硅衬底表面。
步骤二、形成超结IGBT器件的各器件单元结构的沟槽栅，各所述器件单元结构形成在各所述超结单元的顶部，所述超结IGBT器件由多个所述器件单元结构并联而成；形成所述沟槽栅的分步骤包括：
步骤21、如图5C所示，形成栅极沟槽202，所述栅极沟槽202在横向上跨越对应的所述P型柱2和所述N型柱1的界面，所述栅极沟槽202的第一侧面位于对应的所述P型柱2中，所述栅极沟槽202的第二侧面位于对应的所述N型柱1。
步骤22、如图5D所示，在所述栅极沟槽202的底部表面和侧面形成栅介质层5。较佳为，所述栅介质层5为栅氧化层，采用热氧化工艺形成。
步骤23、如图5D所示，在形成有所述栅介质层5的所述栅极沟槽202中填充多晶硅形成多晶硅栅6。
步骤三、如图5E所示，形成P型掺杂的体区7，所述体区7形成于对应的所述N型柱1的顶部，所述栅极沟槽202的深度大于所述体区7的深度，被所述多晶硅栅6侧面覆盖的所述体区7表面用于形成沟道。通常，所述体区7采用全面离子注入形成，所述体区7的离子注入的杂质也会注入到所述P型柱2的顶部区域中并作为所述P型柱2的一部分，所述体区7的离子注入工艺注入到所述P型柱2的顶部区域中杂质不会对形成沟道产生不利影响。
漂移区由所述体区7底部的所述N型柱1以及所述N型柱1底部的所述N型外延层1组成。
在同一所述N型柱1的顶部包括一个所述体区7以及两个位于所述体区7两侧的所述沟槽栅，所述体区7通过所述沟槽栅和两侧的所述P型柱2隔离，通过所述体区7和所述P型柱2的隔离使所述超结IGBT器件的通态压降降低。
步骤四、如图5F所示，在所述体区7的表面形成由N+区组成的源区8。
所述正面工艺步骤还包括：
步骤五、如图5G所示，形成层间膜9，所述层间膜9将所述源区8、所述多晶硅栅6和所述体区7表面覆盖。
步骤六、在所述源区8和所述多晶硅栅6的顶部分别形成穿过所述层间膜9的接触孔11。
所述发射极对应的接触孔11的底部穿过所述源区8；如图5G所示，首先形成所述发射极对应的接触孔11的开口203；在所述发射极对应的接触孔11的开口203中填充金属之前，还包括在所述发射极对应的接触孔11的底部的所述体区7表面形成由P+区组成的体引出区10的步骤,所述发射极通过所述体引出区10连接所述体区7。
之后，如图5H所示，在所述开口203中填充金属形成所述接触孔11。
步骤七、在所述层间膜9的表面形成有正面金属层12，对所述正面金属层12进行图形化分别形成发射极和栅极，所述发射极通过对应的接触孔11和底部的所述源区8接触，所述栅极通过对应的接触孔11和底部的所述多晶硅栅6接触。
在正面工艺步骤完成之后还包括如下背面工艺步骤：
在所述N型外延层1的底部形成P型掺杂的集电区3，所述P型柱2的底部和所述集电区3的顶部表面具有间距。本发明实施例方法中，所述N型外延层1形成于半导体衬底表面，形成所述集电区3的步骤包括：
由对对所述半导体衬底背面进行减薄。
对减薄后的所述半导体衬底背面进行离子注入形成所述集电区3。
在所述集电区3的正面的所述N型外延层1中形成N型掺杂的电场中止层4，所述电场中止层4的掺杂浓度大于所述N型外延层1的掺杂浓度，所述电场中止层4的顶部表面和所述P型柱2的底部表面之间具有间隔。通常，所述电场中止层4和所述集电区3依次采用N型离子注入和P型离子注入并进行退火如激光退火形成。
如图2所示，在所述集电区3的底部表面形成背面金属层13并由所述背面金属层13组成集电极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结IGBT器件，其特征在于，包括：
超结结构，所述超结结构由多个N型柱和P型柱横向交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元；
所述超结结构形成于N型外延层中，在所述N型外延层的底部形成有P型掺杂的集电区；
所述P型柱的底部和所述集电区的顶部表面具有间距；
在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成；
所述器件单元结构包括：
沟槽栅，所述沟槽栅包括栅极沟槽，栅介质层形成于所述栅极沟槽的底部表面和侧面，多晶硅栅填充于所述栅极沟槽中；
所述栅极沟槽在横向上跨越对应的所述P型柱和所述N型柱的界面，所述栅极沟槽的第一侧面位于对应的所述P型柱中，所述栅极沟槽的第二侧面位于对应的所述N型柱；
P型掺杂的体区形成于对应的所述N型柱的顶部，所述栅极沟槽的深度大于所述体区的深度，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道；
在所述体区的表面形成有由N+区组成的源区；
漂移区由所述体区底部的所述N型柱以及所述N型柱底部的所述N型外延层组成；
在同一所述N型柱的顶部包括一个所述体区以及两个位于所述体区两侧的所述沟槽栅，所述体区通过所述沟槽栅和两侧的所述P型柱隔离，通过所述体区和所述P型柱的隔离提高器件的通态电流能力和降低通态压降。
2.如权利要求1所述的超结IGBT器件，其特征在于：在所述集电区的正面的所述N型外延层中形成有N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。
3.如权利要求1所述的超结IGBT器件，其特征在于：所述栅介质层为栅氧化层。
4.如权利要求1所述的超结IGBT器件，其特征在于：层间膜将所述源区、所述多晶硅栅和所述体区表面覆盖；
在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔；
在所述层间膜的表面形成有正面金属层，发射极和栅极由图形化的所述正面金属层组成，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触；
在所述集电区的底部表面形成有由背面金属层组成的集电极。
5.如权利要求4所述的超结IGBT器件，其特征在于：所述发射极对应的接触孔的底部穿过所述源区并在所述发射极对应的接触孔的底部的所述体区表面形成有由P+区组成的体引出区,所述发射极通过所述体引出区连接所述体区。
6.如权利要求1所述的超结IGBT器件，其特征在于：所述P型柱由填充于超结沟槽中的P型外延层组成，所述超结沟槽形成于所述N型外延层中，所述N型柱由所述P型柱之间的所述N型外延层组成。
7.如权利要求1所述的超结IGBT器件，其特征在于：所述P型柱由在所述N型外延层中的选定区域中形成的P型离子注入区组成，所述超结结构对应的所述N型外延层分多次外延生长形成，在每次外延生长形成之后进行P型离子注入形成所述P型柱对应的P型离子注入区的部分；
所述N型柱由所述P型柱之间的所述N型外延层组成。
8.一种超结IGBT器件的制造方法，其特征在于，包括如下正面工艺步骤：
步骤一、在N型外延层中形成超结结构，所述超结结构由多个N型柱和P型柱横向交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元；
步骤二、形成超结IGBT器件的各器件单元结构的沟槽栅，各所述器件单元结构形成在各所述超结单元的顶部，所述超结IGBT器件由多个所述器件单元结构并联而成；形成所述沟槽栅的分步骤包括：
步骤21、形成栅极沟槽，所述栅极沟槽在横向上跨越对应的所述P型柱和所述N型柱的界面，所述栅极沟槽的第一侧面位于对应的所述P型柱中，所述栅极沟槽的第二侧面位于对应的所述N型柱；
步骤22、在所述栅极沟槽的底部表面和侧面形成栅介质层；
步骤23、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅形成多晶硅栅；
步骤三、形成P型掺杂的体区，所述体区形成于对应的所述N型柱的顶部，所述栅极沟槽的深度大于所述体区的深度，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道；
漂移区由所述体区底部的所述N型柱以及所述N型柱底部的所述N型外延层组成；
在同一所述N型柱的顶部包括一个所述体区以及两个位于所述体区两侧的所述沟槽栅，所述体区通过所述沟槽栅和两侧的所述P型柱隔离，通过所述体区和所述P型柱的隔离提高器件的通态电流能力和降低通态压降；
步骤四、在所述体区的表面形成由N+区组成的源区；
在正面工艺步骤完成之后还包括如下背面工艺步骤：
在所述N型外延层的底部形成P型掺杂的集电区；所述P型柱的底部和所述集电区的顶部表面具有间距。
9.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：所述背面工艺步骤还包括：
在所述集电区的正面的所述N型外延层中形成N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。
10.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：步骤22中所述栅介质层为栅氧化层，采用热氧化工艺形成。
11.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：所述正面工艺步骤还包括
步骤五、形成层间膜，所述层间膜将所述源区、所述多晶硅栅和所述体区表面覆盖；
步骤六、在所述源区和所述多晶硅栅的顶部分别形成穿过所述层间膜的接触孔；
步骤七、在所述层间膜的表面形成有正面金属层，对所述正面金属层进行图形化分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触；
所述背面工艺步骤还包括：
在所述集电区的底部表面形成背面金属层并由所述背面金属层组成集电极。
12.如权利要求11所述的超结IGBT器件的制造方法，其特征在于：步骤六中，所述发射极对应的接触孔的底部穿过所述源区，在所述发射极对应的接触孔的开口形成之后以及填充金属之前，还包括在所述发射极对应的接触孔的底部的所述体区表面形成由P+区组成的体引出区的步骤,所述发射极通过所述体引出区连接所述体区。
13.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：步骤一中形成所述超结结构的分步骤包括：
采用光刻定义加刻蚀工艺在所述N型外延层中形成多个超结沟槽；
在所述超结沟槽中填充P型外延层形成所述P型柱；所述N型柱由所述P型柱之间的所述N型外延层组成。
14.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：步骤一中形成所述超结结构的分步骤包括：
提供第一N型外延子层，采用光刻定义加离子注入工艺在所述第一N型外延子层的选定区域中形成第一P型子柱；
采用外延生长工艺在所述第一N型外延子层的表面形成第二N型外延子层，采用光刻定义加离子注入工艺在所述第二N型外延子层的选定区域中形成第二P型子柱，所述第二P型子柱和所述第一P型子柱相叠加；
重复所述第二N型外延子层的外延生长以及所述第二P型子柱的光刻定义加离子注入工艺叠加更多层的N型外延子层和对应的P型子柱，由叠加在一起的各层N型外延子层组成所述N型外延层，由各层N型外延子层中的P型子柱叠加形成对应的所述P型柱，由所述P型柱之间的所述N型外延层组成所述N型柱。
15.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：所述N型外延层形成于半导体衬底表面，形成所述集电区的步骤包括：
由对对所述半导体衬底背面进行减薄；
对减薄后的所述半导体衬底背面进行离子注入形成所述集电区。
CN201910056352.1A 2019-01-22 2019-01-22 超结igbt器件及其制造方法 Pending CN109830532A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910056352.1A CN109830532A (zh) 2019-01-22 2019-01-22 超结igbt器件及其制造方法
US16/599,741 US11133407B2 (en) 2019-01-22 2019-10-11 Super-junction IGBT device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910056352.1A CN109830532A (zh) 2019-01-22 2019-01-22 超结igbt器件及其制造方法

Publications (1)

Publication Number Publication Date
CN109830532A true CN109830532A (zh) 2019-05-31

Family

ID=66860444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910056352.1A Pending CN109830532A (zh) 2019-01-22 2019-01-22 超结igbt器件及其制造方法

Country Status (2)

Country Link
US (1) US11133407B2 (zh)
CN (1) CN109830532A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265300A (zh) * 2019-06-18 2019-09-20 龙腾半导体有限公司 增强微元胞结构igbt短路能力的方法
CN112864244A (zh) * 2019-11-12 2021-05-28 南通尚阳通集成电路有限公司 超结器件
WO2021223353A1 (zh) * 2020-05-06 2021-11-11 苏州东微半导体股份有限公司 半导体超结器件的制造方法
WO2021223354A1 (zh) * 2020-05-06 2021-11-11 苏州东微半导体股份有限公司 半导体超结器件的制造方法
CN114023821A (zh) * 2021-10-20 2022-02-08 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
WO2022082885A1 (zh) * 2020-10-20 2022-04-28 苏州东微半导体股份有限公司 半导体超结器件的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3783665A1 (en) * 2019-08-22 2021-02-24 Infineon Technologies Austria AG Superjunction transistor device with soft switching behavior
CN111540685A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN113764510B (zh) * 2021-07-30 2022-09-09 西安电子科技大学 一种低关断损耗的电子注入效应增强igbt器件
CN113937156B (zh) * 2021-10-11 2023-07-04 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113990757B (zh) * 2021-10-27 2024-03-26 电子科技大学 一种mos器件结构及制造方法
CN116153966B (zh) * 2023-02-09 2023-12-12 上海功成半导体科技有限公司 超结mos器件结构及其制备方法
CN116364772B (zh) * 2023-04-11 2024-01-30 上海超致半导体科技有限公司 一种超结igbt功率器件及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140077256A1 (en) * 2012-08-21 2014-03-20 Rohm Co., Ltd. Semiconductor device
US20170018642A1 (en) * 2014-03-20 2017-01-19 Denso Corporation Semiconductor device
CN108767000A (zh) * 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772868B2 (en) * 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8735249B2 (en) * 2011-05-25 2014-05-27 Great Power Semiconductor Corp. Trenched power semiconductor device and fabrication method thereof
CN103035677B (zh) * 2011-09-30 2015-08-19 上海华虹宏力半导体制造有限公司 超级结结构、超级结mos晶体管及其制造方法
JP2013089764A (ja) * 2011-10-18 2013-05-13 Fuji Electric Co Ltd トレンチ型ｐｉｐキャパシタとそれを用いたパワー集積回路装置およびパワー集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140077256A1 (en) * 2012-08-21 2014-03-20 Rohm Co., Ltd. Semiconductor device
US20170018642A1 (en) * 2014-03-20 2017-01-19 Denso Corporation Semiconductor device
CN108767000A (zh) * 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265300A (zh) * 2019-06-18 2019-09-20 龙腾半导体有限公司 增强微元胞结构igbt短路能力的方法
CN112864244A (zh) * 2019-11-12 2021-05-28 南通尚阳通集成电路有限公司 超结器件
JP2022536237A (ja) * 2020-05-06 2022-08-15 蘇州東微半導体股▲ふん▼有限公司 半導体超接合デバイスの製造方法
JP2022536238A (ja) * 2020-05-06 2022-08-15 蘇州東微半導体股▲ふん▼有限公司 半導体超接合デバイスの製造方法
KR20220015453A (ko) * 2020-05-06 2022-02-08 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 반도체 초접합 소자의 제조 방법
US11658209B2 (en) 2020-05-06 2023-05-23 Suzhou Oriental Semiconductor Co., Ltd. Method for manufacturing a semiconductor super-junction device
KR20220020924A (ko) * 2020-05-06 2022-02-21 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 반도체 초접합 소자의 제조 방법
KR102532028B1 (ko) 2020-05-06 2023-05-12 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 반도체 초접합 소자의 제조 방법
WO2021223353A1 (zh) * 2020-05-06 2021-11-11 苏州东微半导体股份有限公司 半导体超结器件的制造方法
WO2021223354A1 (zh) * 2020-05-06 2021-11-11 苏州东微半导体股份有限公司 半导体超结器件的制造方法
JP7175450B2 (ja) 2020-05-06 2022-11-21 蘇州東微半導体股▲ふん▼有限公司 半導体超接合デバイスの製造方法
JP7175449B2 (ja) 2020-05-06 2022-11-21 蘇州東微半導体股▲ふん▼有限公司 半導体超接合デバイスの製造方法
KR102518360B1 (ko) 2020-05-06 2023-04-06 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 반도체 초접합 소자의 제조 방법
US11626480B2 (en) 2020-05-06 2023-04-11 Suzhou Oriental Semiconductor Co., Ltd. Method for manufacturing a semiconductor super-junction device
WO2022082885A1 (zh) * 2020-10-20 2022-04-28 苏州东微半导体股份有限公司 半导体超结器件的制造方法
US11973107B2 (en) 2020-10-20 2024-04-30 Suzhou Oriental Semiconductor Co., Ltd. Manufacturing method of semiconductor super-junction device
CN114023821A (zh) * 2021-10-20 2022-02-08 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN114023821B (zh) * 2021-10-20 2024-01-19 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法

Also Published As

Publication number Publication date
US20200235230A1 (en) 2020-07-23
US11133407B2 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
CN109830532A (zh) 超结igbt器件及其制造方法
CN101536163B (zh) 电荷平衡场效应晶体管
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN105185825A (zh) 一种改善半导体功率器件中的注入控制方法
CN109686781B (zh) 一种多次外延的超结器件制作方法
CN106067480A (zh) 一种双通道rc‑ligbt器件及其制备方法
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN109119463A (zh) 一种横向沟槽型mosfet器件及其制备方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN105870179A (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
CN107425068A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN114050184A (zh) 低米勒电容功率器件及其制造方法
CN106057879A (zh) Igbt器件及其制造方法
CN103681817B (zh) Igbt器件及其制作方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN109713029B (zh) 一种改善反向恢复特性的多次外延超结器件制作方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN109887990A (zh) 超结igbt器件及其制造方法
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
CN114005877A (zh) 一种超薄超结igbt器件及制备方法
CN110943124A (zh) Igbt芯片及其制造方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
US11139391B2 (en) IGBT device
CN117116937A (zh) 一种rc-igbt器件结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190531