CN117116937A - 一种rc-igbt器件结构及制备方法 - Google Patents

一种rc-igbt器件结构及制备方法 Download PDF

Info

Publication number
CN117116937A
CN117116937A CN202311199175.5A CN202311199175A CN117116937A CN 117116937 A CN117116937 A CN 117116937A CN 202311199175 A CN202311199175 A CN 202311199175A CN 117116937 A CN117116937 A CN 117116937A
Authority
CN
China
Prior art keywords
substrate
type
conductive type
region
collector region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311199175.5A
Other languages
English (en)
Inventor
方宇浩
杨飞
吴凯
邓小社
朱阳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Chip Long March Microelectronics Group Co ltd
Core Long March Microelectronics Manufacturing Shandong Co ltd
Original Assignee
Jiangsu Chip Long March Microelectronics Group Co ltd
Core Long March Microelectronics Manufacturing Shandong Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Chip Long March Microelectronics Group Co ltd, Core Long March Microelectronics Manufacturing Shandong Co ltd filed Critical Jiangsu Chip Long March Microelectronics Group Co ltd
Priority to CN202311199175.5A priority Critical patent/CN117116937A/zh
Publication of CN117116937A publication Critical patent/CN117116937A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种RC‑IGBT器件结构及制备方法。包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面结构。所述背面结构包括与衬底背面对应的集电区、制备于衬底内的第一导电类型缓冲层以及用于在正向导通时阻挡载流子流通的载流子阻挡单元；正向导通时，通过载流子阻挡单元以及隔离单元阻挡载流子从所述第二导电类型集电区上方流向所述第一导电类型集电区，加快所述第二导电类型集电区与所述衬底构成的PN结开启，使RC‑IGBT器件进入双极导通状态。本发明能消除RC‑IGBT器件的Snapback效应，有效提高器件耐压。

Description

一种RC-IGBT器件结构及制备方法
技术领域
本发明涉及半导体功率器件技术领域，尤其是一种RC-IGBT器件结构及制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)是由BJT(Bipolar Junction Transistor，双极结型晶体管)和MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属-氧化物-半导体场效应管)组成的复合全控型电压驱动式功率半导体器件，具有功率MOSFET器件的高速性能与双极结型结构的低电阻性能两方面的优点。
在实际应用中，IGBT一般用于驱动感性的负载。在IGBT关断后，为了能为感性负载提供泄放电流的回路，IGBT会反并联一个FRD(Fast Recovery Diode，快恢复二极管)。传统的IGBT单管及模块，是由IGBT芯片与FRD芯片一起封装制成的。但是这种方式一方面成本比较高，另一方面系统的可靠性相对较差。
因此人们将IGBT和FRD集成在同一芯片上发展出了RC-IGBT(ReverseConducting-Insulated Gate Bipolar Transistor，逆导型绝缘栅双极晶体管)，通过在背面引入了集电极短路结构，使其获得了反向导通能力。RC-IGBT节省了芯片面积、封装、测试费用，降低了器件成本。此外，它还具有损耗低、SOA特性良好、正温度系数、软关断特性良好、短路特性以及功率循环特性良好的优势。
然而，传统的RC-IGBT在正向导通初期，器件由单极导通状态向双极导通状态的转换过程中，会存在一个负阻区，称作Snapback效应。Snapback效应会减缓RC-IGBT器件的开启速度，严重时会导致RC-IGBT器件无法开启，对器件可靠性及性能造成危害。此外，RC-IGBT的器件耐压和元胞尺寸为RC-IGBT器件在生产和应用时的重要参数，在不影响器件耐压和元胞尺寸的情况下消除Snapback现象是亟需解决的问题。
发明内容
本发明人针对上述问题及技术需求，提出了一种新型RC-IGBT器件结构及制备方法，本发明的技术方案如下：
一种RC-IGBT器件结构，其特征在于，包括具有第一导电类型的衬底以及制备于衬底有源区内的若干元胞，有源区内的元胞并联成一体；
对任一元胞，在元胞的截面上，包括与衬底正面对应的正面元胞结构以及与衬底背面对应的背面结构，其中，
背面结构包括与衬底背面对应的集电区、制备于衬底内的第一导电类型缓冲层以及用于在正向导通时阻挡载流子流通的载流子阻挡单元；集电区包括第一导电类型集电区和第二导电类型集电区，第一导电类型集电区以及第二导电类型集电区通过隔离单元隔离，载流子阻挡单元位于衬底内；
正向导通时，通过载流子阻挡单元以及隔离单元阻挡载流子从第二导电类型集电区上方流向第一导电类型集电区，加快第二导电类型集电区与衬底构成的PN结开启，使RC-IGBT器件进入双极导通状态。
其进一步技术方案为，载流子阻挡单元包括第二导电类型浮空区；
第二导电类型浮空区制备于第一导电类型缓冲层内；
第二导电类型浮空区的第一端邻近第二导电类型集电区，且第二导电类型集电区与隔离单元接触；
第二导电类型浮空区位于隔离单元的上方并与隔离单元接触，且第二导电类型浮空区的第一端与第二导电类型集电区同隔离单元接触的端部平齐；
第二导电类型浮空区的第二端与第一导电类型集电区交叠，且第一导电类型集电区与第二导电类型浮空区通过衬底隔离。
其进一步技术方案为，载流子阻挡单元还包括若干个第二导电类型柱体；
第二导电类型柱体制备于第一导电类型缓冲层和第二导电类型集电区之间，且任一第二导电类型柱体的两端分别与第一导电类型缓冲层以及第二导电类型集电区接触；
在元胞的截面上，第二导电类型柱体沿第二导电类型集电区的长度方向依次排列，且相邻的第二导电类型柱体通过第一导电类型的衬底隔离。
其进一步技术方案为，隔离单元的材料包括二氧化硅，其中，
隔离单元位于衬底内，且隔离单元从衬底的背面向第一导电类型缓冲层垂直延伸。
其进一步技术方案为，第二导电类型集电区正对于第一导电类型缓冲层，且第一导电类型缓冲层的长度小于第一导电类型集电区、第二导电类型集电区以及隔离单元的宽度之和。
其进一步技术方案为，背面结构还包括集电极金属；集电极金属与第一导电类型集电区以及第二导电类型集电区欧姆接触。
其进一步技术方案为，正面元胞结构为沟槽型栅极结构或平面型栅极结构；
其中，当正面元胞结构为沟槽型栅极结构时，包括沟槽、制备于沟槽内壁的栅氧化层、填充于沟槽内的沟槽栅多晶硅以及制备于沟槽上方的门极金属；
沟槽栅多晶硅通过栅氧化层与所在沟槽内壁绝缘隔离，且沟槽栅多晶硅与门极金属欧姆接触；
正面元胞结构还包括第二导电类型基区、制备于第二导电类型基区中的第一导电类型发射区以及发射极金属；
沟槽槽底位于第二导电类型基区下方，第一导电类型发射区和第二导电类型基区均与沟槽外侧壁接触；
第一导电类型发射区和第二导电类型基区均与发射极金属欧姆接触。
一种RC-IGBT器件的制备方法，用于制备权利要求1的RC-IGBT功率器件，其中，制备方法包括以下步骤：
提供具有第一导电类型的衬底，并在衬底的正面进行正面元胞工艺，以制备得到所需的正面元胞结构；
在衬底的背面制备背面结构，其中，背面结构包括与衬底背面对应的集电区、制备于衬底内的第一导电类型缓冲层以及用于在正向导通时阻挡载流子流通的载流子阻挡单元；集电区包括第一导电类型集电区和第二导电类型集电区，第一导电类型集电区以及第二导电类型集电区通过隔离单元隔离，载流子阻挡单元位于衬底内。
其进一步技术方案为，制备载流子阻挡单元包括若干个第二导电类型柱体时，制备方法包括：
在衬底背面制备得到隔离单元，隔离单元位于衬底内，且隔离单元从衬底背面向衬底正面垂直延伸；
在上述衬底内制备得到第一导电类型缓冲层，第一导电类型缓冲层位于隔离单元上方并与隔离单元接触；
在上述第一导电类型缓冲层下方制备得到若干个第二导电类型基体，第二导电类型基体从衬底背面向第一导电类型缓冲层垂直延伸，并与第一导电类型缓冲层接触；在元胞的截面上，第二导电类型基体沿第一导电类型缓冲层的长度方向依次排列，且相邻的第二导电类型基体通过第一导电类型的衬底隔离；
在上述衬底背面制备得到集电区，同时基于第二导电类型基体形成第二导电类型柱体；集电区位于衬底内，且包括第一导电类型集电区以及第二导电类型集电区，第一导电类型集电区以及第二导电类型集电区通过隔离单元隔离；第二导电类型柱体位于第一导电类型缓冲层和第二导电类型集电区之间，且任一第二导电类型柱体的两端分别与第一导电类型缓冲层以及第二导电类型集电区接触。
其进一步技术方案为，制备载流子阻挡单元还包括第二导电类型浮空区时，制备方法包括：
制备得到集电区前，在第一导电类型缓冲层内制备得到第二导电类型浮空区，第二导电类型浮空区与隔离单元远离衬底背面的一端接触；
第二导电类型浮空区的第一端邻近第二导电类型集电区，且第二导电类型集电区与隔离单元接触；第二导电类型浮空区的第一端与第二导电类型集电区同隔离单元接触的端部平齐；第二导电类型浮空区的第二端与第一导电类型集电区交叠，且第二导电类型浮空区与第一导电类型集电区通过衬底隔离。
“第一导电类型”和“第二导电类型”两者中，对于N型RC IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型RC IGBT器件，第一导电类型与第二导电类型所指的类型与N型器件相反。
本发明的有益技术效果是：
通过在衬底背面制备载流子阻挡区阻挡载流子从第二导电类型集电区上方流向第一导电类型集电区，加快第二导电类型集电区与衬底构成的PN结开启，使RC-IGBT器件从单极导通状态进入双极导通状态，消除Snapback效应。
上述载流子阻挡区包括第二导电类型浮空区和第二导电类型柱体两种结构。通过将两种载流子阻挡结构集合在一个元胞结构中，使元胞在小尺寸条件下消除Snapback效应，节省芯片面积，节约成本。
第一导电类型缓冲层覆盖第二导电类型浮空区且与第二导电类型集电极通过若干个第二导电类型柱体分离，不仅解决了第二导电类型浮空区可能使RC-IGBT器件耐压下降的隐患，还能形成第一导电类型缓冲层与第一导电类型衬底的高低结，有效提高了RC-IGBT器件的耐压。
附图说明
图1是本发明RC-IGBT器件的一种实施例示意图。
图2-图11是本发明RC-IGBT器件制备方法的一种实施例工艺步骤剖视图，其中，
图2是本发明制备得到沟槽栅多晶硅后的一种实施例剖视图。
图3是本发明制备得到P型基区后的一种实施例剖视图。
图4是本发明制备得到N+发射区后的一种实施例剖视图。
图5是本发明制备得到发射极金属以及门极金属后的一种实施例剖视图。
图6是本发明制备得到隔离单元后的一种实施例剖视图。
图7是本发明制备得到N型缓冲层后的一种实施例剖视图。
图8是本发明制备得到P型基体后的一种实施例剖视图。
图9是本发明制备得到P型浮空区后的一种实施例剖视图。
图10是本发明制备得到集电区后的一种实施例剖视图。
图11是本发明制备得到集电极金属后的一种实施例剖视图。
附图标记说明：1-发射极金属、2-门极金属、3-N+发射区、4-栅氧化层、5-P型基区、6-沟槽栅多晶硅、7-衬底、8-N型缓冲层、9-P型柱体、10-P型浮空区、11-隔离单元、12-N型集电区、13-P型集电区、14-集电极金属、15-P型基体。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为消除RC-IGBT器件的Snapback效应，以第一导电类型为N型为例，本发明的一种实施例中，包括具有N导电类型的衬底7以及制备于衬底7有源区内的若干元胞，有源区内的元胞并联成一体；
对任一元胞，在元胞的截面上，包括与衬底7正面对应的正面元胞结构以及与衬底7背面对应的背面结构，其中，
所述背面结构包括与衬底背面对应的集电区、制备于衬底7内的N型缓冲层8以及用于在正向导通时阻挡载流子流通的载流子阻挡单元；集电区包括N型集电区12和P型集电区13，N型集电区12以及P型集电区13通过隔离单元11隔离，载流子阻挡单元位于衬底7内；
正向导通时，通过载流子阻挡单元以及隔离单元11阻挡载流子从P型集电区13上方流向N型集电区12，加快P型集电区13与衬底7构成的PN结开启，使RC-IGBT器件进入双极导通状态。
具体地，衬底7可采用现有的常用材料，如可选择为硅衬底等，以满足应用需求。衬底7一般具有正面以及与正面相对应的背面，在衬底7的正面制备正面元胞结构，在衬底7的背面制备背面结构。
图1和图11中示出了RC-IGBT器件的一种背面结构，图中，背面结构一般至少包括N型缓冲层8，N型缓冲层8位于N型衬底7内，且N型缓冲层8的掺杂浓度大于N型衬底7的掺杂浓度。对于一个RC IGBT功率器件，一般包括位于中心的有源区以及环绕包围有源区的终端保护区，有源区、终端保护区的具体作用以及分布状态等可均与现有相一致。
为了能形成IGBT的集电极，需设置与衬底7背面对应的P型集电区13，为了能形成FRD的阴极，需设置与衬底7背面对应的N型集电区12，具体地，利用P型集电区13形成IGBT集电极、利用N型集电区12形成FRD阴极的具体形式与现有技术相一致。为了避免P型集电区13和N型集电区12产生相互影响，在衬底7中设置隔离单元11将P型集电区13和N型集电区12隔离，隔离单元11从衬底7的背面向衬底7的正面垂直延伸。本发明的一种实施例中，P型集电区13正对于N型缓冲层8，且N型缓冲层8的宽度小于N型集电区12、P型集电区13以及隔离单元11的宽度之和。所述正对于，具体是指从P型集电区13向N型缓冲层8投影时，P型集电区13的投影落入N型缓冲层8的投影内。可选的，隔离单元11的材料采用二氧化硅。
对于现有的RC-IGBT器件，N型缓冲层8与集电区接触，正向导通时，门极电压使RC-IGBT器件沟道开启后，载流子由N+发射区1流经N型衬底7和N型缓冲层8，并最后从N型集电区12流出，该过程仅有电子一种载流子参与导电，此时RC-IGBT器件处于单极导通状态。载流子在流经路径上会产生压降，当此压降大于P型集电区13和N型集电区12构成的PN结的内建电势时，P型集电区13和N型缓冲层8构成的PN结开启，空穴由P型集电区13注入N型缓冲层8，经N型衬底7从P型基区5流出，该过程有电子和空穴两种载流子参与导电，此时RC-IGBT器件处于双极导通状态。
在RC-IGBT器件由单极导通状态向双极导通状态转换的过程中，由于大量空穴的注入，RC-IGBT器件会产生电导调制效应，导致RC-IGBT器件的导通电阻减小，此时器件的电流-电压输出特性曲线中存在电流增大而电压降低的负阻区，称作Snapback效应。
由上述分析可知，增大载流子流经路径上的压降可使RC-IGBT器件快速进入双极导通状态，本发明在衬底7的背面结构中额外设置了载流子阻挡单元，载流子阻挡单元位于衬底7内，用于在正向导通时阻挡载流子流通，以增大载流子流经路径上的压降，从而消除Snapback效应。
具体地，图1和图11中示出了本发明的一种实施例中载流子阻挡单元的一种结构，包括P型浮空区10，P型浮空区10制备于N型缓冲层8内；
P型浮空区10的第一端邻近P型集电区13，且P型集电区13与隔离单元11接触；P型浮空区10位于隔离单元11的上方并与隔离单元11接触，且P型浮空区10的第一端与P型集电区13同隔离单元11接触的端部平齐；
P型浮空区10的第二端与N型集电区12交叠，且N型集电区12与P型浮空区10通过衬底7隔离。其中，交叠具体指P型浮空区10的第二端向N型集电区12投影时，P型浮空区10第二端的投影与N型集电区12的投影相交叠。本发明的一种实施例中，P型浮空区10的第二端与N型缓冲层8邻近N型集电区12的一端平齐，可选的，P型浮空区10的第二端还可位于N型缓冲层8内。
正向导通时，RC-IGBT器件由单极导通状态向双极导通状态转换，由于N型缓冲层8与P型集电极13不接触，载流子由N+发射区1流经N型衬底7、N型缓冲层8、N型缓冲层下方的衬底7并最终被浮空P区10与隔离单元11阻挡。由于载流子无法流向N型集电区12并在P型集电区13上方积累，相当于增大了P型集电区13上方的电阻，P型集电区13上方载流子流通路径上的压降快速增大，P型集电区13和相邻P型柱体9之间的衬底7构成的PN结开启，RC-IGBT器件快速进入双极导通状态，有效消除Snapback效应。
载流子阻挡单元还包括若干个P型柱体9，如图1和图11所示，P型柱体9制备于N型缓冲层8和P型集电区13之间，P型柱体9的掺杂浓度大于P型集电区13的掺杂浓度，且任一P型柱体9的两端分别与N型缓冲层8以及P型集电区13接触；
在元胞的截面上，P型柱体9沿P型集电区13的长度方向依次排列，且相邻的P型柱体9通过衬底7隔离。
正向导通时，载流子流经相邻P型柱体9之间的衬底7并被若干个P型柱体9阻挡，相当于进一步增大了P型集电区13上方的电阻，P型集电区13上方载流子流通路径上的压降进一步快速增大，P型集电区13和相邻P型柱体9之间的衬底构成的PN结更快开启，RC-IGBT器件快速进入双极导通状态，增强了消除Snapback效应的效果。
RC-IGBT器件正向导通时，P型柱体9以及P型集电区13均向衬底7注入空穴，增加了提供空穴的器件面积，使注入衬底7内的空穴数量增多，电导调制效应增强，导通压降降低，使器件功耗减小。同时，RC-IGBT器件关断时需释放的载流子数量增多，释放时间增加，但由于设置的P型柱体9的面积较小，增加的载流子数量微少，对器件关断损耗的影响可以被忽略，也即不会影响RC-IGBT器件的关断。
具体实施时，载流子阻挡单元还可仅包括P型柱体9，优选地，载流子阻挡单元同时包括P型柱体9以及P型浮空区10。
本发明的一种实施例中，反向导通时，RC-IGBT器件元胞中N型集电极12、衬底7、P型基区5形成的FRD导通，为感性负载提供泄放电流的回路。其中，N型集电极12作为FRD的阴极，P型基区5作为FRD的阳极。
P型浮空区10制备于N型缓冲层8内且与N型集电区12通过衬底7隔离，解决了P型浮空区10可能使器件耐压下降的隐患。并且，P型柱体9制备于N型缓冲层8和P型集电区13之间，N型缓冲层8不与P型集电区13接触而与相邻P型柱体9之间的衬底7接触，形成了N+N-结，有效提高了器件耐压。
本发明采用两种阻挡载流子流通的载流子阻挡结构，且两种载流子阻挡结构集合在一个元胞中，使元胞在小尺寸条件下具有良好的Snapback效应消除效果，同时不影响其他性能，节省芯片面积，节约成本。
具体地，背面结构还包括集电极金属14，集电极金属14与P型集电区13和N型集电区12欧姆接触，集电极金属14中间也通过绝缘材料形成隔离。
正面元胞结构为沟槽型栅极结构或平面型栅极结构；图1和图11示出了正面元胞结构为沟槽型栅极结构时的一种实施例，正面元胞结构的具体情况可根据需要选择，具体以能满足RC-IGBT器件的应用需求为准。
当正面元胞结构为沟槽型栅极结构时，包括沟槽、制备于沟槽内壁的栅氧化层4、填充于沟槽内的沟槽栅多晶硅6以及制备于沟槽上方的门极金属2；
沟槽栅多晶硅6通过栅氧化层4与所在沟槽内壁绝缘隔离，且沟槽栅多晶硅6与门极金属2欧姆接触；
正面元胞结构还包括P型基区5、制备于P型基区5中的N+发射区3以及发射极金属1；
沟槽槽底位于P型基区5下方，N+发射区3和P型基区5均与沟槽外侧壁接触；N+发射区3和P型基区5均与发射极金属1欧姆接触。
对于上述的RC IGBT器件，本发明提供所述RC IGBT功率器件的制备方法，具体地，用于制备所述的RC IGBT功率器件，其中，RC IGBT功率器件包括制备于衬底有源区内的若干元胞，有源区内的元胞并联成一体；对任一元胞，所述制备方法包括如下步骤：
提供具有N导电类型的衬底7，并在衬底的正面进行正面元胞工艺，以制备得到所需的正面元胞结构；
在衬底7的背面制备背面结构，其中，背面结构包括与衬底7背面对应的集电区、制备于衬底内的N型缓冲层8以及用于在正向导通时阻挡载流子流通的载流子阻挡单元；集电区包括N型集电区12和P型集电区13，N型集电区12以及P型集电区13通过隔离单元11隔离，载流子阻挡单元位于衬底7内。
具体实施时，一般先在衬底7的正面进行正面元胞工艺，再进行背面工艺步骤，图2-图11中示出了先进行正面元胞工艺，再进行背面工艺步骤的一种实施例，下面结合图2-图11的工艺步骤对本发明的制备方法进行具体说明。
本发明的一种实施例中，如图2所示，选取N型硅片作为衬底7，对于衬底7有源区的任一元胞，先在衬底7的正面通过沟槽刻蚀工艺制备得到沟槽；
通过热氧化形成栅氧化层4，并在上述沟槽内填充沟槽栅多晶硅6，沟槽栅多晶硅6通过栅氧化层4与所在沟槽内壁绝缘隔离。
图3中，在制备得到沟槽栅多晶硅6后，通过离子注入和高温推结工艺在衬底7内制备得到横贯衬底7的P型基区5，P型基区5与沟槽侧面接触，且沟槽槽底位于P型基区5下方。其中，制备P型基区5时，离子注入的工艺条件以及高温推结的温度可根据需要选择，具体以满足P型基区5的制备要求为准。
图4中，通过离子注入和高温推结工艺在P型基区5中制备得到N+发射区3，沟槽两侧均设置有N+发射区3。N+发射区3位于P型基区5中，且N+发射区3与沟槽侧面接触。其中，制备N+发射区3时，离子注入的工艺条件以及高温推结的温度可根据需要选择，具体以满足N+发射区3的制备要求为准。
图5中，在上述衬底正面淀积绝缘介质层，并刻蚀欧姆接触孔。可选的，绝缘介质层材料为BPSG(硼磷硅玻璃)。通过金属层淀积以及光刻刻蚀等工艺步骤形成发射极金属1和门极金属2，并在正面元胞表面淀积钝化层。此时，即完成了正面元胞工艺。其中，P型基区5以及N+发射区3均与发射极金属1欧姆接触，沟槽栅多晶硅6与门极金属2欧姆接触。
在进行背面元胞步骤前，一般可将衬底7的背面通过本技术领域常用的技术手段进行减薄。
在对衬底7的背面进行减薄工艺处理后，如图6所示，在衬底背面通过沟槽刻蚀工艺制备得到沟槽，并向沟槽中填充隔离材料，制备得到隔离单元11。隔离单元11位于衬底7内，且隔离单元11从衬底7的背面向衬底7的正面垂直延伸；可选的，所述隔离材料采用二氧化硅。
图7中，通过光刻、离子注入和高温推结工艺，在衬底7中制备得到N型缓冲层8，N型缓冲层8位于隔离单元11上方并与隔离单元11接触。N型缓冲层8呈平直状，图7中示出了N型缓冲层8的宽度小于衬底7的宽度的一种实施例，图7中，N型缓冲层8的第一端位于隔离单元11的外侧，第二端与衬底7的右侧平齐，N型缓冲层8的下表面与隔离单元11的上端部接触。其中，制备N型缓冲层8时，高温推结的温度为400℃至450℃，光刻以及离子注入的工艺条件可根据需要选择，具体以满足N型缓冲层8的制备要求为准。
制备得到N型缓冲层8后，再制备用于在正向导通时阻挡载流子流通的载流子阻挡单元，制备载流子阻挡单元包括若干个P型柱体9时，如图8所示，通过光刻、离子注入和高温推结工艺，先在上述N型缓冲层8下方制备得到若干个P型基体15，P型基体15从衬底7的背面向N型缓冲层8垂直延伸，并与N型缓冲层8接触；在元胞的截面上，隔离单元11的第一侧远离N型缓冲层8第一端，P型基体15从隔离单元11的第一侧沿N型缓冲层8的长度方向依次排列，且相邻的P型基体15通过衬底7隔离。其中，制备P型基体15时，高温推结的温度为400℃至450℃，光刻以及离子注入的工艺条件可根据需要选择，具体以满足P型基体15的制备要求为准。
制备载流子阻挡单元还包括P型浮空区10时，如图9所示，通过光刻、离子注入和高温推结工艺，在上述N型缓冲层8内制备得到P型浮空区10，P型浮空区10的下表面与隔离单元11的上端部接触，且P型浮空区10的第一端远离N型缓冲层8的第一端。P型浮空区10的第一端与隔离单元11的第一侧平齐，第二端与N型缓冲层8的第一端平齐。其中，制备P型浮空区10时，高温推结的温度为400℃至450℃，光刻以及离子注入的工艺条件可根据需要选择，具体以满足P型浮空区10的制备要求为准。
图10中，在上述衬底背面通过离子注入和高温推结工艺制备得到集电区，同时基于P型基体15形成P型柱体9；集电区位于衬底内，且包括N型集电区12以及P型集电区13，N型集电区12以及P型集电区13通过隔离单元11隔离，且N型集电区12和P型集电区13均与隔离单元11接触。P型集电区13正对于N型缓冲层8且与N型缓冲层8平行。N型缓冲层8的宽度大于P型集电区13，且小于N型集电区12、P型集电区13以及隔离单元11的宽度之和。P型浮空区10的第一端与P型集电区13同隔离单元11接触的端部平齐；P型浮空区10的第二端与N型集电区12交叠，且P型浮空区10与N型集电区12通过衬底7隔离。
具体地，P型集电区13横贯P型基体15的下端，在衬底7内注入P型杂质以制备P型集电区13时，P型基体15的长度同时缩短，形成P型柱体9。P型柱体9位于N型缓冲层8和P型集电区13之间，且任一P型柱体9的两端分别与N型缓冲层8以及P型集电区13接触。P型柱体9的掺杂浓度可稍大于P型集电区13的掺杂浓度，或P型柱体9的掺杂浓度与P型集电区13的掺杂浓度相等，如图1和图11示出了P型柱体9的掺杂浓度稍大于P型集电区13的一种实施例。具体实施时，P型柱体9的掺杂浓度优选与P型集电区13的掺杂浓度相同。其中，制备集电区时，离子注入的工艺条件以及高温推结的温度可根据需要选择，具体以满足集电区的制备要求为准。
图11中，在上述衬底7背面淀积绝缘介质层，并刻蚀欧姆接触孔。可选的，绝缘介质层材料为BPSG(硼磷硅玻璃)，背面的绝缘介质层对衬底7的背面覆盖，也即对P型集电区13、N型集电区12以及隔离单元11覆盖。通过金属层淀积以及光刻刻蚀等工艺步骤形成集电极金属14，所述集电极金属14与N型集电区12以及P型集电区13欧姆接触。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (10)

1.一种RC-IGBT器件结构，其特征在于，包括具有第一导电类型的衬底以及制备于衬底有源区内的若干元胞，有源区内的元胞并联成一体；
对任一元胞，在所述元胞的截面上，包括与所述衬底正面对应的正面元胞结构以及与所述衬底背面对应的背面结构，其中，
所述背面结构包括与衬底背面对应的集电区、制备于衬底内的第一导电类型缓冲层以及用于在正向导通时阻挡载流子流通的载流子阻挡单元；所述集电区包括第一导电类型集电区和第二导电类型集电区，所述第一导电类型集电区以及所述第二导电类型集电区通过隔离单元隔离，载流子阻挡单元位于衬底内；
正向导通时，通过所述载流子阻挡单元以及所述隔离单元阻挡载流子从所述第二导电类型集电区上方流向所述第一导电类型集电区，加快所述第二导电类型集电区与所述衬底构成的PN结开启，使RC-IGBT器件进入双极导通状态。
2.根据权利要求1所述的RC-IGBT器件结构，其特征在于，所述载流子阻挡单元包括第二导电类型浮空区；
所述第二导电类型浮空区制备于所述第一导电类型缓冲层内；
所述第二导电类型浮空区的第一端邻近第二导电类型集电区，且所述第二导电类型集电区与隔离单元接触；
所述第二导电类型浮空区位于所述隔离单元的上方并与所述隔离单元接触，且所述第二导电类型浮空区的第一端与第二导电类型集电区同隔离单元接触的端部平齐；
所述第二导电类型浮空区的第二端与所述第一导电类型集电区交叠，且第一导电类型集电区与第二导电类型浮空区通过所述衬底隔离。
3.根据权利要求2所述的RC-IGBT器件结构，其特征在于，所述载流子阻挡单元还包括若干个第二导电类型柱体；
所述第二导电类型柱体制备于所述第一导电类型缓冲层和第二导电类型集电区之间，且任一第二导电类型柱体的两端分别与第一导电类型缓冲层以及第二导电类型集电区接触；
在元胞的截面上，所述第二导电类型柱体沿第二导电类型集电区的长度方向依次排列，且相邻的第二导电类型柱体通过所述第一导电类型的衬底隔离。
4.根据权利要求1所述的RC-IGBT器件结构，其特征在于，所述隔离单元的材料包括二氧化硅，其中，
所述隔离单元位于衬底内，且隔离单元从衬底的背面向第一导电类型缓冲层垂直延伸。
5.根据权利要求1所述的RC-IGBT器件结构，其特征在于，所述第二导电类型集电区正对于所述第一导电类型缓冲层，且所述第一导电类型缓冲层的长度小于所述第一导电类型集电区、第二导电类型集电区以及隔离单元的宽度之和。
6.根据权利要求1所述的RC-IGBT器件结构，其特征在于，所述背面结构还包括集电极金属；所述集电极金属与所述第一导电类型集电区以及第二导电类型集电区欧姆接触。
7.根据权利要求1所述的RC-IGBT器件结构，其特征在于，正面元胞结构为沟槽型栅极结构或平面型栅极结构；
其中，当所述正面元胞结构为沟槽型栅极结构时，包括沟槽、制备于沟槽内壁的栅氧化层、填充于沟槽内的沟槽栅多晶硅以及制备于所述沟槽上方的门极金属；
所述沟槽栅多晶硅通过所述栅氧化层与所在沟槽内壁绝缘隔离，且所述沟槽栅多晶硅与所述门极金属欧姆接触；
所述正面元胞结构还包括第二导电类型基区、制备于所述第二导电类型基区中的第一导电类型发射区以及发射极金属；
所述沟槽槽底位于第二导电类型基区下方，所述第一导电类型发射区和所述第二导电类型基区均与所述沟槽外侧壁接触；
所述第一导电类型发射区和所述第二导电类型基区均与所述发射极金属欧姆接触。
8.一种RC-IGBT器件的制备方法，其特征在于，用于制备权利要求1所述的RC-IGBT功率器件，其中，所述制备方法包括以下步骤：
提供具有第一导电类型的衬底，并在所述衬底的正面进行正面元胞工艺，以制备得到所需的正面元胞结构；
在衬底的背面制备背面结构，其中，所述背面结构包括与衬底背面对应的集电区、制备于衬底内的第一导电类型缓冲层以及用于在正向导通时阻挡载流子流通的载流子阻挡单元；所述集电区包括第一导电类型集电区和第二导电类型集电区，第一导电类型集电区以及第二导电类型集电区通过隔离单元隔离，载流子阻挡单元位于衬底内。
9.根据权利要求8所述的RC-IGBT器件的制备方法，其特征在于，制备所述载流子阻挡单元包括若干个第二导电类型柱体时，所述制备方法包括：
在所述衬底背面制备得到隔离单元，所述隔离单元位于衬底内，且隔离单元从衬底背面向衬底正面垂直延伸；
在上述衬底内制备得到第一导电类型缓冲层，所述第一导电类型缓冲层位于所述隔离单元上方并与所述隔离单元接触；
在上述第一导电类型缓冲层下方制备得到若干个第二导电类型基体，所述第二导电类型基体从衬底背面向第一导电类型缓冲层垂直延伸，并与第一导电类型缓冲层接触；在元胞的截面上，所述第二导电类型基体沿第一导电类型缓冲层的长度方向依次排列，且相邻的第二导电类型基体通过所述第一导电类型的衬底隔离；
在上述衬底背面制备得到集电区，同时基于所述第二导电类型基体形成第二导电类型柱体；所述集电区位于衬底内，且包括第一导电类型集电区以及第二导电类型集电区，第一导电类型集电区以及第二导电类型集电区通过所述隔离单元隔离；所述第二导电类型柱体位于所述第一导电类型缓冲层和所述第二导电类型集电区之间，且任一第二导电类型柱体的两端分别与所述第一导电类型缓冲层以及所述第二导电类型集电区接触。
10.根据权利要求9所述的RC-IGBT器件的制备方法，其特征在于，制备所述载流子阻挡单元还包括第二导电类型浮空区时，所述制备方法包括：
制备得到集电区前，在所述第一导电类型缓冲层内制备得到第二导电类型浮空区，所述第二导电类型浮空区与所述隔离单元远离衬底背面的一端接触；
所述第二导电类型浮空区的第一端邻近第二导电类型集电区，且所述第二导电类型集电区与隔离单元接触；所述第二导电类型浮空区的第一端与第二导电类型集电区同隔离单元接触的端部平齐；所述第二导电类型浮空区的第二端与所述第一导电类型集电区交叠，且第二导电类型浮空区与第一导电类型集电区通过所述衬底隔离。
CN202311199175.5A 2023-09-18 2023-09-18 一种rc-igbt器件结构及制备方法 Pending CN117116937A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311199175.5A CN117116937A (zh) 2023-09-18 2023-09-18 一种rc-igbt器件结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311199175.5A CN117116937A (zh) 2023-09-18 2023-09-18 一种rc-igbt器件结构及制备方法

Publications (1)

Publication Number Publication Date
CN117116937A true CN117116937A (zh) 2023-11-24

Family

ID=88794826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311199175.5A Pending CN117116937A (zh) 2023-09-18 2023-09-18 一种rc-igbt器件结构及制备方法

Country Status (1)

Country Link
CN (1) CN117116937A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117766390A (zh) * 2024-02-22 2024-03-26 南京华瑞微集成电路有限公司 一种具有自偏置结构的rc-igbt及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117766390A (zh) * 2024-02-22 2024-03-26 南京华瑞微集成电路有限公司 一种具有自偏置结构的rc-igbt及其制作方法
CN117766390B (zh) * 2024-02-22 2024-05-10 南京华瑞微集成电路有限公司 一种具有自偏置结构的rc-igbt及其制作方法

Similar Documents

Publication Publication Date Title
CN107623027B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
JP3141769B2 (ja) 絶縁ゲート型サイリスタ及びその製造方法
CN109830532A (zh) 超结igbt器件及其制造方法
CN107731899B (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN105789269A (zh) 沟槽绝缘栅双极型晶体管及其制备方法
JPH06196705A (ja) 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
CN102569297A (zh) 制备准谐振变换器的单片igbt和二极管结构及方法
CN105870180B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN117116937A (zh) 一种rc-igbt器件结构及制备方法
CN114823886A (zh) 提升转换效率的沟槽型rc-igbt器件及制备方法
JP3298385B2 (ja) 絶縁ゲート型サイリスタ
CN110137250B (zh) 一种具有超低导通压降的高速igbt器件
CN106129110A (zh) 一种双通道rc‑igbt器件及其制备方法
WO2000010204A1 (en) Trench-gate semiconductor device
CN111463270A (zh) 一种igbt结构及其制备方法
CN116169162A (zh) Rc-igbt功率器件及制备方法
CN113745339B (zh) 高可靠性功率半导体器件及其制作方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN109887990A (zh) 超结igbt器件及其制造方法
CN116013970A (zh) 半导体器件及其制造方法、导通电压回跳的优化方法
CN110473905B (zh) 一种具有自偏置pmos的分离栅tigbt及其制作方法
CN102931228B (zh) 逆导igbt器件及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination