CN112864244A - 超结器件 - Google Patents

超结器件 Download PDF

Info

Publication number
CN112864244A
CN112864244A CN201911098268.2A CN201911098268A CN112864244A CN 112864244 A CN112864244 A CN 112864244A CN 201911098268 A CN201911098268 A CN 201911098268A CN 112864244 A CN112864244 A CN 112864244A
Authority
CN
China
Prior art keywords
region
conductive type
channel region
cell
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911098268.2A
Other languages
English (en)
Inventor
曾大杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Shangyangtong Integrated Circuit Co ltd
Original Assignee
Nantong Shangyangtong Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Shangyangtong Integrated Circuit Co ltd filed Critical Nantong Shangyangtong Integrated Circuit Co ltd
Priority to CN201911098268.2A priority Critical patent/CN112864244A/zh
Publication of CN112864244A publication Critical patent/CN112864244A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种超结器件，在电荷流动区中，超结器件至少包括第一原胞，第一原胞包括：位于第一导电类型柱的顶部区域中且和第二导电类型柱具有间距的第一沟道区。第一栅极结构覆盖第一沟道区，源区形成于第一沟道区的表面，源区的顶部通过穿过层间膜的接触孔连接到由正面金属层组成的源极，第二导电类型柱的顶部未连接电极而在超结器件动态工作时呈浮置结构。本发明能增加器件的栅漏电容，能有效降低器件在应用电路中的电磁干扰以及有效降低器件在应用电路中带来的电流和电压的过冲。

Description

超结器件
技术领域
本发明涉及一种半导体集成电路器件结构，特别是涉及一种超结(superjunction)器件。
背景技术
超结器件如超结MOSFET是在现有VDMOS基础上，通过在纵向的漂移区中插入横向的P型柱，从而可以在不降低击穿电压的情况下，大幅提高漂移区的掺杂浓度。更重要的是，它跟现有VDMOS不同，它的比导通电阻还可以通过不断降低P型柱之间的距离，来继续降低。
因此超结MOSFET跟现有VDMOS相比，在相同导通电阻情况下，其芯片面积可以达到VDMOS的六分之一以下，其电容也被急剧降低。
这也给超结MOSFET替代VDMOS带来了一定的难度。
这是因为：
MOSFET在开关过程中的dv/dt主要是取决于在米勒(miller)平台对CGD的充电和放电，其中CGD表示栅漏电容，dv/dt表示漏极电压随时间的变化率。大致有
Figure BDA0002269040630000011
这里IG是驱动电路给栅极的电流。超结MOSFET因为P型柱在很低的电压下对漂移区的完全耗尽，使得CGD特别低，因此开关过程中的dv/dt特别高，使得开关过程中的过冲比较大，电磁干扰(Electromagnetic Interference，EMI)较大。这给超结MOSFET替代VDMOS带来了困难。
发明内容
本发明所要解决的技术问题是提供一种超结器件，能增加器件的栅漏电容，能有效降低器件在应用电路中的电磁干扰以及有效降低器件在应用电路中带来的电流和电压的过冲。
为解决上述技术问题，本发明提供的超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间。
电荷流动区包括由多个交替排列的第一导电类型柱和第二导电类型柱组成的超结结构；每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元。
在所述电荷流动区中，超结器件至少包括第一原胞，所述第一原胞包括：
第二导电类型的第一沟道区，所述第一沟道区位于所述第一导电类型柱的顶部区域中且和邻近对应的所述第二导电类型柱具有间距。
第一栅极结构覆盖所述第一沟道区。
在所述第一沟道区的表面形成有第一导电类型重掺杂的源区。
所述第一沟道区底部的所述第一导电类型柱作为漂移区的组成部分。
第一导电类型重掺杂的漏区形成于所述漂移区的底部。
被所述第一栅极结构所覆盖的所述第一沟道区的表面用于形成连接所述源区和所述漂移区的沟道。
所述源区的顶部通过穿过层间膜的接触孔连接到由正面金属层组成的源极，所述源区顶部对应的接触孔还和所述第一沟道区连接。
和所述第一沟道区具有间距的所述第二导电类型柱的顶部未连接电极而在所述超结器件动态工作时呈浮置结构，在呈浮置结构的所述第二导电类型柱和所述第一栅极结构相耦合从而增加栅漏电容。
在俯视面上，通过调节所述第一原胞的面积来调节所述栅漏电容，所述第一原胞的面积越大，所述栅漏电容越大。
进一步的改进是，所述第一栅极结构为第一沟槽栅，所述第一沟槽栅包括形成于栅极沟槽中栅介质层和多晶硅栅。
所述第一沟槽栅的第一侧面位于所述第一导电类型柱中并侧面覆盖所述第一沟道区。
所述第一沟槽栅的第二侧面远离所述第一沟道区，所述第一沟槽栅的第二侧面位于所述第一导电类型柱中并靠近所述第二导电类型柱或者所述第一沟槽栅的第二侧面直接位于所述第二导电类型柱中。
进一步的改进是，一个所述第一导电类型柱的顶部形成有两个所述第一沟槽栅，所述第一沟道区位于两个所述第一沟槽栅之间并会形成两个沟道。
进一步的改进是，所述第一栅极结构为第一平面栅，所述第一平面栅包括形成于依次形成于所述第一沟道区表面的栅介质层和多晶硅栅。
所述第一平面栅的第一侧面位于所述第一沟道区上，所述第一平面栅的第二侧面位于所述第一沟道区和所述第二导电类型柱之间的所述第一导电类型柱上或者直接位于所述第二导电类型柱上。
进一步的改进是，一个所述第一导电类型柱的顶部形成有两个所述第一平面栅，所述源区形成在两个所述第一平面栅之间的所述第一沟道区表面，在所述源区两侧的所述第一沟道区的表面各形成一个沟道。
进一步的改进是，所述第一沟道区由第二导电类型的第一阱区组成。
进一步的改进是，所述第一阱区也延伸到所述第一沟槽栅的第二侧面外的所述第一导电类型柱或所述第二导电类型柱中，且延伸到所述第一沟槽栅的第二侧面外的所述第一阱区的表面未形成所述源区。
或者，所述第一阱区未延伸到所述第一沟槽栅的第二侧面外的所述第一导电类型柱或所述第二导电类型柱中。
进一步的改进是，所述第一沟道区由第二导电类型的第一阱区组成。
进一步的改进是，在所述电荷流动区中，超结器件还包括第二原胞，所述第二原胞包括：
第二导电类型的第二沟道区，所述第二沟道区位于所述第二导电类型柱的顶部区域并延伸到邻近的所述第一导电类型柱中。
第二栅极结构覆盖所述第二沟道区。
在所述第二沟道区的表面形成有第一导电类型重掺杂的源区。
所述第二沟道区底部的所述第一导电类型柱作为漂移区的组成部分。
第一导电类型重掺杂的漏区形成于所述漂移区的底部。
被所述第二栅极结构所覆盖的所述第二沟道区的表面用于形成连接所述源区和所述漂移区的沟道。
所述源区的顶部通过穿过层间膜的接触孔连接到由正面金属层组成的源极，所述源区顶部对应的接触孔还和所述第二沟道区连接，所述第二导电类型柱通过所述第二沟道区和顶部的接触孔连接到所述源极。
进一步的改进是，所述超结器件在所述电荷流动区的结构由所述第一原胞和所述第二原胞排列形成。
进一步的改进是，在俯视面上，通过调节所述第一原胞沿所述第二导电类型柱的长度方向上的延伸长度来调节面积或者通过调节所述第一原胞沿所述第二导电类型柱的宽度方向上的延伸长度来调节面积。
当同一所述第二导电类型柱上同时设置有所述第一原胞和所述第二原胞时，所述第二导电类型柱会在所述第二原胞处连接所述所述源极，所述第一原胞的所述第二导电类型柱的长度调节到保证在所述超结器件动态工作时依然使所述第一原胞的所述第二导电类型柱为浮置结构。
进一步的改进是，所述电荷流动区中，所述第一原胞所占面积比例包括：100％，90％，50％，10％。
进一步的改进是，所述电荷流动区中的所述超结结构延伸到所述过渡区和所述终端区中。
在所述过渡区或所述终端区中形成有第二导电类型环。
所述第二导电类型环通过顶部的接触孔连接到所述源极。
所述第一原胞的所述第二导电类型柱在所述过渡区或所述终端区中和所述第二导电类型环相连或具有间隔，所述第一原胞的所述第二导电类型柱为沿长度方向上的连续结构或分段结构，所述第一原胞的所述第二导电类型柱的长度保证在所述超结器件动态工作时依然使所述电荷流动区中的所述第二导电类型柱为浮置结构。
进一步的改进是，各所述第一原胞内所述第二导电类型柱的长度为1毫米以上。
进一步的改进是，所述超结器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明通过在电荷流动区中涉及第一原胞，在第一原胞中设置第一栅极结构和第一沟道区，能实现第一沟道区和第二导电类型柱的隔离，使第一原胞的第二导电类型柱不能通过第一沟道区连接到源极并呈浮置结构，同时第一栅极结构能和第二导电类型柱相耦合，而第二导电类型柱能和漏区形成非常大的交叠区，故能非常显著的增加栅漏电容，所以，本发明能增加器件的栅漏电容，能有效降低器件在应用电路中的电磁干扰以及有效降低器件在应用电路中带来的电流和电压的过冲。
另外，本发明结合和现有超结器件的原胞结构相同的第二原胞，能调节第一原胞在电荷流动区中的面积，从而能通过电荷流动区中的第一原胞的面积的调节整个器件的栅漏电容，所以，本发明还能实现对器件的栅漏电容的大小调节，能适应于不同需求的应用，从而能增加本发明的应用范围。
另外，本发明第一原胞中的第二导电类型柱虽然呈浮置结构，但是在器件承受击穿电压时，由于栅极的电压低或者为0V，这会使第二导电类型柱能被完全耗尽，从而使器件的击穿电压不会降低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超结器件的原胞的剖面结构图；
图2是本发明第一实施例超结器件的第一原胞的剖面结构图；
图3是本发明第一实施例超结器件的俯视面结构图；
图4是本发明第一实施例超结器件和现有超结器件的栅漏电容随漏极电压变化的曲线；
图5是本发明第二实施例超结器件的俯视面结构图；
图6是本发明第三实施例超结器件的第一原胞的剖面结构图；
图7是本发明第四实施例超结器件的第一原胞的剖面结构图；
图8是本发明第五实施例超结器件的俯视面结构图；
图9是本发明第六实施例超结器件的俯视面结构图。
具体实施方式
本发明实施例一超结器件：
如图2所示，是本发明第一实施例超结器件的第一原胞的剖面结构图；如图3所示，是本发明第一实施例超结器件的俯视面结构图；本发明实施例超结器件的中间区域为电荷流动区101，终端区102环绕于所述电荷流动区101的外周，过渡区位于所述电荷流动区101和所述终端区102之间。
电荷流动区101包括由多个交替排列的第一导电类型柱11和第二导电类型柱3组成的超结结构；每一所述第一导电类型柱11和其邻近的所述第二导电类型柱3组成一个超结单元。
在超结结构的底部形成有第一导电类型掺杂的缓冲层2，缓冲层2形成的第一导电类型重掺杂的半导体衬底如硅衬底1的表面上。
在所述电荷流动区101中，超结器件至少包括第一原胞，所述第一原胞包括：
第二导电类型的第一沟道区4a，所述第一沟道区4a位于所述第一导电类型柱11的顶部区域中且和邻近对应的所述第二导电类型柱3具有间距。
第一栅极结构覆盖所述第一沟道区4a。
本发明第一实施例中，所述第一栅极结构为第一沟槽栅，所述第一沟槽栅包括形成于栅极沟槽中栅介质层6和多晶硅栅7。
所述第一沟槽栅的第一侧面位于所述第一导电类型柱11中并侧面覆盖所述第一沟道区4a。
所述第一沟槽栅的第二侧面远离所述第一沟道区4a，所述第一沟槽栅的第二侧面直接位于所述第二导电类型柱3中。
一个所述第一导电类型柱11的顶部形成有两个所述第一沟槽栅，所述第一沟道区4a位于两个所述第一沟槽栅之间并会形成两个沟道。
所述第一沟道区4a由第二导电类型的第一阱区组成。所述第一阱区也延伸到所述第一沟槽栅的第二侧面外的所述第一导电类型柱11或所述第二导电类型柱3中，且延伸到所述第一沟槽栅的第二侧面外的所述第一阱区采用标记4b表示，在第一阱区4b的表面未形成所述源区8。在其他实施例中，也能为：所述第一阱区未延伸到所述第一沟槽栅的第二侧面外的所述第一导电类型柱11或所述第二导电类型柱3中。
在所述第一沟道区4a的表面形成有第一导电类型重掺杂的源区8。
所述第一沟道区4a底部的所述第一导电类型柱11作为漂移区的组成部分。
第一导电类型重掺杂的漏区形成于所述漂移区的底部。本发明第一实施例中，所述漏区直接由减薄后的所述半导体衬底1组成，也能为对减薄后的所述半导体衬底1进行背面掺杂形成。
被所述第一栅极结构所覆盖的所述第一沟道区4a的表面用于形成连接所述源区8和所述漂移区的沟道。
所述源区8的顶部通过穿过层间膜的接触孔9连接到由正面金属层10组成的源极，所述源区8顶部对应的接触孔9还和所述第一沟道区4a连接。
和所述第一沟道区4a具有间距的所述第二导电类型柱3的顶部未连接电极而在所述超结器件动态工作时呈浮置结构，在呈浮置结构的所述第二导电类型柱3和所述第一栅极结构相耦合从而增加栅漏电容。
在俯视面上，通过调节所述第一原胞的面积来调节所述栅漏电容，所述第一原胞的面积越大，所述栅漏电容越大。
本发明第一实施例中，所述电荷流动区全部由所述第一原胞组成。所述电荷流动区101中的所述超结结构延伸到所述过渡区和所述终端区102中。
在所述过渡区或所述终端区102中形成有第二导电类型环。
所述第二导电类型环通过顶部的接触孔9连接到所述源极。
所述第一原胞的所述第二导电类型柱3在所述过渡区或所述终端区102中和所述第二导电类型环相连，所述第一原胞的所述第二导电类型柱3为沿长度方向上的连续结构，所述第一原胞的所述第二导电类型柱3的长度保证在所述超结器件动态工作时依然使所述电荷流动区101中的所述第二导电类型柱3为浮置结构。
所述第一原胞的所述第二导电类型柱3在所述过渡区或所述终端区102中和所述第二导电类型环相连的结构比较适合于采用沟槽填充外延层形成的所述第二导电类型柱3的结构，这是因为：对于采用沟槽刻蚀和外延层填入工艺来实现的超结结构，所述第二导电类型柱3都是很长的一个很条。之所以这样做是因为，很长的一个横条，则两端的效应不是很显著(宽度方向)。这样沟槽刻蚀的工艺和外延层填入的工艺都会简化。采用这种图3所示的版图方式，在终端区102中会所述第二导电类型柱3跟源极相连，那么电荷流动区即原胞区的所述第二导电类型柱3自然会跟终端区相连。但是因为所述第二导电类型柱3在原胞区是非常长的一长条(长度通常超过1mm)，这个连接只会在静态有影响，在动态上面基本上没有影响也相当于浮空即浮置。而且随着漏极电压的增加，原胞区的所述第二导电类型柱3都会被耗尽，这样终端区即使将所述第二导电类型柱3相连，对原胞区的影响也基本没有。
本发明第一实施例中，所述超结器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：所述超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
现结合具体参数来说明本发明第一实施例超结器件：
所述半导体衬底1能为硅衬底，所述半导体衬底1的电阻率通常为1mΩ*cm附近，通常采用砷掺杂。所述半导体衬底1的电阻率越低越好，所述半导体衬底1的厚度越薄越好，以降低衬底电阻。
所述缓冲层2的厚度越厚对器件的鲁棒性有帮助。此外所述缓冲层2的厚度越厚在反向恢复的过程中可以存贮多余的空穴，有利于提高反向恢复的软度因子。但是这是以牺牲比导通电阻为代价的。
所述第二导电类型柱3有两种实现方式。一种是基于多次外延的，另外一种是基于深槽刻蚀和第二导电类型硅填入工艺。超结器件如超结MOSFET的击穿电压通常是正比于所述第二导电类型柱3的深度。对于目前常见的600V超结MOSFET器件，其所述第二导电类型柱3的深度为40微米左右。所述第二导电类型柱3之间的距离越近，超结MOSFET可以实现的最低比导通电阻越低。
所述第一沟道区4a的掺杂浓度由所需要的阈值电压决定。
所述栅介质层6通常为栅氧化层如二氧化硅层，所述栅介质层6的厚度决定了栅极结构的耐压，其耐压正比于所述栅介质层6的厚度。所述栅介质层6的厚度通常在
Figure BDA0002269040630000081
附近。
为了保证通孔和沟道的欧姆接触更好，所述源区8顶部的所述接触孔9的底部通常还会做一次高浓度的通孔注入，注入的剂量通常在1e15cm-2，注入的杂质可以是硼(Boron)也可以是BF2，注入的能量通常在40keV附近，
所述正面金属层10的材料通常为金属Al，厚度在4微米附近，这样可以降低源极的馈电电阻同时厚的源极金属厚度，也可以增加器件的热容，有助于在瞬态的时候散热。
本发明第一实施例通过在电荷流动区101中涉及第一原胞，在第一原胞中设置第一栅极结构和第一沟道区4a，能实现第一沟道区4a和第二导电类型柱3的隔离，使第一原胞的第二导电类型柱3不能通过第一沟道区4a连接到源极并呈浮置结构，同时第一栅极结构能和第二导电类型柱3相耦合，而第二导电类型柱3能和漏区形成非常大的交叠区，故能非常显著的增加栅漏电容，所以，本发明能增加器件的栅漏电容，能有效降低器件在应用电路中的电磁干扰以及有效降低器件在应用电路中带来的电流和电压的过冲。
另外，本发明第一实施例第一原胞中的第二导电类型柱3虽然呈浮置结构，但是在器件承受击穿电压时，由于栅极的电压低或者为0V，这会使第二导电类型柱3能被完全耗尽，从而使器件的击穿电压不会降低。
如图4所示，是本发明第一实施例超结器件和现有超结器件的栅漏电容随漏极电压变化的曲线；曲线201是现有超结器件的栅漏电容随漏极电压变化的曲线，曲线202是本发明第一实施例超结器件的栅漏电容随漏极电压变化的曲线，可以看出，本发明第一实施例超结器件的栅漏电容增加了10倍以上。
本发明第二实施例超结器件：
本发明第二实施例超结器件和本发明第一实施例超结器件的区别之处为：
如图5所示，是本发明第二实施例超结器件的俯视面结构图；所述第一原胞的所述第二导电类型柱3在所述过渡区或所述终端区102中和所述第二导电类型环具有间隔，所述第一原胞的所述第二导电类型柱3为沿长度方向上的分段结构，所述第一原胞的所述第二导电类型柱3的长度保证在所述超结器件动态工作时依然使所述电荷流动区101中的所述第二导电类型柱3为浮置结构。图5所示的版图结构，所述第二导电类型柱3是一段一段的，这种原胞结构比较适合于多次外延的方式来形成超结结构。原胞区跟终端区的所述第二导电类型柱3是没有连接的，原胞区的所述第二导电类型柱3是完全浮空的。
本发明第三实施例超结器件：
本发明第三实施例超结器件和本发明第一实施例超结器件的区别之处为：
如图6所示，是本发明第三实施例超结器件的第一原胞的剖面结构图；所述第一沟槽栅的第二侧面位于所述第一导电类型柱11中并靠近所述第二导电类型柱3。可以看出，和图2中所述第一沟槽栅会和所述第二导电类型柱3相交叠的结构相比，图6所示的结构中，所述第一沟槽栅不和所述第二导电类型柱3相交叠，本发明第三实施例超结器件的这种结构通常发生在漂移区即所述第一导电类型柱11的宽度比较宽的情况。
本发明第四实施例超结器件：
本发明第四实施例超结器件和本发明第一实施例超结器件的区别之处为：
如图7所示，是本发明第四实施例超结器件的第一原胞的剖面结构图；所述第一栅极结构为第一平面栅，所述第一平面栅包括形成于依次形成于所述第一沟道区4a表面的栅介质层6和多晶硅栅7。
所述第一平面栅的第一侧面位于所述第一沟道区4a上，所述第一平面栅的第二侧面位于所述第一沟道区4a和所述第二导电类型柱3之间的所述第一导电类型柱11上或者直接位于所述第二导电类型柱3上。
一个所述第一导电类型柱11的顶部形成有两个所述第一平面栅，所述源区8形成在两个所述第一平面栅之间的所述第一沟道区4a表面，在所述源区8两侧的所述第一沟道区4a的表面各形成一个沟道。
所述第一沟道区4a由第二导电类型的第一阱区组成。由图7所示可知，在所述第二导电类型柱3顶部并没有形成所述第一阱区。
图7所示的结构中，为了降低JFET效应，一般还会增加一次抗JFET离子注入(Anti-JFETImplant)来增加位于所述第一沟道区4a和所属第二导电类型柱3之间的所述第一导电类型柱11表面的掺杂浓度，来降低扩散电阻即从沟道表面到体内漂移区扩散的电阻。
本发明第五实施例超结器件：
本发明第五实施例超结器件和本发明第一实施例超结器件的区别之处为：
在所述电荷流动区101中，超结器件还包括第二原胞，所述第二原胞的结构和图1所示的现有超结器件的原胞结构相同，如图1所示，所述第二原胞包括：
第二导电类型的第二沟道区4，所述第二沟道区4位于所述第二导电类型柱3的顶部区域并延伸到邻近的所述第一导电类型柱11中。
第二栅极结构覆盖所述第二沟道区4。
在所述第二沟道区4的表面形成有第一导电类型重掺杂的源区8。
所述第二沟道区4底部的所述第一导电类型柱11作为漂移区的组成部分。
第一导电类型重掺杂的漏区形成于所述漂移区的底部。
被所述第二栅极结构所覆盖的所述第二沟道区4的表面用于形成连接所述源区8和所述漂移区的沟道。
所述源区8的顶部通过穿过层间膜的接触孔9连接到由正面金属层10组成的源极，所述源区8顶部对应的接触孔9还和所述第二沟道区4连接，所述第二导电类型柱3通过所述第二沟道区4和顶部的接触孔9连接到所述源极。
所述超结器件在所述电荷流动区101的结构由所述第一原胞和所述第二原胞排列形成。
在俯视面上，通过调节所述第一原胞沿所述第二导电类型柱3的长度方向上的延伸长度来调节面积。
所述电荷流动区101中，所述第一原胞所占面积比例包括：100％，90％，50％，10％。
如图8所示，是本发明第五实施例超结器件的俯视面结构图，图8中，标记101a对应的区域为设置了所述第一原胞的区域，标记101b对应的区域为设置了所述第二原胞的区域。可以看出，在区域101a中，整个所述第二导电类型柱3的长度方向上都设置有所述第一原胞。在其他实施例中，也能在所述区域101a中插入所述第二原胞，这时，所述第二导电类型柱3会在所述第二原胞处连接所述所述源极，所述第一原胞的所述第二导电类型柱3的长度调节到保证在所述超结器件动态工作时依然使所述第一原胞的所述第二导电类型柱3为浮置结构。
本发明第五实施例结合和现有超结器件的原胞结构相同的第二原胞，能调节第一原胞在电荷流动区101中的面积，从而能通过电荷流动区101中的第一原胞的面积的调节整个器件的栅漏电容，所以，本发明第五实施例还能实现对器件的栅漏电容的大小调节，能适应于不同需求的应用，从而能增加本发明的应用范围。
本发明第六实施例超结器件：
本发明第六实施例超结器件和本发明第五实施例超结器件的区别之处为：
在俯视面上，通过调节所述第一原胞沿所述第二导电类型柱3的宽度方向上的延伸长度来调节面积。当同一所述第二导电类型柱3上同时设置有所述第一原胞和所述第二原胞时，所述第二导电类型柱3会在所述第二原胞处连接所述所述源极，所述第一原胞的所述第二导电类型柱3的长度调节到保证在所述超结器件动态工作时依然使所述第一原胞的所述第二导电类型柱3为浮置结构。
如图9所示，是本发明第六实施例超结器件的俯视面结构图，图9中，标记101a对应的区域为设置了所述第一原胞的区域，标记101b对应的区域为设置了所述第二原胞的区域。可以看出，各所述第二导电类型柱3的长度方向上会同时设置所述第一原胞和所述第二原胞。
图9所示的结构中，虽然所述第二导电类型柱3在区域101b中跟源极相连。但是因为在区域101a中的所述第二导电类型柱3的长度很长，通常大于1mm，在静态上面是跟源极相连。但是一旦漏极承受击穿电压，整个所述第二导电类型柱3因为掺杂浓度低，被完全耗尽了。所述第二导电类型柱3在动态上面跟源极没有连接，其电场强度(电压)主要受到栅极的影响。其效果也等同于浮空状态。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结器件，超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于：
电荷流动区包括由多个交替排列的第一导电类型柱和第二导电类型柱组成的超结结构；每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元；
在所述电荷流动区中，超结器件至少包括第一原胞，所述第一原胞包括：
第二导电类型的第一沟道区，所述第一沟道区位于所述第一导电类型柱的顶部区域中且和邻近对应的所述第二导电类型柱具有间距；
第一栅极结构覆盖所述第一沟道区；
在所述第一沟道区的表面形成有第一导电类型重掺杂的源区；
所述第一沟道区底部的所述第一导电类型柱作为漂移区的组成部分；
第一导电类型重掺杂的漏区形成于所述漂移区的底部；
被所述第一栅极结构所覆盖的所述第一沟道区的表面用于形成连接所述源区和所述漂移区的沟道；
所述源区的顶部通过穿过层间膜的接触孔连接到由正面金属层组成的源极，所述源区顶部对应的接触孔还和所述第一沟道区连接；
和所述第一沟道区具有间距的所述第二导电类型柱的顶部未连接电极而在所述超结器件动态工作时呈浮置结构，在呈浮置结构的所述第二导电类型柱和所述第一栅极结构相耦合从而增加栅漏电容；
在俯视面上，通过调节所述第一原胞的面积来调节所述栅漏电容，所述第一原胞的面积越大，所述栅漏电容越大。
2.如权利要求1所述的超结器件，其特征在于：所述第一栅极结构为第一沟槽栅，所述第一沟槽栅包括形成于栅极沟槽中栅介质层和多晶硅栅；
所述第一沟槽栅的第一侧面位于所述第一导电类型柱中并侧面覆盖所述第一沟道区；
所述第一沟槽栅的第二侧面远离所述第一沟道区，所述第一沟槽栅的第二侧面位于所述第一导电类型柱中并靠近所述第二导电类型柱或者所述第一沟槽栅的第二侧面直接位于所述第二导电类型柱中。
3.如权利要求2所述的超结器件，其特征在于：一个所述第一导电类型柱的顶部形成有两个所述第一沟槽栅，所述第一沟道区位于两个所述第一沟槽栅之间并会形成两个沟道。
4.如权利要求1所述的超结器件，其特征在于：所述第一栅极结构为第一平面栅，所述第一平面栅包括形成于依次形成于所述第一沟道区表面的栅介质层和多晶硅栅；
所述第一平面栅的第一侧面位于所述第一沟道区上，所述第一平面栅的第二侧面位于所述第一沟道区和所述第二导电类型柱之间的所述第一导电类型柱上或者直接位于所述第二导电类型柱上。
5.如权利要求4所述的超结器件，其特征在于：一个所述第一导电类型柱的顶部形成有两个所述第一平面栅，所述源区形成在两个所述第一平面栅之间的所述第一沟道区表面，在所述源区两侧的所述第一沟道区的表面各形成一个沟道。
6.如权利要求3所述的超结器件，其特征在于：所述第一沟道区由第二导电类型的第一阱区组成。
7.如权利要求6所述的超结器件，其特征在于：所述第一阱区也延伸到所述第一沟槽栅的第二侧面外的所述第一导电类型柱或所述第二导电类型柱中，且延伸到所述第一沟槽栅的第二侧面外的所述第一阱区的表面未形成所述源区；
或者，所述第一阱区未延伸到所述第一沟槽栅的第二侧面外的所述第一导电类型柱或所述第二导电类型柱中。
8.如权利要求5所述的超结器件，其特征在于：所述第一沟道区由第二导电类型的第一阱区组成。
9.如权利要求1所述的超结器件，其特征在于：在所述电荷流动区中，超结器件还包括第二原胞，所述第二原胞包括：
第二导电类型的第二沟道区，所述第二沟道区位于所述第二导电类型柱的顶部区域并延伸到邻近的所述第一导电类型柱中；
第二栅极结构覆盖所述第二沟道区；
在所述第二沟道区的表面形成有第一导电类型重掺杂的源区；
所述第二沟道区底部的所述第一导电类型柱作为漂移区的组成部分；
第一导电类型重掺杂的漏区形成于所述漂移区的底部；
被所述第二栅极结构所覆盖的所述第二沟道区的表面用于形成连接所述源区和所述漂移区的沟道；
所述源区的顶部通过穿过层间膜的接触孔连接到由正面金属层组成的源极，所述源区顶部对应的接触孔还和所述第二沟道区连接，所述第二导电类型柱通过所述第二沟道区和顶部的接触孔连接到所述源极。
10.如权利要求9所述的超结器件，其特征在于：所述超结器件在所述电荷流动区的结构由所述第一原胞和所述第二原胞排列形成。
11.如权利要求10所述的超结器件，其特征在于：在俯视面上，通过调节所述第一原胞沿所述第二导电类型柱的长度方向上的延伸长度来调节面积或者通过调节所述第一原胞沿所述第二导电类型柱的宽度方向上的延伸长度来调节面积；
当同一所述第二导电类型柱上同时设置有所述第一原胞和所述第二原胞时，所述第二导电类型柱会在所述第二原胞处连接所述所述源极，所述第一原胞的所述第二导电类型柱的长度调节到保证在所述超结器件动态工作时依然使所述第一原胞的所述第二导电类型柱为浮置结构。
12.如权利要求11所述的超结器件，其特征在于：所述电荷流动区中，所述第一原胞所占面积比例包括：100％，90％，50％，10％。
13.如权利要求1所述的超结器件，其特征在于：所述电荷流动区中的所述超结结构延伸到所述过渡区和所述终端区中；
在所述过渡区或所述终端区中形成有第二导电类型环；
所述第二导电类型环通过顶部的接触孔连接到所述源极；
所述第一原胞的所述第二导电类型柱在所述过渡区或所述终端区中和所述第二导电类型环相连或具有间隔，所述第一原胞的所述第二导电类型柱为沿长度方向上的连续结构或分段结构，所述第一原胞的所述第二导电类型柱的长度保证在所述超结器件动态工作时依然使所述电荷流动区中的所述第二导电类型柱为浮置结构。
14.如权利要求11或13所述的超结器件，其特征在于：各所述第一原胞内所述第二导电类型柱的长度为1毫米以上。
15.如权利要求1至权13中任一权项所述的超结器件，其特征在于：所述超结器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201911098268.2A 2019-11-12 2019-11-12 超结器件 Pending CN112864244A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911098268.2A CN112864244A (zh) 2019-11-12 2019-11-12 超结器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911098268.2A CN112864244A (zh) 2019-11-12 2019-11-12 超结器件

Publications (1)

Publication Number Publication Date
CN112864244A true CN112864244A (zh) 2021-05-28

Family

ID=75984506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911098268.2A Pending CN112864244A (zh) 2019-11-12 2019-11-12 超结器件

Country Status (1)

Country Link
CN (1) CN112864244A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299726A1 (en) * 2007-05-29 2008-12-04 Nec Electronics Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus
CN102214689A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法
CN105702711A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 超级结器件
CN105914233A (zh) * 2016-05-26 2016-08-31 东南大学 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法
CN107359201A (zh) * 2017-08-31 2017-11-17 上海华虹宏力半导体制造有限公司 沟槽栅超结mosfet
CN207183281U (zh) * 2017-09-01 2018-04-03 无锡紫光微电子有限公司 一种可调节开关速度的沟槽栅超结半导体器件
CN108198851A (zh) * 2017-12-27 2018-06-22 四川大学 一种具有增强载流子存储效应的超结igbt
CN108767000A (zh) * 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
CN109830532A (zh) * 2019-01-22 2019-05-31 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299726A1 (en) * 2007-05-29 2008-12-04 Nec Electronics Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus
CN102214689A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法
CN105702711A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 超级结器件
CN105914233A (zh) * 2016-05-26 2016-08-31 东南大学 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法
CN107359201A (zh) * 2017-08-31 2017-11-17 上海华虹宏力半导体制造有限公司 沟槽栅超结mosfet
CN207183281U (zh) * 2017-09-01 2018-04-03 无锡紫光微电子有限公司 一种可调节开关速度的沟槽栅超结半导体器件
CN108198851A (zh) * 2017-12-27 2018-06-22 四川大学 一种具有增强载流子存储效应的超结igbt
CN108767000A (zh) * 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
CN109830532A (zh) * 2019-01-22 2019-05-31 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法

Similar Documents

Publication Publication Date Title
US9947779B2 (en) Power MOSFET having lateral channel, vertical current path, and P-region under gate for increasing breakdown voltage
US9461127B2 (en) Vertical power MOSFET having planar channel and its method of fabrication
US5688725A (en) Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US8330213B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
EP1803159B1 (en) Mos-gated transistor with reduced miller capacitance
TWI524521B (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法
US7923804B2 (en) Edge termination with improved breakdown voltage
US8304329B2 (en) Power device structures and methods
US8344448B2 (en) Semiconductor device having an edge termination structure and method of manufacture thereof
EP1266406B1 (en) Trench gate DMOS field-effect transistor
WO2018034818A1 (en) Power mosfet having planar channel, vertical current path, and top drain electrode
US10325980B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US20080116520A1 (en) Termination Structures For Semiconductor Devices and the Manufacture Thereof
EP1703566A1 (en) MOS device having at least two channel regions
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN111370494B (zh) 超结器件
CN112864244A (zh) 超结器件
CN112635559A (zh) 平面栅超结mosfet
JP2007142254A (ja) 半導体装置
KR20230046263A (ko) 트랜지스터 디바이스 및 트랜지스터 디바이스의 제조 방법
JP2024009372A (ja) 超接合半導体装置
CN117673143A (zh) 沟槽栅超结器件及其制造方法
CN118231472A (zh) 一种降低输入电容的沟槽栅超结器件及其制备方法
TWM544107U (zh) 具有平面通道的垂直功率金氧半導體場效電晶體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination