CN105914233A - 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法 - Google Patents
一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法 Download PDFInfo
- Publication number
- CN105914233A CN105914233A CN201610365220.3A CN201610365220A CN105914233A CN 105914233 A CN105914233 A CN 105914233A CN 201610365220 A CN201610365220 A CN 201610365220A CN 105914233 A CN105914233 A CN 105914233A
- Authority
- CN
- China
- Prior art keywords
- district
- pxing
- type
- bar shaped
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000011084 recovery Methods 0.000 title abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000407 epitaxy Methods 0.000 claims description 35
- 238000002513 implantation Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 15
- 210000000746 body region Anatomy 0.000 abstract 7
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 10
- 238000000605 extraction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 208000036626 Mental retardation Diseases 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法。晶体管含N型漏极，N型漏极上设有N型外延层，再设第一、二条形P型体区、第一P型体区，在第一P型体区内设有至少2个沟槽栅、重掺杂N型源极及第二P型体区，在沟槽栅的上端设有第一场氧化层，重掺杂N型源极位于第一P型体区的上部且限制在沟槽栅之间，第二P型体区位于重掺杂N型源极的下方且通过第一接触金属与源极金属层连接。方法是在衬底生长N型外延层，蚀出深沟槽，制作第一、第二条形P型体区，再制作沟槽栅、第一P型体区、重掺杂N型源极，然后淀积铝形成源极金属层和第一接触金属，最后制作N型漏极。本发明能有效改善体二极管的反向恢复特性并能提高器件的可靠性。
Description
技术领域
本发明主要涉及功率半导体器件技术领域，具体涉及一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法，特别适用于手机充电器以及各类电源系统中。
背景技术
金属氧化物半导体型场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)在功率半导体器件领域有着广泛的应用。为了拓宽其在高压领域的应用，有必要提高其耐压能力，因此需要降低MOSFET漂移区的掺杂浓度，或者增加其厚度，但这会带来导通电阻较高的缺点。为了改进上述缺点，人们提出了超结(Super Junction)MOSFET，其采用交替的p柱和n柱构成器件的漂移层来代替原来的N型外延层，在纵向耐压的同时，利用横向电场进行辅助耗尽，当器件完全耗尽时，漂移区成为本征层，这使得器件的耐压与漂移层掺杂浓度无关，而仅与厚度有关，因此可以适当增加漂移区的掺杂浓度，从而改善耐压与导通电阻之间的折衷关系。为了进一步减小芯片面积，又提出了沟槽超结MOSFET，由于沟槽超结MOSFET在保持高耐压的同时可以具有较低的导通电阻以及小的芯片面积，所以比传统MOSFET在应用中更具有优势，因此广泛应用于开关电源、功率整流的桥式电路中。然而，传统沟槽超级MOSFET的体二极管工作在反向恢复状态时，较大的反向恢复电流流过由P型体区与N型源区所构成的pn结时会产生内建电势，易于导致寄生三极管的开启，损坏晶体管。而为了抑制寄生三极管的开启，需要在p柱上部进行高浓度的P型注入，形成欧姆接触，但这会增加体二极管在正向导通时的空穴注入效率，从而存储大量的载流子，使得反向恢复过程中所需抽取的贮存载流子增加，反向恢复过程时间长，增加了反向恢复的损耗，需要进一步改善。另外，在生产制造的过程中，传统超结沟槽结构极易受到影响，例如在随后的热过程中，p柱和n柱之间的杂质离子发生的扩散运动以及p柱和n柱中的陷阱电荷等，这些因素都会造成超结沟槽MOSFET器件中的电荷分布不平衡，从而对超结沟槽MOSFET器件性能造成很大的损害。因此超结沟槽MOSFET器件的结构中p柱的间距理论上越小越好，以更好地实现电荷补偿，但在实际的工艺制造中p柱的间距受到限制，使得这部分面积无法得到更有效地利用。
发明内容
本发明针对上述不足，提出了一种能够有效改善体二极管的反向恢复特性并能提高器件可靠性的高鲁棒性快恢复超结功率半导体晶体管及其制备方法。
本发明提供如下结构技术方案：
一种高鲁棒性快恢复超结功率半导体晶体管，包括：N型漏极，在N型漏极上设有N型外延层，在N型外延层内分别设有第一条形P型体区和第二条形P型体区，在N型外延层上方设有第一P型体区且所述第一P型体区自第一条形P型体区延展至第二条形P型体区，在第一P型体区内设有至少2个沟槽栅、重掺杂N型源极及第二P型体区，所述沟槽栅纵向贯穿第一P型体区且所述沟槽栅的下端伸入N型外延层，在所述沟槽栅的上端设有第一场氧化层，所述重掺杂N型源极位于第一P型体区的上部且被限制在所述沟槽栅之间，在重掺杂N型源极、第一P型体区、第一条形P型体区及第二条形P型体区上连接有源极金属层，所述第二P型体区位于所述重掺杂N型源极的下方且通过第一接触金属与源极金属层连接。沟槽栅由多晶硅栅极及包覆在多晶硅栅极外部的栅氧化层组成。
本发明提供如下方法技术方案：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层；
第二步：接着制作高鲁棒性快恢复超结功率半导体晶体管，先利用一块掩膜板在N型外延层上刻蚀出深沟槽；
第三步：接下来在深沟槽内填满含P型杂质的硅并进行该杂质离子的扩散，形成位于所述N型外延层内的第一条形P型体区和第二条形P型体区；
第四步：接着在第一条形P型体区和第二条形P型体区之间利用一块掩膜板在N型外延层上刻蚀出多个栅沟槽；
第五步：接下来在沟槽表面生长栅氧化层，再淀积掺杂的多晶硅以填充所述的栅沟槽，随后通过化学机械抛光(Chemical Mechanical Polishing)或者等离子体刻蚀的步骤回刻所述掺杂的多晶硅栅极；
第六步：随后利用一块掩膜版在第一条形P型体区和第二条形P型体区之间采用低能离子注入的方式掺杂硼并退火形成第一P型体区，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第七步：再利用一块掩膜版选择性注入砷离子并激活，在第一P型体区上部与沟槽栅之间形成重掺杂N型源极，其中，注入能量介于10～100keV之间，注入剂量介于1e14～1e18cm-2之间；
第八步：随后在所述N型外延层的上表面淀积一层氧化层作为第一场氧化层，氧化回流后，利用一块掩膜版，先后进行干氧刻蚀和干硅刻蚀以形成接触孔；
第九步：接着选择性注入P型离子并扩散形成第二P型体区，其位于所述第一P型体区中并包围每个接触孔的底部；
第十步：再利用一块掩膜版，对第一场氧化层进行干氧刻蚀得到第一条形P型体区、第二条形P型体区、第一P型体区和重掺杂N型源极的上表面，淀积铝形成源极金属层和第一接触金属，最后制作N型漏极。
与现有技术相比，本发明具有如下优点：
1、本发明器件利用沟槽栅的隔离作用有效地改善了体二极管的反向恢复特性。由于传统的沟槽超结金属氧化物半导体场效应晶体管的沟槽栅与第一条形P型体区以及第二条形P型体区之间必然存在重掺杂N型源极，因此在第一条形P型体区与第二条形P型体区的上部必须做高浓度的P型注入以形成欧姆接触来抑制此处寄生NPN管的开启。而本发明器件由于第一条形P型体区31与重掺杂N型源极7、第二条形P型体区32与重掺杂N型源极7分别被沟槽栅隔离开，即重掺杂N型源极被限制在沟槽栅之间，使得第一条形P型体区31和与其相邻的沟槽栅之间、第二条形P型体区32和与其相邻的沟槽栅之间均没有重掺杂N型源极7，即没有寄生NPN管，因此不需要在第一条形P型体区与第二条形P型体区上部进行高浓度的P型注入以形成欧姆接触，从而降低了第一条形P型体区与第二条形P型体区上部的掺杂浓度，减少了体二极管正向导通模式下注入到N型外延层的空穴数目，减少了体二极管在反向恢复过程中所需抽取的贮存载流子数目(Qrr)，缩短了反向恢复时间，改善了体二极管的反向恢复特性，减少了反向恢复损耗。
2、本发明器件利用沟槽栅的隔离作用有效地提高了器件的可靠性。由于传统的沟槽超结金属氧化物半导体场效应晶体管的沟槽栅与第一条形P型体区以及第二条形P型体区之间必然存在重掺杂N型源极，即存在寄生NPN管，且沟槽超结金属氧化物半导体场效应晶体管的体二极管工作在反向恢复状态下时，空穴电流几乎都从第一条形P型体区与第二条形P型体区流过而到达源极金属层，易造成此处寄生NPN管的开启，器件失效。而本发明器件结构的第一条形P型体区31与重掺杂N型源极7、第二条形P型体区32与重掺杂N型源极7分别被沟槽栅隔离开，即重掺杂N型源极被限制在沟槽栅之间，使得现有器件的第一条形P型体区31和与其相邻的沟槽栅之间的重掺杂N型源极、第二条形P型体区32和与其相邻的沟槽栅之间的重掺杂N型源极7均得以去除，即消除了此两处的寄生NPN管，因此有效地提高了器件的可靠性。
3、本发明器件由于在N型外延层上方、第一条形P型体区与第二条形P型体区之间、第一P型体区内设有多个沟槽栅，当沟槽栅数目达到3个及以上时，明显增加了重掺杂N型源极的数目，增加了在沟槽栅控制下可以反型形成电子沟道的区域，因此增加了器件通态下电子电流的流通路径，从而降低了导通电阻，减少了通态损耗。
4、本发明器件结构设计工艺保留了传统沟槽超结金属氧化物半导体场效应晶体管结构的设计工艺，具有良好的兼容性，不增加额外的实现难度。
附图说明
图1所示为本发明提出的新型2沟槽高鲁棒性快恢复超结功率半导体晶体管的器件剖面结构图。
图2所示为本发明提出的新型3沟槽高鲁棒性快恢复超结功率半导体晶体管的器件剖面结构图。
图3所示为本发明新型高鲁棒性快恢复超结功率半导体晶体管与传统的沟槽超结金属氧化物半导体型场效应晶体管结构正向导通时的I-V特性曲线对比图。
图4所示为本发明新型高鲁棒性快恢复超结功率半导体晶体管与传统的沟槽超结金属氧化物半导体型场效应晶体管结构的体二极管反向恢复过程对比图。
图5所示为本发明新型高鲁棒性快恢复超结功率半导体晶体管与传统的沟槽超结金属氧化物半导体型场效应晶体管结构的体二极管正向导通状态下空穴浓度分布的对比图。
图6所示为传统的沟槽超结金属氧化物半导体型场效应晶体管的体二极管在反向恢复状态下空穴电流的路径。
图7所示为本发明新型2沟槽高鲁棒性快恢复超结功率半导体晶体管的体二极管在反向恢复状态下空穴电流的路径。
图8所示为本发明新型3沟槽高鲁棒性快恢复超结功率半导体晶体管的体二极管在反向恢复状态下空穴电流的路径。
图9～图18所示为本发明新型2沟槽高鲁棒性快恢复超结功率半导体晶体管结构的制备方法的各工艺步骤流程图。
图19～图28所示为本发明新型3沟槽高鲁棒性快恢复超结功率半导体晶体管结构的制备方法的各工艺步骤流程图。
具体实施方式
本发明所述器件结构利用沟槽栅的隔离作用将第一条形P型体区与重掺杂N型源极、第二条形P型体区与重掺杂N型源极分别隔离开，即重掺杂N型源极被限制在沟槽栅之间，使得第一条形P型体区和与其相邻的沟槽栅之间、第二条形P型体区和与其相邻的沟槽栅之间均没有重掺杂N型源极，即没有寄生NPN管，因此消除了此两处的寄生NPN管开启的问题，有效地提高了器件的可靠性。由于现有器件的第一条形P型体区和与其相邻的沟槽栅之间、第二条形P型体区和与其相邻的沟槽栅之间的寄生NPN管被消除，因此不需要在第一条形P型体区与第二条形P型体区上部进行高浓度的P型注入以形成欧姆接触来抑制寄生NPN管的开启，从而降低了第一条形P型体区与第二条形P型体区上部的掺杂浓度，减少了体二极管正向导通模式下注入到N型外延层的空穴数目，减少了体二极管在反向恢复过程中所需抽取的贮存载流子数目(Qrr)，缩短了反向恢复时间，改善了体二极管的反向恢复特性，减少了反向恢复损耗。此外，由于在N型外延层上方、第一条形P型体区与第二条形P型体区之间、第一P型体区内设有多个沟槽栅，当沟槽栅数目达到3个及以上时，明显增加了重掺杂N型源极的数目，增加了在沟槽栅控制下可以反型形成电子沟道的区域，因此增加了器件通态下电子电流的流通路径，从而降低了导通电阻，减少了通态损耗。所述器件制备方法兼容了传统沟槽超结金属氧化物半导体场效应晶体管结构的制备方法，实现容易。
实施例1
下面结合图1-2，对本发明做详细说明，一种高鲁棒性快恢复超结功率半导体晶体管，包括：N型漏极1，在N型漏极1上设有N型外延层2，在N型外延层2内分别设有第一条形P型体区31和第二条形P型体区32，在N型外延层2上方设有第一P型体区5且所述第一P型体区5自第一条形P型体区31延展至第二条形P型体区32，在第一P型体区5内设有至少2个沟槽栅、重掺杂N型源极7及第二P型体区6，所述沟槽栅纵向贯穿第一P型体区5且所述沟槽栅的下端伸入N型外延层2，在所述沟槽栅的上端设有第一场氧化层8，所述重掺杂N型源极7位于第一P型体区5的上部且被限制在所述沟槽栅之间，在重掺杂N型源极7、第一P型体区5、第一条形P型体区31及第二条形P型体区32上连接有源极金属层9，所述第二P型体区6位于所述重掺杂N型源极7的下方且通过第一接触金属11与源极金属层9连接。所述沟槽栅由多晶硅栅极10及包覆在多晶硅栅极10外部的栅氧化层4组成。
实施例2
一种高鲁棒性快恢复超结功率半导体晶体管的制备方法，其特征在于：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层2；
第二步：接着制作高鲁棒性快恢复超结功率半导体晶体管，先利用一块掩膜板在N型外延层2上刻蚀出深沟槽；
第三步：接下来在深沟槽内填满含P型杂质的硅并进行该杂质离子的扩散，形成位于所述N型外延层2内的第一条形P型体区31和第二条形P型体区32；
第四步：接着在第一条形P型体区31和第二条形P型体区32之间利用一块掩膜板在N型外延层2上刻蚀出多个栅沟槽；
第五步：接下来在沟槽表面生长栅氧化层4，再淀积掺杂的多晶硅以填充所述的栅沟槽，随后通过化学机械抛光(Chemical Mechanical Polishing)或者等离子体刻蚀的步骤回刻所述掺杂的多晶硅栅极10；
第六步：随后利用一块掩膜版在第一条形P型体区31和第二条形P型体区32之间采用低能离子注入的方式掺杂硼并退火形成第一P型体区5，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第七步：再利用一块掩膜版选择性注入砷离子并激活，在第一P型体区5上部与沟槽栅之间形成重掺杂N型源极7，其中，注入能量介于10～100keV之间，注入剂量介于1e14～1e18cm-2之间；
第八步：随后在所述N型外延层2的上表面淀积一层氧化层作为第一场氧化层8，氧化回流后，利用一块掩膜版，先后进行干氧刻蚀和干硅刻蚀以形成接触孔；
第九步：接着选择性注入P型离子并扩散形成第二P型体区6，其位于所述第一P型体区5中并包围每个接触孔的底部；
第十步：再利用一块掩膜版，对第一场氧化层8进行干氧刻蚀得到第一条形P型体区31、第二条形P型体区32、第一P型体区5和重掺杂N型源极7的上表面，淀积铝形成源极金属层9和第一接触金属11，最后制作N型漏极1。
下面结合附图对本发明进行进一步说明。
本发明的工作原理：
导通原理：栅极接高电位，漏极接高电位，源极接低电位，电子沟道开启，在漏极高电位的作用下，形成电子电流。由于本发明器件在N型外延层上方、第一条形P型体区与第二条形P型体区之间、第一P型体区内设有多个沟槽栅，在第一P型体区上部、沟槽栅之间设有重掺杂N型源极，因此电子电流从漏极流向这些源极。
关断原理：栅极接低电位，漏极接高电位，源极接低电位，电子沟道关断，第一P型体区、第一条形P型体区、第二条形P型体区与N型外延层形成耗尽区进行耐压。
体二极管正向导通：栅极与源极短接，并接高电位，漏极接低电位，体二极管正向导通，大量空穴注入N型外延层中。
体二极管反向恢复：栅极与源极短接，并接低电位，漏极接高电位，体二极管由正向导通状态进入反向恢复过程，在第一P型体区与N型外延层处形成空间电荷区，并逐渐扩展，同时较高的反向电压对通态时所存储的空穴从漏极向源极进行抽取，经过空间电荷区，形成反向恢复电流。由于本发明器件的第一条形P型体区和与其相邻的沟槽栅之间、第二条形P型体区和与其相邻的沟槽栅之间均没有重掺杂N型源极，因此第一条形P型体区和与其相邻的沟槽栅之间、第二条形P型体区和与其相邻的沟槽栅之间均不存在寄生三极管开启的问题。进一步地，第一条形P型体区与第二条形P型体区上部就不需要进行高浓度的P型注入以形成欧姆接触，在体二极管正向导通时，注入到N型外延层的空穴总量减少，从而使得体二极管反向恢复过程中所需抽取的贮存载流子数目减少，缩短了反向恢复时间，改善了体二极管的反向恢复特性，减少了反向恢复损耗。
为了验证本发明结构的好处，本专利对器件结构进行了实测，如图3～图4所示。在对器件结构进行了实测之后，本专利通过半导体器件仿真软件Sentaurus TCAD对结构进行了对比仿真，如图5～图8所示。图3所示为本发明高鲁棒性快恢复超结功率半导体晶体管与传统的沟槽超结金属氧化物半导体型场效应晶体管结构正向导通时的I-V特性曲线的对比图，从图中可以看出，新型2沟槽高鲁棒性快恢复超结功率半导体晶体管结构相比于传统的沟槽超结金属氧化物半导体型场效应晶体管结构在相同电流条件下的导通压降有所降低，即导通电阻降低，新型3沟槽高鲁棒性快恢复超结功率半导体晶体管相比于2沟槽有更进一步降低；图4所示为本发明新型高鲁棒性快恢复超结功率半导体晶体管与传统的沟槽超结金属氧化物半导体型场效应晶体管结构的体二极管反向恢复过程对比图，从图中可以发现，新型2沟槽高鲁棒性快恢复超结功率半导体晶体管结构的体二极管工作在反向恢复状态下相比于传统的沟槽超结金属氧化物半导体型场效应晶体管的反向恢复时间(trr)缩短，峰值电流降低，体二极管反向恢复过程中所需抽取的贮存载流子(Qrr)也相应减少，即反向恢复损耗减少，体二极管的反向恢复特性得到改善，并且新型3沟槽高鲁棒性快恢复超结功率半导体晶体管结构的反向恢复特性同样得到改善；图5所示为本发明新型高鲁棒性快恢复超结功率半导体晶体管与传统的沟槽超结金属氧化物半导体型场效应晶体管结构的体二极管正向导通状态下空穴浓度分布的对比图，从图中可以看出，新型2沟槽高鲁棒性快恢复超结功率半导体晶体管结构的体二极管工作在正向导通状态下时，第一条形P型体区与第二条形P型体区的表面空穴注入效率相比于传统的超结沟槽金属氧化物半导体型场效应晶体管结构得到降低，注入到N型外延层的空穴数目也相应减少，从而可以使体二极管在反向恢复过程中所需抽取的贮存载流子数目(Qrr)减少，反向恢复时间缩短，体二极管的反向恢复特性得到改善，反向恢复损耗降低，并且新型3沟槽高鲁棒性快恢复超结功率半导体晶体管结构的体二极管反向恢复特性同样得到改善；图6、图7与图8所示分别为传统的沟槽超结金属氧化物半导体型场效应晶体管、新型2沟槽高鲁棒性快恢复超结功率半导体晶体管与新型3沟槽高鲁棒性快恢复超结功率半导体晶体管三种结构的体二极管在反向恢复状态下空穴电流的路径，从图6、图7与图8中可以发现，传统的沟槽超结金属氧化物半导体型场效应晶体管的体二极管在反向恢复过程中的空穴电流均从第一P型体区、第一条形P型体区与第二条形P型体区流出，且由于第一条形P型体区和与其相邻的沟槽栅之间、第二条形P型体区和与其相邻的沟槽栅之间均设有重掺杂N型源极，易引起此处寄生三极管的开启，损坏晶体管，而本发明新型2沟槽高鲁棒性快恢复超结功率半导体晶体管的体二极管在反向恢复过程中的空穴电流大部分从第一条形P型体区与第二条形P型体区流出，而不从第一P型体区流出，且由于第一条形P型体区和与其相邻的沟槽栅之间、第二条形P型体区和与其相邻的沟槽栅之间均没有重掺杂N型源极，消除了此处的寄生三极管，提高了器件的可靠性，新型3沟槽高鲁棒性快恢复超结功率半导体晶体管也同样能有效提高器件的可靠性。
本发明采用如下方法来制备：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层2；
第二步：接着制作高鲁棒性快恢复超结功率半导体晶体管，先利用一块掩膜板在N型外延层2上刻蚀出深沟槽；
第三步：接下来在深沟槽内填满含P型杂质的硅并进行该杂质离子的扩散，形成位于所述N型外延层2内的第一条形P型体区31和第二条形P型体区32；
第四步：接着在第一条形P型体区31和第二条形P型体区32之间利用一块掩膜板在N型外延层2上刻蚀出多个栅沟槽；
第五步：接下来在沟槽表面生长栅氧化层4，再淀积掺杂的多晶硅以填充所述的栅沟槽，随后通过化学机械抛光(Chemical Mechanical Polishing)或者等离子体刻蚀的步骤回刻所述掺杂的多晶硅栅极10；
第六步：随后利用一块掩膜版在第一条形P型体区31和第二条形P型体区32之间采用低能离子注入的方式掺杂硼并退火形成第一P型体区5，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第七步：再利用一块掩膜版选择性注入砷离子并激活，在第一P型体区5上部与沟槽栅之间形成重掺杂N型源极7，其中，注入能量介于10～100keV之间，注入剂量介于1e14～1e18cm-2之间；
第八步：随后在所述N型外延层2的上表面淀积一层氧化层作为第一场氧化层8，氧化回流后，利用一块掩膜版，先后进行干氧刻蚀和干硅刻蚀以形成接触孔；
第九步：接着选择性注入P型离子并扩散形成第二P型体区6，其位于所述第一P型体区5中并包围每个接触孔的底部；
第十步：再利用一块掩膜版，对第一场氧化层8进行干氧刻蚀得到第一条形P型体区31、第二条形P型体区32、第一P型体区5和重掺杂N型源极7的上表面，淀积铝形成源极金属层9和第一接触金属11，最后制作N型漏极1。
Claims (3)
1.一种高鲁棒性快恢复超结功率半导体晶体管，包括：N型漏极(1)，在N型漏极(1)上设有N型外延层(2)，在N型外延层(2)内分别设有第一条形P型体区(31)和第二条形P型体区(32)，在N型外延层(2)上方设有第一P型体区(5)且所述第一P型体区(5)自第一条形P型体区(31)延展至第二条形P型体区(32)，其特征在于，在第一P型体区(5)内设有至少2个沟槽栅、重掺杂N型源极(7)及第二P型体区(6)，所述沟槽栅纵向贯穿第一P型体区(5)且所述沟槽栅的下端伸入N型外延层(2)，在所述沟槽栅的上端设有第一场氧化层(8)，所述重掺杂N型源极(7)位于第一P型体区(5)的上部且被限制在所述沟槽栅之间，在重掺杂N型源极(7)、第一P型体区(5)、第一条形P型体区(31)及第二条形P型体区(32)上连接有源极金属层(9)，所述第二P型体区(6)位于所述重掺杂N型源极(7)的下方且通过第一接触金属(11)与源极金属层(9)连接。
2.根据权利要求1所述的高鲁棒性快恢复超结功率半导体晶体管，其特征在于，所述沟槽栅由多晶硅栅极(10)及包覆在多晶硅栅极(10)外部的栅氧化层(4)组成。
3.一种权利要求1所述高鲁棒性快恢复超结功率半导体晶体管的制备方法，其特征在于：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层(2)；
第二步：接着制作高鲁棒性快恢复超结功率半导体晶体管，先利用一块掩膜板在N型外延层(2)上刻蚀出深沟槽；
第三步：接下来在深沟槽内填满含P型杂质的硅并进行该杂质离子的扩散，形成位于所述N型外延层(2)内的第一条形P型体区(31)和第二条形P型体区(32)；
第四步：接着在第一条形P型体区(31)和第二条形P型体区(32)之间利用一块掩膜板在N型外延层(2)上刻蚀出多个栅沟槽；
第五步：接下来在沟槽表面生长栅氧化层(4)，再淀积掺杂的多晶硅以填充所述的栅沟槽，随后通过化学机械抛光(Chemical Mechanical Polishing)或者等离子体刻蚀的步骤回刻所述掺杂的多晶硅栅极(10)；
第六步：随后利用一块掩膜版在第一条形P型体区(31)和第二条形P型体区(32)之间采用低能离子注入的方式掺杂硼并退火形成第一P型体区(5)，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第七步：再利用一块掩膜版选择性注入砷离子并激活，在第一P型体区(5)上部、沟槽栅之间形成重掺杂N型源极(7)，其中，注入能量介于10～100keV之间，注入剂量介于1e14～1e18cm-2之间；
第八步：随后在所述N型外延层(2)的上表面淀积一层氧化层作为第一场氧化层(8)，氧化回流后，利用一块掩膜版，先后进行干氧刻蚀和干硅刻蚀以形成接触孔；
第九步：接着选择性注入P型离子并扩散形成第二P型体区(6)，其位于所述第一P型体区(5)中并包围每个接触孔的底部；
第十步：再利用一块掩膜版，对第一场氧化层(8)进行干氧刻蚀得到第一条形P型体区(31)、第二条形P型体区(32)、第一P型体区(5)和重掺杂N型源极(7)的上表面，淀积铝形成源极金属层(9)和第一接触金属(11)，最后制作N型漏极(1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610365220.3A CN105914233B (zh) | 2016-05-26 | 2016-05-26 | 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610365220.3A CN105914233B (zh) | 2016-05-26 | 2016-05-26 | 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105914233A true CN105914233A (zh) | 2016-08-31 |
| CN105914233B CN105914233B (zh) | 2018-09-18 |
Family
ID=56742634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610365220.3A Active CN105914233B (zh) | 2016-05-26 | 2016-05-26 | 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105914233B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864244A (zh) * | 2019-11-12 | 2021-05-28 | 南通尚阳通集成电路有限公司 | 超结器件 |
| CN114551575A (zh) * | 2022-04-25 | 2022-05-27 | 南京微盟电子有限公司 | 超结功率器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080102582A1 (en) * | 2006-10-19 | 2008-05-01 | Fuji Electric Device Technology Co., Ltd. | Manufacturing method of a super-junction semiconductor device |
| US20080150073A1 (en) * | 2006-12-21 | 2008-06-26 | Infineon Technologies Austria Ag | Integrated circuit including a charge compensation component |
| US20090298291A1 (en) * | 2008-05-29 | 2009-12-03 | Hynix Semiconductor Inc. | Method for forming a pattern of a semiconductor device |
| US20140106520A1 (en) * | 2012-10-12 | 2014-04-17 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
-
2016
- 2016-05-26 CN CN201610365220.3A patent/CN105914233B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080102582A1 (en) * | 2006-10-19 | 2008-05-01 | Fuji Electric Device Technology Co., Ltd. | Manufacturing method of a super-junction semiconductor device |
| US20080150073A1 (en) * | 2006-12-21 | 2008-06-26 | Infineon Technologies Austria Ag | Integrated circuit including a charge compensation component |
| US20090298291A1 (en) * | 2008-05-29 | 2009-12-03 | Hynix Semiconductor Inc. | Method for forming a pattern of a semiconductor device |
| US20140106520A1 (en) * | 2012-10-12 | 2014-04-17 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
Non-Patent Citations (1)
| Title |
|---|
| YU CHEN ET AL: "Design of Gradient Oxide-Bypassed Superjunction Power MOSFET Devices", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864244A (zh) * | 2019-11-12 | 2021-05-28 | 南通尚阳通集成电路有限公司 | 超结器件 |
| CN112864244B (zh) * | 2019-11-12 | 2024-08-27 | 南通尚阳通集成电路有限公司 | 超结器件 |
| CN114551575A (zh) * | 2022-04-25 | 2022-05-27 | 南京微盟电子有限公司 | 超结功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105914233B (zh) | 2018-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103180961B (zh) | 改进的肖特基整流器 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN102569298A (zh) | 包括二极管的半导体器件 | |
| CN102610523B (zh) | 在超级结mosfet中集成肖特基二极管的方法 | |
| CN106024915B (zh) | 一种超级结肖特基二极管 | |
| CN103762230B (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN105810754A (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN205564758U (zh) | 超低功耗半导体功率器件 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN102456690A (zh) | 半导体器件及其制造方法 | |
| CN110164975A (zh) | 一种积累型碳化硅功率mosfet器件 | |
| CN105742372A (zh) | 一种开启电压可调的槽栅型金属氧化物半导体二极管 | |
| CN105914233A (zh) | 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法 | |
| CN203312299U (zh) | 一种超势垒整流器件 | |
| CN101393857A (zh) | 在超高密度沟槽型功率器件设计中实现分阱结构的方法 | |
| CN106876439A (zh) | 超结器件及其制造方法 | |
| CN106098799A (zh) | 一种积累型沟槽二极管 | |
| CN110473872A (zh) | 一种带有多数载流子二极管的碳化硅mos器件 | |
| CN103022125A (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN105702720B (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 | |
| CN106847923B (zh) | 超结器件及其制造方法 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20160831 Assignee: SUZHOU POWERON IC DESIGN Co.,Ltd. Assignor: SOUTHEAST University Contract record no.: X2022320000130 Denomination of invention: A super junction power semiconductor transistor with high robustness and fast recovery and its preparation method Granted publication date: 20180918 License type: Common License Record date: 20220707 |