CN111370494B - 超结器件 - Google Patents

超结器件 Download PDF

Info

Publication number
CN111370494B
CN111370494B CN201811600203.9A CN201811600203A CN111370494B CN 111370494 B CN111370494 B CN 111370494B CN 201811600203 A CN201811600203 A CN 201811600203A CN 111370494 B CN111370494 B CN 111370494B
Authority
CN
China
Prior art keywords
region
superjunction
pillars
pillar
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811600203.9A
Other languages
English (en)
Other versions
CN111370494A (zh
Inventor
蒋容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shangyangtong Technology Co ltd
Original Assignee
Shenzhen Shangyangtong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shangyangtong Technology Co ltd filed Critical Shenzhen Shangyangtong Technology Co ltd
Priority to CN201811600203.9A priority Critical patent/CN111370494B/zh
Publication of CN111370494A publication Critical patent/CN111370494A/zh
Application granted granted Critical
Publication of CN111370494B publication Critical patent/CN111370494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Abstract

本发明公开了一种超结器件，器件单元区的第一超结结构由第一和二种柱交替排列而成；终端区的第二超结结构由第三和多四种柱交替排列而成。第二种柱都连接到正面电极，第一种柱都通过连接到背面电极。终端区的最内侧包括有过渡区，过渡区外侧第四种柱浮空，各第三种柱都通过连接到背面电极。在超结器件反偏时，各第一种柱被两个方向横向耗尽，过渡区外侧各第三种柱被从内往外的单方向横向耗尽。在不改变第一超结结构的结构的条件下，利用单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，通过减少第三种柱的宽度或降低第三种柱的掺杂浓度来降低各第二超结单元耗尽所需的电场强度。本发明能提高终端区的击穿电压，从而提高器件的性能。

Description

超结器件
技术领域
本发明涉及一致半导体集成电路，特别是涉及一种超结器件。
背景技术
超结器件如超结MOSFET跟传统的VDMOS相比，这里是以N型超结MOSFET举例，同样可以适合于P型超结MOSFET，在漂移区插入纵向的P型柱，使得在很低的漏极电压下，纵向的P型柱跟N型漂移区中的N型柱形成横向耗尽。从而可以在不降低击穿电压的情况下，大幅增加漂移区的掺杂浓度，从而可以带来极低的导通电阻。
超结器件通常包括电流流动区和终端区，电流流动区也称为器件单元区，也称原胞区；在电流流动区中形成有多个并联的器件单元即原胞；终端区则环绕在电流流动区的周侧。在器件单元区和终端区中都形成有超结结构，超结结构是由交替排列的P型柱和N型柱组成的结构。
现有技术中，器件单元区和终端区中的超结结构的设置通常相同，终端区中的超结结构用于在器件单元区的外周承受横向电压，防止器件单元区的外周提前击穿。但是，随着技术的发展，器件的尺寸不断缩小，如超结结构的步进会不断缩小，超结结构的步进是P型柱的宽度和N型柱的宽度的和。
当漂移区的掺杂浓度较低时，终端区的超结结构的漂移区比较容易耗尽从而能够承受横向电压；但是当漂移区的掺杂浓度升高时，终端区的超结结构的漂移区的耗尽变得困难，且容易在终端区的超结结构的漂移区的耗尽之前就会产生较大的横向电场并使得器件提前在终端区产生击穿，这会使器件的性能遭到破坏。
发明内容
本发明所要解决的技术问题是提供一种超结器件，能提高终端区的击穿电压，从而提高器件的性能。
为解决上述技术问题，本发明提供的超结器件包括器件单元区和终端区，所述终端区环绕在所述器件单元区的周侧。
所述器件单元区中包括第一超结结构，所述终端区中包括第二超结结构。
所述第一超结结构由多个第一种柱和多个第二种柱交替排列而成，所述第一种柱具有第一导电类型，所述第二种柱具有第二导电类型，由一个所述第一种柱和相邻的一个所述第二种柱形成一个第一超结单元；所述第一种柱由位于所述第二种柱之间的具有第一导电类型掺杂的第一外延层组成，所述第一外延层形成于半导体衬底表面。
所述第二超结结构由多个第三种柱和多个第四种柱交替排列而成，所述第三种柱具有第一导电类型，所述第四种柱具有第二导电类型，由一个所述第三种柱和相邻的一个所述第四种柱形成一个第二超结单元；所述第三种柱由位于所述第四种柱之间的具有第一导电类型掺杂的第一外延层组成。
所述器件单元区中形成有多个超结器件单元，各所述超结器件单元形成并联结构。
所述器件单元区中的各所述第二种柱都连接到所述超结器件的正面电极，各所述第一种柱都通过所述第一外延层连接到所述超结器件的背面电极。
所述终端区的最内侧包括有过渡区，所述过渡区和所述器件单元区相邻接，所述过渡区中的所述第四种柱也连接到正面电极，所述过渡区外侧的所述第四种柱浮空，各所述第三种柱都通过所述第一外延层连接到所述超结器件的背面电极。
在所述超结器件反偏时，各所述第一超结结构被完全耗尽且各所述第一种柱被两侧的所述第二种柱从两个方向实现横向耗尽，各所述第二超结结构被完全耗尽且所述过渡区外侧各所述第三种柱被从内往外的单方向横向耗尽。
在不改变所述第一超结结构的结构的条件下，利用单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，通过减少所述第三种柱的宽度或降低所述第三种柱的掺杂浓度来降低各所述第二超结单元耗尽所需的电场强度并将各所述第二超结单元耗尽所需的电场强度降低临界击穿电场强度以下。
进一步的改进是，所述超结器件的正面结构形成于所述第一超结结构的正面，所述超结器件的正面结构包括：沟道区，由形成于所述第二种柱顶部的第二导电类型掺杂区组成，所述沟道区还延伸到所述第二种柱两侧的所述第一种柱中。
栅极结构覆盖所述沟道区。
第一导电类型重掺杂的源区形成于所述沟道区的表面，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。
所述源区和所述沟道区都通过顶部的接触孔连接到由正面金属层组成的源极，所述第二种柱也连接到所述源极，和所述第二种柱连接的所述正面电极为所述源极。
进一步的改进是，所述第一超结结构中各所述第一种柱的宽度相同，各所述第二种柱的宽度相同。
进一步的改进是，各所述第二超结结构中的各所述第三种柱的宽度小于所述第一种柱的宽度。
进一步的改进是，各所述第二超结结构中的各所述第四种柱的宽度小于等于所述第二种柱的宽度。
进一步的改进是，各所述第二超结结构中的各所述第四种柱的宽度大于所述第二种柱的宽度，所述第一种柱的宽度和所述第二种柱的宽度和等于所述第三种柱的宽度和所述第四种柱的宽度和。
进一步的改进是，在所述终端区的总宽度保持满足耐压的条件下，在所述第三种柱的宽度或所述第四种柱的宽度减小时通过增加所述第二超结单元的数量来使所述终端区的总宽度保持不变。
进一步的改进是，通过在所述第三种柱的顶部表面增加第二导电类型注入杂质来降低所述第三种柱的第一导电类型掺杂浓度。
进一步的改进是，所述第二导电类型注入杂质通过在整个所述终端区中进行注入实现。
进一步的改进是，所述第二导电类型注入杂质通过全面注入实现。
进一步的改进是，在所述器件单元区中还包括第一导电类型的JFET注入区，通过增加所述JFET注入区的注入剂量来抵消所述第二导电类型注入杂质的注入对所述器件单元区的影响。
进一步的改进是，通过降低所述第一外延层的顶部区域的第一导电类型掺杂浓度来降低所述第三种柱的第一导电类型掺杂浓度。
进一步的改进是，在所述器件单元区中还包括第一导电类型的JFET注入区，通过增加所述JFET注入区的注入剂量来抵消所述第二导电类型注入杂质的注入对所述器件单元区的影响。
进一步的改进是，所述第二种柱和所述第四种柱都是由填充于沟槽中的第二导电类型外延层组成。
进一步的改进是，所述超结器件为超结MOSFET，所述超结器件的漂移区于由所述第一种柱和所述第三种柱以及底部的所述第一外延层组成；所述超结器件的背面结构包括形成于所述漂移区背面的漏区以及形成于所述漏区背面的由背面金属层组成的漏极，所述背面电极为漏极。
本发明对终端区的超结结构即第二超结结构做了特别的设置，主要是利用到终端区的单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，在不改变器件单元区的第一超结结构的结构的条件下，通过减少第二超结结构的第三种柱的宽度或降低第三种柱的掺杂浓度来降低各第二超结单元耗尽所需的电场强度，从而能补偿终端区对漂移区的单方向耗尽时所带来的完全耗尽所需的电场强度的增加，从而能将各第二超结单元耗尽所需的电场强度降低临界击穿电场强度以下，能提高终端区的击穿电压，并能保证终端区不提前击穿，从而保证器件在器件单元区击穿，从而能提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例第一实施例超结器件的版图结构；
图2是本发明实施例第一实施例超结器件的器件单元区的器件剖面图；
图3是本发明实施例第一实施例超结器件的终端区的器件剖面图；
图4是本发明实施例第四实施例超结器件的版图结构；
图5是本发明实施例第五实施例超结器件的版图结构。
具体实施方式
本发明第一实施例超结器件：
如图1所示，是本发明第一实施例超结器件的版图结构；如图2所示，是本发明第一实施例超结器件的器件单元区101的器件剖面图；如图3所示，是本发明第一实施例超结器件的终端区102的器件剖面图；本发明第一实施例超结器件包括器件单元区101和终端区102，所述终端区102环绕在所述器件单元区101的周侧。
所述器件单元区101中包括第一超结结构，所述终端区102中包括第二超结结构。
所述第一超结结构由多个第一种柱1a和多个第二种柱2a交替排列而成，所述第一种柱1a具有第一导电类型，所述第二种柱2a具有第二导电类型，由一个所述第一种柱1a和相邻的一个所述第二种柱2a形成一个第一超结单元；所述第一种柱1a由位于所述第二种柱2a之间的具有第一导电类型掺杂的第一外延层1组成，所述第一外延层1形成于半导体衬底表面。
所述第二超结结构由多个第三种柱1b和多个第四种柱2b交替排列而成，所述第三种柱1b具有第一导电类型，所述第四种柱2b具有第二导电类型，由一个所述第三种柱1b和相邻的一个所述第四种柱2b形成一个第二超结单元；所述第三种柱1b由位于所述第四种柱2b之间的具有第一导电类型掺杂的第一外延层1组成。
所述第二种柱2a和所述第四种柱2b都是由填充于沟槽中的第二导电类型外延层组成。
由图1所示可知，本发明第一实施例中，所述第二种柱2a和所述第四种柱2b呈平行排列的长条形结构。
所述器件单元区101中形成有多个超结器件单元，各所述超结器件单元形成并联结构。
所述器件单元区101中的各所述第二种柱2a都连接到所述超结器件的正面电极，各所述第一种柱1a都通过所述第一外延层1连接到所述超结器件的背面电极。
所述终端区102的最内侧包括有过渡区，所述过渡区和所述器件单元区101相邻接。如图3所示，线AA的左侧为所述器件单元区101，线AA右侧为所述器件的终端区102，线AA和线BB之间的区域为过渡区。所述过渡区中的所述第四种柱2b也连接到正面电极，所述过渡区外侧的所述第四种柱2b浮空，各所述第三种柱1b都通过所述第一外延层1连接到所述超结器件的背面电极。
在所述超结器件反偏时，各所述第一超结结构被完全耗尽且各所述第一种柱1a被两侧的所述第二种柱2a从两个方向实现横向耗尽，如图2中的标记201对应的两个箭头所示。各所述第二超结结构被完全耗尽且所述过渡区外侧各所述第三种柱1b被从内往外的单方向横向耗尽，如标记202所对应的一组箭头所示。
在不改变所述第一超结结构的结构的条件下，利用单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，通过减少所述第三种柱1b的宽度来降低各所述第二超结单元耗尽所需的电场强度并将各所述第二超结单元耗尽所需的电场强度降低临界击穿电场强度以下。
本发明第一实施例中，所述超结器件的正面结构形成于所述第一超结结构的正面，所述超结器件的正面结构包括：沟道区3，由形成于所述第二种柱2a顶部的第二导电类型掺杂区组成，所述沟道区3还延伸到所述第二种柱2a两侧的所述第一种柱1a中。
栅极结构覆盖所述沟道区3。栅极结构包括栅介质层如栅氧化层5和多晶硅栅6。图2中，所述栅极结构为平面栅。在其他实施例中也能为：所述栅极结构为沟槽栅，沟槽栅能降低器件的JFET效应。
第一导电类型重掺杂的源区4形成于所述沟道区3的表面，被所述栅极结构覆盖的所述沟道区3的表面用于形成沟道。
所述源区4和所述沟道区3都通过顶部的接触孔8连接到由正面金属层10组成的源极，所述第二种柱2a也连接到所述源极，和所述第二种柱2a连接的所述正面电极为所述源极。由图2所示可知，所述第二种柱2a是通过所述沟道区3和顶部对应的接触孔8连接到源极，在所述源极对应的接触孔8的底部还包括有第二导电类型重掺杂的沟道引出区9。所述接触孔8穿过层间膜7。
所述栅极结构还延伸到所述过渡区中。所述过渡区中形成有第二导电类型环，第二导电类型环和所述沟道区3通常都是采用相同的第二导电类型阱区形成。但是在所述第二导电类型环中没有形成所述源区4，故在所述过渡区中也无法产生沟道电流。
所述超结器件为超结MOSFET，所述超结器件的漂移区于由所述第一种柱1a和所述第三种柱1b以及底部的所述第一外延层1组成；所述超结器件的背面结构包括形成于所述漂移区背面的漏区11以及形成于所述漏区11背面的由背面金属层12组成的漏极，所述背面电极为漏极。
所述第一超结结构中各所述第一种柱1a的宽度相同，各所述第二种柱2a的宽度相同。
各所述第二超结结构中的各所述第三种柱1b的宽度小于所述第一种柱1a的宽度。通过缩小所述第三种柱1b的宽度，能将耗尽所述第三种柱1b所需要的电场强度，进而能解决本发明的技术问题。
本发明第一实施例中，如果所述第三种柱1b的宽度减少的不多，能够保证所述第二超结结构的电荷平衡，则能不改变所述第四种柱2b的宽度，将各所述第二超结结构中的各所述第四种柱2b的宽度保持为等于所述第二种柱2a的宽度。如果所述第三种柱1b的宽度减少的比较多，对所述第二超结结构的电荷平衡有影响，则能缩小所述第四种柱2b的宽度，即将各所述第二超结结构中的各所述第四种柱2b的宽度设置为小于所述第二种柱2a的宽度。
本发明第一实施例中，在所述终端区102的总宽度保持满足耐压的条件下，在所述第三种柱1b的宽度或所述第四种柱2b的宽度减小时通过增加所述第二超结单元的数量来使所述终端区102的总宽度保持不变。
本发明第一实施例的一种变化的技术方案中也能为：各所述第二超结结构中的各所述第四种柱2b的宽度大于所述第二种柱2a的宽度，所述第一种柱1a的宽度和所述第二种柱2a的宽度和等于所述第三种柱1b的宽度和所述第四种柱2b的宽度和；即，在能够保证所述第二超结结构的电荷平衡的情形下，使所述第一超结结构和所述第二超结结构的步进保持不变。
本发明第一实施例中，所述超结器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述第一种柱1a和所述第三种柱1b都为N型柱，所述第二种柱2a和所述第四种柱2b都为P型柱。在其他实施例中也能为：所述超结器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述第一种柱1a和所述第三种柱1b都为P型柱，所述第二种柱2a和所述第四种柱2b都为N型柱。
本发明第一实施例对终端区102的超结结构即第二超结结构做了特别的设置，主要是利用到终端区102的单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，在不改变器件单元区101的第一超结结构的结构的条件下，通过减少第二超结结构的第三种柱1b的宽度来降低各第二超结单元耗尽所需的电场强度，从而能补偿终端区102对漂移区的单方向耗尽时所带来的完全耗尽所需的电场强度的增加，从而能将各第二超结单元耗尽所需的电场强度降低临界击穿电场强度以下，能提高终端区102的击穿电压，并能保证终端区102不提前击穿，从而保证器件在器件单元区101击穿，从而能提高器件的性能。
现结合附图2和图3来说明一下所述器件单元区和所述终端区中的漂移区的耗尽方式的区别：
首先、如图2所示，在所述器件单元区中，各所述第二种柱即P型柱2a都是跟源极直接相连。漂移区直接跟背面的漏极相连的。各所述第二种柱2a从左右两边同时对漂移区中的所述第一种柱1a进行横向耗尽，如标记201对应的箭头所示。
其次、如图3所示，在终端区中，过渡区的所述第三种柱即P型柱2b即图3中单独用标记21标出的P型柱21是跟源极相连，后面的所述第三种柱2b是浮空的，如标记22、23和24以及外部的各P型柱2b的电位是跟漏极等电位，对应的N型柱1b也单独用标记301、302和303标出。P型柱2b数目的多少取决于击穿电压，通常击穿电压越高，需要P型柱2b的数目越多。这个时候对漂移区的耗尽也发生了改变。现对终端区的单方向的耗尽模式说明如下：
当漏极电压开始增高时，漂移区即N型柱301的电压同漏极电压。P型柱22的电压也同漏极电压。对N型柱301的耗尽仅仅是从P型柱21向外的方向进行耗尽，P型柱22的电压和所述N型柱301的电压相等而无法实现对N型柱301的耗尽，也就对所述N型柱301的耗尽为单方向耗尽。
当漏极电压增加到一定程度，所述N型柱301被完全耗尽，或者所述N型柱301在某一横向位置被耗尽及还有没有被耗尽的部分，但是P型柱22能通过被耗尽的所述N型柱301和所述P型柱21相连，这时，P型柱21的电位会影响所述P型柱22的电位，从而会使P型柱22的电位从漏极电位向源极电位降低，即所述P型柱22的电位降低且电位介于源极电位和漏极电位之间。这时，所述N型柱301和所述P型柱22之间有一定的电压差，这个时候所述P型柱22可以对N型柱301的剩余没有耗尽的地方进行耗尽。所述P型柱22也开始对漂移区的N型柱302进行耗尽。同样，在N型柱302耗尽之后，会对N型柱303进行耗尽，按照如此下去进行，随着漏极电压的增加不断的展宽耗尽区，使得终端可以承受更高的击穿电压。
P型柱对N型漂移区即N型柱进行横向耗尽，会形成一个横向电场。其电场强度大致可以用E＝qNDW/εsE＝qNDW/εs来进行估算。在这里NDND是漂移区的掺杂浓度，WW是需要耗尽的耗尽区宽度。对于原胞区，因为对N型漂移区的耗尽是来自两个方向，所以WW是N型漂移区横向宽度的一半。而对于终端区，因为只有一个方向对漂移区进行耗尽，所以WW是N型漂移区横向宽度。εsεs是硅材料的介电常数。所以对于终端区，其所需要的横向电场强度是原胞区的一倍。当漂移区的掺杂浓度比较低的时候，耗尽漂移区所需要的横向电场强度小，跟临界击穿电场强度相比，比较低的时候，对器件击穿电压无影响。因为这个时候的击穿电压主要取决于纵向电场。当漂移区的掺杂浓度高的时候，耗尽漂移区需要的横向电场强度可能会超过器件的临界击穿电压，这使得器件在N型漂移区被耗尽之前，器件的横向电场达到击穿所需的最高电场强度，器件发生提前击穿，这个时候器件的击穿电压急剧降低。也就是说这个情况下，终端区的击穿电压低于原胞区的击穿电压。
而本发明第一实施例，则通过对所述N型柱1b的宽度进行缩小，能提高对所述N型柱1b的耗尽能力，从而补偿所述终端区的单向耗尽对所述N型柱1b的耗尽能力的降低的影响，从而能降低耗尽所述N型柱1b所需要的横向电场强度，当耗尽所述N型柱1b所需要的电场强度小于击穿所需的最高电场强度时，依然能保持在原胞内击穿，从而能提高器件的性能。
现结合具体的参数来说明本发明第一实施例器件：
终端区的P型柱之间的距离小于原胞区P型柱之间的距离，这样在终端耗尽时，可以降低其耗尽漂移区的临界电场强度，从而可以提高终端的击穿电压。但是超结器件是基于电荷平衡的器件，器件为了达到最高的击穿电压，P型柱的P型杂质总剂量和横向对应的N型漂移区即N型柱杂质的总剂量需要保证平衡。所以如果降低了终端区的P型柱之间的距离(如果降低的比较多)，P型柱的宽度也需要额外的进行调整以保证P和N之间的总剂量平衡。
例如：对于条形的P型柱，原胞区101的P型柱2a的宽度是4μm，P型柱2a之间的距离即N型柱1a是5μm。而终端区102的P型柱2b之间的距离如果降低为4.9μm，或者是4.8μm，因为变化较小。P型柱2b的宽度可以不做调整。或者是为了保证Pitch不变，Pitch即为一个P型柱中心的距离到另外一个P型柱之间的距离，终端区102的P型柱2b的宽度可以增加为4.1μm，或者是4.2μm。
如果P型柱之间的距离降低的很多，这个时候P型柱的宽度需要跟着调整，以保证终端区的所述第二超结结构的PN平衡。现以具体的参数为例说明如下：
如果终端区102的P型柱2b之间的距离降低为4μm，为了保证终端区的PN平衡，P型柱2b的宽度需要降低。注意计算P型柱2b的宽度的时候，需要考虑到P型柱2b的实现方式和其对应的形貌。如果P型柱2b的形成是通过深槽工艺形成的，深槽刻蚀的角度是88.5度，P型柱2b的深度是40μm时，那么当P型柱2b之间的距离降为4μm是，P型柱2b的宽度需要调整为3.51μm。如果深槽刻蚀的角度是89度，P型柱2b的深度是40μm时，那么当P型柱2b之间的距离降为4μm，P型柱2b之间的宽度需要调整为3.42μm。
以一个击穿电压为600V的超结MOSFET为例：
终端区需要浮空13个P型柱2b来承受其击穿电压。现有结构中，终端区和原胞区的P型柱之间的宽度都是4μm，P型柱之间的距离是5μm。在本发明第一实施例中能采用如下的终端区的结构设计：
第一种：P型柱2b，共13个，都是间距变为4.9μm，P型柱2b的宽度保持为4μm。
第二种：P型柱2b，共13个，为了保证Pitch不变，间距变成4.9μm，P型柱2b的宽度变为4.1μm。
第三种：P型柱2b之间的距离变为4μm，P型柱2b的宽度调整为3.51μm。因为终端区的Pitch降低很多，为了保证击穿电压不至于降低，需要增加P型柱2b的数目，以保证终端区的长度近似不变。因此，这个情况下P型柱2b的数目变为15个或者是16个。也可以把P型柱2b的宽度稍微加宽一点，到3.6μm。
第四种、能让前面5个P型柱2b采用P型柱2b之间的距离为4.9μm，P型柱2b的宽度采用4.1μm。后面的P型柱2b之间的距离变为4μm，P型柱2b的宽度采用为3.51μm。P型柱2b的总数目变成14或者15个，以保证终端区的长度大致不变。
第四种、前面9个P型柱2b之间的距离变为4μm，P型柱2b的宽度为3.51μm。后面P型柱2b采用P型柱2b之间的距离为4.9μm，P型柱2b的宽度为4.1μm。P型柱2b的总数目同样为14个或者15个，以保证终端区的长度大致不变。
本发明第二实施例超结器件：
本发明第二实施例超结器件和本发明第一实施例超结器件的区别之处为，本发明第二实施例超结器件中具有如下特征：
在不改变所述第一超结结构的结构的条件下，利用单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，通过减少降低所述第三种柱1b的掺杂浓度来降低各所述第二超结单元耗尽所需的电场强度并将各所述第二超结单元耗尽所需的电场强度降低临界击穿电场强度以下。
本发明第二实施例的一种变化的技术方案中也能为：通过在所述第三种柱1b的顶部表面增加第二导电类型注入杂质来降低所述第三种柱1b的第一导电类型掺杂浓度。所述第二导电类型注入杂质通过在整个所述终端区102中进行注入实现。
或者，所述第二导电类型注入杂质通过全面注入实现；这种情形下，在所述器件单元区101中还包括第一导电类型的JFET注入区，通过增加所述JFET注入区的注入剂量来抵消所述第二导电类型注入杂质的注入对所述器件单元区101的影响。
本发明第二实施例的一种变化的技术方案中也能为：通过降低所述第一外延层1的顶部区域的第一导电类型掺杂浓度来降低所述第三种柱1b的第一导电类型掺杂浓度。在所述器件单元区101中还包括第一导电类型的JFET注入区，通过增加所述JFET注入区的注入剂量来抵消所述第二导电类型注入杂质的注入对所述器件单元区101的影响。
本发明第二实施例对终端区102的超结结构即第二超结结构做了特别的设置，主要是利用到终端区102的单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，在不改变器件单元区101的第一超结结构的结构的条件下，通过降低第三种柱1b的掺杂浓度来降低各第二超结单元耗尽所需的电场强度，从而能补偿终端区102对漂移区的单方向耗尽时所带来的完全耗尽所需的电场强度的增加，从而能将各第二超结单元耗尽所需的电场强度降低临界击穿电场强度以下，能提高终端区102的击穿电压，并能保证终端区102不提前击穿，从而保证器件在器件单元区101击穿，从而能提高器件的性能。
现结合具体的参数来说明本发明第二实施例器件：
除了改变P型柱之间的距离，来降低终端区的N型漂移区耗尽所需要的横向电场强度以外，还可以采用降低终端区的N型漂移区的掺杂浓度来实现，即采用本发明第二实施例器件来实现。
这里面可以有多种实现方式：
第一种方式：在终端区做一层P型注入，注入的剂量可以是5e11cm-2到2e12cm-2之间，注入的能量是40keV到200KeV之间。注入的杂质是硼(Boron)。这样可以降低，表面掺杂浓度。这个是新增加一层光刻板，只在终端区做注入，故不会影响到原胞区。
第二种方式：利用普打的P型注入实现，普打会增加原胞区的导通电阻。但是因为原胞区通常会有JFET注入，这是为了降低导通电阻而做的。因此普打所造成的漂移区掺杂浓度的降低，可以通过JFET注入增加剂量来解决。
第三种方式：通过外延层生长实现，在外延生长过程中，将在靠近顶部表面的这一层外延的掺杂浓度做低；如正常的600V超结MOSFET，外延层的电阻率是1.6Ω*cm，外延层的厚度通常为50μm。
第四种方式：也能采用新的外延层，外延层是两层的，厚度还是50μm。从底部到顶部，前面45μm或者是47μm厚的外延层的电阻率维持在1.6Ω*cm不变，靠近顶部的5μm或者是3μm的电阻率调整为2.4Ω*cm或者是3.0Ω*cm。通常增加表面的电阻率，降低表面漂移区的掺杂浓度，使得终端区的耗尽更容易。同时对于原胞区，表面掺杂浓度的降低，所造成的导通电阻的恶化，可以通过增加JFET注入，增加其注入的剂量来补偿。
本发明第三实施例超结器件：
本发明第三实施例超结器件和本发明第一实施例超结器件以及本发明第二实施例超结器件的区别之处为，本发明第三实施例超结器件中具有如下特征：
在不改变所述第一超结结构的结构的条件下，利用单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，同时通过减少所述第三种柱1b的宽度和减少降低所述第三种柱1b的掺杂浓度来降低各所述第二超结单元耗尽所需的电场强度并将各所述第二超结单元耗尽所需的电场强度降低临界击穿电场强度以下。
本发明第四实施例超结器件：
如图4所示，是本发明实施例第四实施例超结器件的版图结构；本发明第四实施例超结器件和本发明第一实施例超结器件的区别之处为，本发明第四实施例超结器件中具有如下特征：
由图4所示可知，本发明第一实施例中，所述第二种柱2a和所述第四种柱2b都为分段结构，即每一行的沟槽都分成了多个段，各段组成的长条之间依然呈平行排列的结构。
本发明第五实施例超结器件：
如图5所示，是本发明实施例第五实施例超结器件的版图结构；本发明第五实施例超结器件和本发明第一实施例超结器件的区别之处为，本发明第五实施例超结器件中具有如下特征：
由图5所示可知，本发明第一实施例中，所述第二种柱2a都呈平行排列的长条形结构。所述第四种柱2b的首尾相连的环形结构，且环形条呈一方形。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结器件，其特征在于，包括器件单元区和终端区，所述终端区环绕在所述器件单元区的周侧；
所述器件单元区中包括第一超结结构，所述终端区中包括第二超结结构；
所述第一超结结构由多个第一种柱和多个第二种柱交替排列而成，所述第一种柱具有第一导电类型，所述第二种柱具有第二导电类型，由一个所述第一种柱和相邻的一个所述第二种柱形成一个第一超结单元；所述第一种柱由位于所述第二种柱之间的具有第一导电类型掺杂的第一外延层组成，所述第一外延层形成于半导体衬底表面；
所述第二超结结构由多个第三种柱和多个第四种柱交替排列而成，所述第三种柱具有第一导电类型，所述第四种柱具有第二导电类型，由一个所述第三种柱和相邻的一个所述第四种柱形成一个第二超结单元；所述第三种柱由位于所述第四种柱之间的具有第一导电类型掺杂的第一外延层组成；
所述器件单元区中形成有多个超结器件单元，各所述超结器件单元形成并联结构；
所述器件单元区中的各所述第二种柱都连接到所述超结器件的正面电极，各所述第一种柱都通过所述第一外延层连接到所述超结器件的背面电极；
所述终端区的最内侧包括有过渡区，所述过渡区和所述器件单元区相邻接，所述过渡区中的所述第四种柱也连接到正面电极，所述过渡区外侧的所述第四种柱浮空且所述过渡区外侧的所述第四种柱在耗尽前和漏极等电位，各所述第三种柱都通过所述第一外延层连接到所述超结器件的背面电极；
在所述超结器件反偏时，各所述第一超结结构被完全耗尽且各所述第一种柱被两侧的所述第二种柱从两个方向实现横向耗尽，各所述第二超结结构被完全耗尽且所述过渡区外侧各所述第三种柱被从内往外的单方向横向耗尽；
在不改变所述第一超结结构的结构的条件下，利用单方向横向耗尽会比两个方向耗尽所需电场强度大的特征，通过减少所述第三种柱的宽度或降低所述第三种柱的掺杂浓度来降低各所述第二超结单元耗尽所需的电场强度并将各所述第二超结单元耗尽所需的电场强度降低临界击穿电场强度以下。
2.如权利要求1所述的超结器件，其特征在于：所述超结器件的正面结构形成于所述第一超结结构的正面，所述超结器件的正面结构包括：沟道区，由形成于所述第二种柱顶部的第二导电类型掺杂区组成，所述沟道区还延伸到所述第二种柱两侧的所述第一种柱中；
栅极结构覆盖所述沟道区；
第一导电类型重掺杂的源区形成于所述沟道区的表面，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道；
所述源区和所述沟道区都通过顶部的接触孔连接到由正面金属层组成的源极，所述第二种柱也连接到所述源极，和所述第二种柱连接的所述正面电极为所述源极。
3.如权利要求1所述的超结器件，其特征在于：所述第一超结结构中各所述第一种柱的宽度相同，各所述第二种柱的宽度相同。
4.如权利要求3所述的超结器件，其特征在于：各所述第二超结结构中的各所述第三种柱的宽度小于所述第一种柱的宽度。
5.如权利要求4所述的超结器件，其特征在于：各所述第二超结结构中的各所述第四种柱的宽度小于等于所述第二种柱的宽度。
6.如权利要求4所述的超结器件，其特征在于：各所述第二超结结构中的各所述第四种柱的宽度大于所述第二种柱的宽度，所述第一种柱的宽度和所述第二种柱的宽度和等于所述第三种柱的宽度和所述第四种柱的宽度和。
7.如权利要求5所述的超结器件，其特征在于：在所述终端区的总宽度保持满足耐压的条件下，在所述第三种柱的宽度或所述第四种柱的宽度减小时通过增加所述第二超结单元的数量来使所述终端区的总宽度保持不变。
8.如权利要求1或3所述的超结器件，其特征在于：通过在所述第三种柱的顶部表面增加第二导电类型注入杂质来降低所述第三种柱的第一导电类型掺杂浓度。
9.如权利要求8所述的超结器件，其特征在于：所述第二导电类型注入杂质通过在整个所述终端区中进行注入实现。
10.如权利要求8所述的超结器件，其特征在于：所述第二导电类型注入杂质通过全面注入实现。
11.如权利要求10所述的超结器件，其特征在于：在所述器件单元区中还包括第一导电类型的JFET注入区，通过增加所述JFET注入区的注入剂量来抵消所述第二导电类型注入杂质的注入对所述器件单元区的影响。
12.如权利要求1或3所述的超结器件，其特征在于：通过降低所述第一外延层的顶部区域的第一导电类型掺杂浓度来降低所述第三种柱的第一导电类型掺杂浓度。
13.如权利要求12所述的超结器件，其特征在于：在所述器件单元区中还包括第一导电类型的JFET注入区，通过增加所述JFET注入区的注入剂量来抵消所述第一外延层的顶部区域的第一导电类型掺杂浓度降低对所述器件单元区的影响。
14.如权利要求1所述的超结器件，其特征在于：所述第二种柱和所述第四种柱都是由填充于沟槽中的第二导电类型外延层组成。
15.如权利要求2所述的超结器件，其特征在于：所述超结器件为超结MOSFET，所述超结器件的漂移区于由所述第一种柱和所述第三种柱以及底部的所述第一外延层组成；所述超结器件的背面结构包括形成于所述漂移区背面的漏区以及形成于所述漏区背面的由背面金属层组成的漏极，所述背面电极为漏极。
CN201811600203.9A 2018-12-26 2018-12-26 超结器件 Active CN111370494B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811600203.9A CN111370494B (zh) 2018-12-26 2018-12-26 超结器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811600203.9A CN111370494B (zh) 2018-12-26 2018-12-26 超结器件

Publications (2)

Publication Number Publication Date
CN111370494A CN111370494A (zh) 2020-07-03
CN111370494B true CN111370494B (zh) 2023-07-14

Family

ID=71209799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811600203.9A Active CN111370494B (zh) 2018-12-26 2018-12-26 超结器件

Country Status (1)

Country Link
CN (1) CN111370494B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900090B (zh) * 2020-08-26 2024-01-23 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN113782584B (zh) * 2021-08-05 2023-08-18 上海华虹宏力半导体制造有限公司 超结器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810410A (zh) * 2015-05-08 2015-07-29 西安西奈电子科技有限公司 一种肖特基二极管器件及制造方法
CN107978635A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5491723B2 (ja) * 2008-11-20 2014-05-14 株式会社東芝 電力用半導体装置
CN102412260B (zh) * 2010-09-25 2014-07-09 上海华虹宏力半导体制造有限公司 超级结半导体器件的终端保护结构及制作方法
CN103493207B (zh) * 2011-07-14 2016-03-09 富士电机株式会社 高击穿电压半导体器件
JP6150976B2 (ja) * 2011-11-09 2017-06-21 新電元工業株式会社 スーパージャンクション構造を有する半導体装置
US20130200499A1 (en) * 2012-02-03 2013-08-08 Inergy Technology Inc. Semiconductor device
CN102969356B (zh) * 2012-11-08 2015-05-27 电子科技大学 一种超结功率器件终端结构
CN105448961B (zh) * 2015-11-17 2019-05-21 深圳尚阳通科技有限公司 超结器件的终端保护结构
CN106229339A (zh) * 2016-08-26 2016-12-14 上海长园维安微电子有限公司 一种超结mos的终端结构及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810410A (zh) * 2015-05-08 2015-07-29 西安西奈电子科技有限公司 一种肖特基二极管器件及制造方法
CN107978635A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Also Published As

Publication number Publication date
CN111370494A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
EP1168455B1 (en) Power semiconductor switching element
KR100675219B1 (ko) 반도체 장치 및 그 제조 방법
KR101795828B1 (ko) 초접합 반도체 소자 및 제조 방법
US7750397B2 (en) Semiconductor component including compensation zones and discharge structures for the compensation zones
US8264033B2 (en) Semiconductor device having a floating semiconductor zone
JP3899231B2 (ja) 半導体装置
JP5196766B2 (ja) 半導体装置
CN108447903B (zh) 半导体装置
JP2008108962A (ja) 半導体装置
JP2008187125A (ja) 半導体装置
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
US9472614B2 (en) Super junction semiconductor device
JP2004319732A (ja) 半導体装置
JP2005191268A (ja) 半導体装置及びその製造方法
JP5165995B2 (ja) 半導体装置及びその製造方法
US10068972B2 (en) Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage
CN111370494B (zh) 超结器件
CN108110057B (zh) 超结金属氧化物场效应晶体管
US20080116520A1 (en) Termination Structures For Semiconductor Devices and the Manufacture Thereof
CN101573800A (zh) Pn结及mos电容器混合减低表面场晶体管
CN114402438A (zh) 半导体设备以及用于制造半导体设备的方法
US20190043982A1 (en) Transistor Device with Trench Edge Termination
CN116469909A (zh) 一种半导体集成器件
KR101361067B1 (ko) 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법
CN110752253A (zh) 超级结器件的终端结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Shangyangtong Technology Co.,Ltd.

Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN SANRISE-TECH Co.,Ltd.

GR01 Patent grant
GR01 Patent grant