CN110752253A - 超级结器件的终端结构及其制造方法 - Google Patents

超级结器件的终端结构及其制造方法 Download PDF

Info

Publication number
CN110752253A
CN110752253A CN201911051015.XA CN201911051015A CN110752253A CN 110752253 A CN110752253 A CN 110752253A CN 201911051015 A CN201911051015 A CN 201911051015A CN 110752253 A CN110752253 A CN 110752253A
Authority
CN
China
Prior art keywords
epitaxial layer
type
super junction
type epitaxial
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911051015.XA
Other languages
English (en)
Other versions
CN110752253B (zh
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911051015.XA priority Critical patent/CN110752253B/zh
Publication of CN110752253A publication Critical patent/CN110752253A/zh
Application granted granted Critical
Publication of CN110752253B publication Critical patent/CN110752253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种超级结器件的终端结构，包括电流流动区和终端结构；超级结形成于第一N型外延层上，P型柱由填充于第一沟槽中的P型外延层组成，由P型柱之间的所述第一N型外延层组成N型柱；第一N型外延层由第二N型外延层和第三N型外延层叠加而成；第三N型外延层的掺杂浓度低于第二N型外延层的掺杂浓度，器件单元结构的体区的结深大于等于第二N型外延层的厚度；在终端结构的超级结表面上覆盖有终端介质层。本发明还公开了一种超级结器件的终端结构的制造方法。本发明能使终端结构和电流流动区的超级结的击穿电压和超级结的电荷匹配之间的关系曲线的差异减少，提高器件的工艺窗口。

Description

超级结器件的终端结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件的终端结构；本发明还涉及一种超级结器件的终端结构的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层和N型薄层组成，利用P型薄层即P型柱(P-Pillar)和N型薄层即N型柱(N-Pillar)完成匹配形成的耗尽层来支持反向耐压，具有超级结的产品是一种利用PN电荷平衡的体内降低表面电场(Resurf)技术来提升器件反向击穿BV的同时又保持较小的导通电阻的器件结构如MOSFET结构。PN间隔的Pillar结构是超级结的最大特点。目前制作PN间即P型薄层和N型薄层间的柱(pillar)如P-Pillar结构主要有两种方法，第一种是通过多次外延以及离子注入的方法获得，第二种是通过深沟槽(trench)刻蚀以及外延填充(ERIFilling)的方式来制作。
如图1所示，是现有超级结器件的终端结构的结构图；现有超级结器件的终端结构中，超级结器件包括电流流动区和终端结构，图1中，1区为所述电流流动区，2区为过渡区，3区为终端区，所述终端结构包括2区和3区。
所述终端结构环绕于所述电流流动区的外周；在所述终端结构和所述电流流动区中都形成有由P型柱2和N型柱交替排列形成的超级结。
所述超级结形成于N型外延层1上，所述N型外延层1形成在半导体衬底上；所述P型柱2由填充于第一沟槽中的P型外延层组成；所述第一沟槽形成于所述N型外延层1中，由所述P型柱2之间的所述N型外延层1组成N型柱。
所述电流流动区形成有所述超级结器件的器件单元结构，所述器件单元结构包括P型掺杂的体区4和栅极结构，被所述栅极结构覆盖的所述体区4表面用于形成沟道。
在所述终端结构的所述超级结表面上覆盖有终端介质层13，在所述终端介质层13表面上形成有多个终端场板10a。
所述终端场板10a的边缘在所述终端结构的所述超级结的所述N型柱中N型载流子过剩时会产生电力线集中并降低所述终端结构的所述超级结的击穿电压。
所述器件单元结构还包括：
在所述体区4的表面形成有由N+区组成的源区7；在所述终端结构的最外周还形成有由N+区组成的截止环7a。
由N+区组成的漏区11形成在背面减薄后的所述半导体衬底的背面。
所述栅极结构为平面栅，所述平面栅包括依次叠加的栅介质层如栅氧化层5和多晶硅栅6。也能为：所述栅极结构为沟槽栅。
还包括层间膜14，在所述终端结构中，所述层间膜14形成在所述终端介质层13表面上。
接触孔9穿过所述层间膜14，在所述源区8对应的所述接触孔9的底部还形成有由P+区组成的体引出区8。
在所述层间膜14的表面形成有正面金属层10，由正面金属层10图形化后形成和所述源区8连接的源极以及和所述多晶硅栅6连接的栅极以及所述终端场板10a。所述终端场板10a位于所述终端介质层13顶部的所述层间膜14的表面上。所述截止环7a顶部也通过接触孔9连接到所述源极或浮空。
在所述过渡区中还形成有P型环4a。
在所述漏区11的背面形成有背面金属层12，由背面金属层12组成漏极。
如图2所示，是现有超级结器件的电流流动区和终端结构的超级结的击穿电压和电荷匹配的关系曲线。曲线101是电流流动区的超级结的击穿电压和电荷匹配的关系曲线，曲线102是终端结构的超级结的击穿电压和电荷匹配的关系曲线。图2中的超级结的N型柱的掺杂浓度保持不变，仅改变P型柱2的掺杂浓度，超级结的电荷匹配直接用P型柱2的掺杂浓度表示，图2的横坐标为P型柱的掺杂浓度，纵坐标为击穿电压。可以看出：
曲线101的最佳电荷匹配位置位于3.9*E15cm-3处，因为这时电流流动区的超级结的击穿电压达到最大值。
但是在3.9*E15cm-3处，曲线102的击穿电压过小，故现有器件在3.9*E15cm-3处终端结构的击穿电压过小，而超级结器件的击穿电压是由最小击穿电压决定的，故现有技术中无法将P型柱2的掺杂浓度设置在3.9*E15cm-3处即曲线101的最佳电荷匹配位置，这会使得器件的工艺窗口变小。
对于P型柱2的掺杂浓度偏浓的情形，如在4.5*E15cm-3处，由于表面附近N型电荷被较均匀分布的P型电荷全部耗尽，终端场板边缘集聚的电力线较少，这时曲线101的击穿电压低于曲线103的击穿电压，最后会是超级结器件击穿时的最大电场出现在体内即在电流流动区先击穿。
发明内容
本发明所要解决的技术问题是提供一种超级结器件的终端结构，能使终端结构和电流流动区的超级结的击穿电压和超级结的电荷匹配之间的关系曲线的同步性变好，增加工艺窗口。为此，本发明还提供一种超级结器件的终端结构的制造方法。
为解决上述技术问题，本发明提供的超级结器件的终端结构中，超级结器件包括电流流动区和终端结构，所述终端结构环绕于所述电流流动区的外周；在所述终端结构和所述电流流动区中都形成有由P型柱和N型柱交替排列形成的超级结。
所述超级结形成于第一N型外延层上，所述第一N型外延层形成在半导体衬底上；所述P型柱由填充于第一沟槽中的P型外延层组成；所述第一沟槽形成于所述第一N型外延层中，由所述P型柱之间的所述第一N型外延层组成N型柱。
所述第一N型外延层由第二N型外延层和第三N型外延层叠加而成；所述第三N型外延层的掺杂浓度低于所述第二N型外延层的掺杂浓度。
所述电流流动区形成有所述超级结器件的器件单元结构，所述器件单元结构包括P型掺杂的体区和栅极结构，被所述栅极结构覆盖的所述体区表面用于形成沟道。
所述体区的结深大于等于所述第三N型外延层的厚度，使所述电流流动区中的所述超级结的击穿电压由所述P型柱和所述N型柱中的所述第二外延层的电荷匹配确定且所述电流流动区中的所述超级结的击穿电压和所述超级结的电荷匹配之间具有第一关系曲线。
在所述终端结构的所述超级结表面上覆盖有终端介质层。
所述第三N型外延层用于降低或消除所述终端结构的所述超级结表面的过剩N型载流子，从而降低或消除所述终端结构的所述超级结表面的过剩N型载流子对击穿电压降低的影响，使所述终端结构的所述超级结的击穿电压和所述超级结的电荷匹配之间的第二关系曲线和所述第一关系曲线的差异减少，提高器件的工艺窗口。
进一步的改进是，所述第二N型外延层的掺杂浓度根据所述器件单元结构的导通电阻的要求值设置。
进一步的改进是，所述P型柱的掺杂浓度根据所述超级结器件的击穿电压的要求值进行设置，所述P型柱的掺杂浓度使所述第一关系曲线和所述第二关系曲线的击穿电压都位于要求值之上。
进一步的改进是，所述第二N型外延层的电阻率为数欧姆·厘米，所述第二N型外延层的厚度为数十微米；所述第三N型外延层的电阻率为数欧姆·厘米至数十欧姆·厘米，所述第三N型外延层的厚度为数微米。
进一步的改进是，所述第一沟槽的深度为数十微米，所述第一沟槽的宽度为数微米，间距为数微米。
进一步的改进是，所述P型柱的掺杂浓度为1E14cm-3～1E17cm-3。
进一步的改进是，所述栅极结构为沟槽栅或平面栅。
在所述体区的表面形成有由N+区组成的源区。
由N+区组成的漏区形成在背面减薄后的所述半导体衬底的背面。
为解决上述技术问题，本发明提供的超级结器件的终端结构的制造方法包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底表面依次形成第二N型外延层和第三N型外延层，由所述第二N型外延层和所述第三N型外延层叠加形成第一N型外延层。
步骤二、在所述第一N型外延层中形成第一沟槽，在所述第一沟槽中填充P型外延层组成P型柱；由所述P型柱之间的所述第一N型外延层组成N型柱；由P型柱和N型柱交替排列形成超级结。
步骤三、定义出超级结器件的电流流动区和终端结构的形成区域，所述终端结构环绕于所述电流流动区的外周；在所述终端结构和所述电流流动区中都形成有所述超级结。
步骤四、在所述电流流动区中形成所述超级结器件的器件单元结构，所述器件单元结构包括P型掺杂的体区和栅极结构，被所述栅极结构覆盖的所述体区表面用于形成沟道。
所述体区的结深大于等于所述第三N型外延层的厚度，使所述电流流动区中的所述超级结的击穿电压由所述P型柱和所述N型柱中的所述第二外延层的电荷匹配确定且所述电流流动区中的所述超级结的击穿电压和所述超级结的电荷匹配之间具有第一关系曲线。
步骤五、在所述终端结构的所述超级结表面上形成终端介质层。
所述第三N型外延层用于降低或消除所述终端结构的所述超级结表面的过剩N型载流子，从而降低或消除所述终端结构的所述超级结表面的过剩N型载流子对击穿电压降低的影响，使所述终端结构的所述超级结的击穿电压和所述超级结的电荷匹配之间的第二关系曲线和所述第一关系曲线的差异减少，提高器件的工艺窗口。
进一步的改进是，所述第二N型外延层的掺杂浓度根据所述器件单元结构的导通电阻的要求值设置。
进一步的改进是，所述P型柱的掺杂浓度根据所述超级结器件的击穿电压的要求值进行设置，所述P型柱的掺杂浓度使所述第一关系曲线和所述第二关系曲线的击穿电压都位于要求值之上。
进一步的改进是，所述第二N型外延层的电阻率为数欧姆·厘米，所述第二N型外延层的厚度为数十微米；所述第三N型外延层的电阻率为数欧姆·厘米至数十欧姆·厘米，所述第三N型外延层的厚度为数微米。
进一步的改进是，所述第一沟槽的深度为数十微米，所述第一沟槽的宽度为数微米，间距为数微米。
进一步的改进是，所述P型柱的掺杂浓度为1E14cm-3～1E17cm-3。
进一步的改进是，所述栅极结构为沟槽栅或平面栅。
在所述体区的表面形成有由N+区组成的源区。
正面工艺完成之后还包括如下背面工艺：
对所述半导体衬底进行背面减薄。
在所述半导体背面进行N+离子注入形成漏区。
进一步的改进是，所述半导体衬底为硅衬底。
本发明对需要形成超级结的第一N型外延层进行了特别设置，将第一N型外延层设置为两层结构且使位于顶部的第三N型外延层的掺杂浓度低于底部的第二N型外延层的掺杂浓度，而且使第三N型外延层的厚度小于电流流动区中的体区的结深，这种第一N型外延层的结构设置能使电流流动区中的超级结的击穿电压和由P型柱和第二N型外延层之间的电荷匹配关系确定且具有第一关系曲线以及使终端结构的超级结的击穿电压和由P型柱和第三N型外延层和第二N型外延层之间的电荷匹配关系确定且具有第二关系曲线，其中第三N型外延层能在P型柱的掺杂浓度不足时使超级结表面的过剩N型载流子得到降低或消除，从而能降低或消除终端场板对终端结构的所述超级结的击穿电压降低的影响，从而提高P型柱的掺杂浓度不足时终端结构的超级结的击穿电压，第二关系曲线和所述第一关系曲线的差异减少，提高器件的工艺窗口，例如：当本发明中当N型柱的掺杂浓度不变时，P型柱的掺杂浓度在一定范围内有偏差时，依然能使整个超级结器件的击穿电压满足要求，其中整个超级结器件的击穿电压是由电流流动区和终端结构中的较小的击穿电压决定。
另外，本发明通过对第三N型外延层的厚度的设置，即使第三N型外延层的厚度小于电流流动区中的体区的结深，能使第三N型外延层对电流流动区的导通电阻不会产生较大的负面影响或者不会产生影响，例如对于沟槽栅器件，整个电流流动区中的第三N型外延层中都会形成体区，故能消除第三N型外延层对沟槽栅器件的导通电阻的影响；对于平面栅器件，漂移区的主体部分依然由第二N型外延层组成，故第三N型外延层对导通电阻的影响不大，但是平面栅中可以通过在所述体区之间的所述第三N型外延层的表面进行JFET注入形成JFET注入区，JFET注入区不仅能克服所述第三N型外延层对沟道导通电阻升高的影响，还会进一步降低沟道导通电阻，所以第三N型外延层最后对所述电流流动区的不利影响可以克服。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超级结器件的终端结构的结构图；
图2是现有超级结器件的电流流动区和终端结构的超级结的击穿电压和电荷匹配的关系曲线；
图3是本发明第一实施例超级结器件的终端结构的结构图；
图4是本发明第一实施例超级结器件的电流流动区和终端结构的超级结的击穿电压和电荷匹配的关系曲线；
图5是本发明第二实施例超级结器件的终端结构的结构图。
具体实施方式
本发明第一实施例超级结器件的终端结构：
如图3所示，是本发明第一实施例超级结器件的终端结构的结构图；本发明第一实施例超级结器件的终端结构中，超级结器件包括电流流动区和终端结构，图3中，1区为所述电流流动区，2区为过渡区，3区为终端区，所述终端结构包括2区和3区。
所述终端结构环绕于所述电流流动区的外周；在所述终端结构和所述电流流动区中都形成有由P型柱2和N型柱交替排列形成的超级结。
所述超级结形成于第一N型外延层上，所述第一N型外延层形成在半导体衬底上；所述P型柱2由填充于第一沟槽中的P型外延层组成；所述第一沟槽形成于所述第一N型外延层中，由所述P型柱2之间的所述第一N型外延层组成N型柱。
所述第一N型外延层由第二N型外延层1和第三N型外延层1a叠加而成；所述第三N型外延层1a的掺杂浓度低于所述第二N型外延层1的掺杂浓度。
所述电流流动区形成有所述超级结器件的器件单元结构，所述器件单元结构包括P型掺杂的体区4和栅极结构，被所述栅极结构覆盖的所述体区4表面用于形成沟道。
所述体区4的结深大于等于所述第三N型外延层1a的厚度，使所述电流流动区中的所述超级结的击穿电压由所述P型柱2和所述N型柱中的所述第二外延层的电荷匹配确定且所述电流流动区中的所述超级结的击穿电压和所述超级结的电荷匹配之间具有第一关系曲线101。
在所述终端结构的所述超级结表面上覆盖有终端介质层13，在所述终端介质层13表面上形成有多个终端场板10a。图3中，所述终端场板10a为金属场板，且包括多个，在2区和3区中都包括所述金属场板。在其他实施例中，也能为：3区中不包括所述金属场板，仅在2区中包括所述金属场板；或者，在2区和3区中都不包括所述金属场板。在图3的2区中，还包括由多晶硅场板6a，所述多晶硅场板6a是和后续的多晶硅栅6同时形成，也属于终端场板，这里多晶硅场板单独用标记6a表示；在其他实施例中也能为：2区中不包括所述多晶硅场板6a。
所述终端场板10a的边缘在所述终端结构的所述超级结的所述N型柱中N型载流子过剩时会产生电力线集中并降低所述终端结构的所述超级结的击穿电压。
所述第三N型外延层1a用于降低或消除所述终端结构的所述超级结表面的过剩N型载流子，从而降低或消除所述终端结构的所述超级结表面的过剩N型载流子对击穿电压降低的影响，使所述终端结构的所述超级结的击穿电压和所述超级结的电荷匹配之间的第二关系曲线103和所述第一关系曲线101的差异减少，提高器件的工艺窗口。
本发明第一实施例中，所述器件单元结构还包括：
在所述体区4的表面形成有由N+区组成的源区7；在所述终端结构的最外周还形成有由N+区组成的截止环7a。
由N+区组成的漏区11形成在背面减薄后的所述半导体衬底的背面。
所述栅极结构为平面栅，所述平面栅用虚线框201标出，所述平面栅是形成在所述体区4的表面上并延伸到所述体区4之间的所述第三N型外延层1a。所述平面栅包括依次叠加的栅介质层如栅氧化层5和多晶硅栅6。由于所述第三N型外延层1a位于所述体区4之间，故所述第三N型外延层1a会增加沟道导通电阻；但是可以通过在所述体区4之间的所述第三N型外延层1a的表面进行JFET注入形成JFET注入区，JFET注入区不仅能克服所述第三N型外延层1a对沟道导通电阻升高的影响，还会进一步降低沟道导通电阻，所以第三N型外延层1a最后对所述电流流动区的不利影响可以克服。
还包括层间膜14，在所述终端结构中，所述层间膜14形成在所述终端介质层13表面上；
接触孔9穿过所述层间膜14，在所述源区8对应的所述接触孔9的底部还形成有由P+区组成的体引出区8。
在所述层间膜14的表面形成有正面金属层10，由正面金属层10图形化后形成和所述源区8连接的源极以及和所述多晶硅栅6连接的栅极以及所述终端场板10a。本发明第一实施例中，所述终端场板10a位于所述终端介质层13顶部的所述层间膜14的表面上。所述截止环7a顶部也通过接触孔9连接到所述源极或浮空。
在所述过渡区中还形成有P型环4a。
在所述漏区11的背面形成有背面金属层12，由背面金属层12组成漏极。
如图4所示，是本发明第一实施例超级结器件的电流流动区和终端结构的超级结的击穿电压和电荷匹配的关系曲线。曲线101是电流流动区的超级结的击穿电压和电荷匹配的关系曲线即所述第一关系曲线，曲线103是终端结构的超级结的击穿电压和电荷匹配的关系曲线即所述第二关系曲线；作为比较，图4中还显示了现有器件的第二关系曲线102。图4中的超级结的N型柱的掺杂浓度保持不变，仅改变P型柱2的掺杂浓度，超级结的电荷匹配直接用P型柱2的掺杂浓度表示，图4的横坐标为P型柱的掺杂浓度，纵坐标为击穿电压。可以看出：
曲线101的最佳电荷匹配位置位于3.9*E15cm-3处，因为这时电流流动区的超级结的击穿电压达到最大值。
但是在3.9*E15cm-3处，曲线102的击穿电压过小，故现有器件在3.9*E15cm-3处终端结构的击穿电压过小，而超级结器件的击穿电压是由最小击穿电压决定的，故现有技术中无法将P型柱2的掺杂浓度设置在3.9*E15cm-3处即曲线101的最佳电荷匹配位置。
而本发明第一实施例对应的曲线103中可以看出，在3.9*E15cm-3处，曲线103的击穿电压会得到提升如箭头线104所示，提升大小约为80V，这就使得，本发明第一实施例中P型柱2的掺杂浓度能设置在3.9*E15cm-3处，从而能提高工艺窗口。
对于P型柱2的掺杂浓度偏浓的情形，如在4.5*E15cm-3处，由于表面附近N型电荷被较均匀分布的P型电荷全部耗尽，终端场板边缘集聚的电力线较少，这时曲线101的击穿电压低于曲线103的击穿电压，最后会是超级结器件击穿时的最大电场出现在体内即在电流流动区先击穿。
P型柱2在其他掺杂浓度的位置处的关系参考曲线101、102和103可以得出，可以看出，曲线103和101之间的差异相对于曲线102和101之间的差异要减小，最后能提高器件的工艺窗口。
本发明第一实施例中，所述第二N型外延层1的掺杂浓度根据所述器件单元结构的导通电阻的要求值设置。例如：所述第二N型外延层1的电阻率为数欧姆·厘米，所述第二N型外延层1的厚度为数十微米；所述第三N型外延层1a的电阻率为数欧姆·厘米至数十欧姆·厘米，所述第三N型外延层1a的厚度为数微米。
所述P型柱2的掺杂浓度根据所述超级结器件的击穿电压的要求值进行设置，所述P型柱2的掺杂浓度使所述第一关系曲线101和所述第二关系曲线103的击穿电压都位于要求值之上。所述P型柱2的掺杂浓度为1E14cm-3～1E17cm-3。
所述第一沟槽的深度为数十微米，所述第一沟槽的宽度为数微米，间距为数微米。
采用如下参数对本发明第一实施例器件进行仿真：
所述第二N型外延层1的电阻率为1.5欧姆·厘米，所述第二N型外延层1的厚度为50微米；所述第三N型外延层1a的电阻率为20欧姆·厘米，所述第三N型外延层1a的厚度为2微米。所述第一沟槽的深度为42微米，所述第一沟槽的宽度为4微米，间距为5微米。
仿真可以发现，本发明第一实施例器件在P型柱2的掺杂浓度为3.9E15cm-3时，能是终端场板10a边缘处的电场峰值降低，以及耗尽区拓展更宽。
本发明第一实施例对需要形成超级结的第一N型外延层进行了特别设置，将第一N型外延层设置为两层结构且使位于顶部的第三N型外延层1a的掺杂浓度低于底部的第二N型外延层1的掺杂浓度，而且使第三N型外延层1a的厚度小于电流流动区中的体区4的结深，这种第一N型外延层的结构设置能使电流流动区中的超级结的击穿电压和由P型柱2和第二N型外延层1之间的电荷匹配关系确定且具有第一关系曲线101以及使终端结构的超级结的击穿电压和由P型柱2和第三N型外延层1a和第二N型外延层1之间的电荷匹配关系确定且具有第二关系曲线103，其中第三N型外延层1a能在P型柱2的掺杂浓度不足时使超级结表面的过剩N型载流子得到降低或消除，从而能降低或消除终端场板10a对终端结构的所述超级结的击穿电压降低的影响，从而提高P型柱2的掺杂浓度不足时终端结构的超级结的击穿电压，第二关系曲线103和所述第一关系曲线101的差异减少，提高器件的工艺窗口，例如：当本发明第一实施例中当N型柱的掺杂浓度不变时，P型柱2的掺杂浓度在一定范围内有偏差时，依然能使整个超级结器件的击穿电压满足要求，其中整个超级结器件的击穿电压是由电流流动区和终端结构中的较小的击穿电压决定。
另外，本发明第一实施例通过对第三N型外延层1a的厚度的设置，即使第三N型外延层1a的厚度小于电流流动区中的体区4的结深，能使第三N型外延层1a对电流流动区的导通电阻不会产生较大的负面影响或者不会产生影响，例如，对于平面栅结构，通常会在所述体区4之间的所述第三N型外延层1a的表面进行JFET注入形成JFET注入区，JFET注入区不仅能克服所述第三N型外延层1a对沟道导通电阻升高的影响，还会进一步降低沟道导通电阻，所以第三N型外延层1a最后对所述电流流动区的不利影响可以克服。
本发明第二实施例超级结器件的终端结构：
如图5所示，是本发明第二实施例超级结器件的终端结构的结构图；本发明第二实施例超级结器件的终端结构和本发明第一实施例超结器件的终端结构中的区别之处为，本发明第二实施例超级结器件的终端结构中具有如下特征：
所述栅极结构为沟槽栅，所述沟槽栅用虚线框202标出，所述沟槽栅会纵向穿过所述体区4，所述体区4会覆盖所述沟槽栅之间所有区域，由于所述体区4的结深大于所述第三N型外延层1a的结深，故所述第三N型外延层1a会全部被所述体区4所覆盖。所述沟槽栅包括形成于栅极沟槽的底部表面和侧面的栅介质层如栅氧化层5和填充于所述栅极沟槽中的多晶硅栅6。由于沟槽栅器件中，整个电流流动区中的第三N型外延层1a中都会形成体区4，故能消除第三N型外延层1a对沟槽栅器件的导通电阻的影响。
本发明第一实施例超级结器件的终端结构的制造方法：
本发明第一实施例超级结器件的终端结构的制造方法包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底表面依次形成第二N型外延层1和第三N型外延层1a，由所述第二N型外延层1和所述第三N型外延层1a叠加形成第一N型外延层。
步骤二、在所述第一N型外延层中形成第一沟槽，在所述第一沟槽中填充P型外延层组成P型柱2；由所述P型柱2之间的所述第一N型外延层组成N型柱；由P型柱2和N型柱交替排列形成超级结。
步骤三、定义出超级结器件的电流流动区和终端结构的形成区域，所述终端结构环绕于所述电流流动区的外周；在所述终端结构和所述电流流动区中都形成有所述超级结。
步骤四、在所述电流流动区中形成所述超级结器件的器件单元结构，所述器件单元结构包括P型掺杂的体区4和栅极结构，被所述栅极结构覆盖的所述体区4表面用于形成沟道。
所述体区4的结深大于等于所述第三N型外延层1a的厚度，使所述电流流动区中的所述超级结的击穿电压由所述P型柱2和所述N型柱中的所述第二外延层的电荷匹配确定且所述电流流动区中的所述超级结的击穿电压和所述超级结的电荷匹配之间具有第一关系曲线101。
步骤五、在所述终端结构的所述超级结表面上形成终端介质层13，在所述终端介质层13表面上形成多个终端场板10a。图3中，所述终端场板10a为金属场板，且包括多个，在2区和3区中都包括所述金属场板。在其他实施例中，也能为：3区中不包括所述金属场板，仅在2区中包括所述金属场板；或者，在2区和3区中都不包括所述金属场板。在图3的2区中，还包括由多晶硅场板6a，所述多晶硅场板6a是和后续的多晶硅栅6同时形成，也属于终端场板，这里多晶硅场板单独用标记6a表示；在其他实施例中也能为：2区中不包括所述多晶硅场板6a。
所述终端场板10a的边缘在所述终端结构的所述超级结的所述N型柱中N型载流子过剩时会产生电力线集中并降低所述终端结构的所述超级结的击穿电压。
所述第三N型外延层1a用于降低或消除所述终端结构的所述超级结表面的过剩N型载流子，从而降低或消除所述终端结构的所述超级结表面的过剩N型载流子对击穿电压降低的影响，使所述终端结构的所述超级结的击穿电压和所述超级结的电荷匹配之间的第二关系曲线103和所述第一关系曲线101的差异减少，提高器件的工艺窗口。
本发明第一实施例方法中，所述器件单元结构还包括：
在所述体区4的表面形成有由N+区组成的源区7；在所述终端结构的最外周还形成有由N+区组成的截止环7a。
由N+区组成的漏区11形成在背面减薄后的所述半导体衬底的背面。
步骤四中，所述栅极结构为平面栅，所述平面栅用虚线框201标出，所述平面栅是形成在所述体区4的表面上并延伸到所述体区4之间的所述第三N型外延层1a。所述平面栅包括依次叠加的栅介质层如栅氧化层5和多晶硅栅6。由于所述第三N型外延层1a位于所述体区4之间，故所述第三N型外延层1a会增加沟道导通电阻；但是可以通过在所述体区4之间的所述第三N型外延层1a的表面进行JFET注入形成JFET注入区，JFET注入区不仅能克服所述第三N型外延层1a对沟道导通电阻升高的影响，还会进一步降低沟道导通电阻，所以第三N型外延层1a最后对所述电流流动区的不利影响可以克服。
还包括层间膜14，在所述终端结构中，所述层间膜14形成在所述终端介质层13表面上；
接触孔9穿过所述层间膜14，在所述源区8对应的所述接触孔9的底部还形成有由P+区组成的体引出区8。
在所述层间膜14的表面形成有正面金属层10，由正面金属层10图形化后形成和所述源区8连接的源极以及和所述多晶硅栅6连接的栅极以及所述终端场板10a。本发明第一实施例中，所述终端场板10a位于所述终端介质层13顶部的所述层间膜14的表面上。所述截止环7a顶部也通过接触孔9连接到所述源极或浮空。
在所述过渡区中还形成有P型环4a。
在所述漏区11的背面形成有背面金属层12，由背面金属层12组成漏极。
本发明第一实施例方法中，所述第二N型外延层1的掺杂浓度根据所述器件单元结构的导通电阻的要求值设置。
所述P型柱2的掺杂浓度根据所述超级结器件的击穿电压的要求值进行设置，所述P型柱2的掺杂浓度使所述第一关系曲线101和所述第二关系曲线103的击穿电压都位于要求值之上。所述P型柱2的掺杂浓度为1E14cm-3～1E17cm-3。
所述第二N型外延层1的电阻率为数欧姆·厘米，所述第二N型外延层1的厚度为数十微米；所述第二N型外延层1的电阻率为数十欧姆·厘米，所述第二N型外延层1的厚度为数微米。所述第三N型外延层1a的电阻率为数欧姆·厘米至数十欧姆·厘米，所述第三N型外延层1a的厚度为数微米。
所述第一沟槽的深度为数十微米，所述第一沟槽的宽度为数微米，间距为数微米。
本发明第二实施例超级结器件的终端结构的制造方法：
本发明第二实施例超级结器件的终端结构的制造方法和本发明第一实施例超结器件的终端结构的制造方法的区别之处为，本发明第二实施例超级结器件的终端结构的制造方法中具有如下特征：
所述栅极结构为沟槽栅，所述沟槽栅用虚线框202标出，所述沟槽栅会纵向穿过所述体区4，所述体区4会覆盖所述沟槽栅之间所有区域，由于所述体区4的结深大于所述第三N型外延层1a的结深，故所述第三N型外延层1a会全部被所述体区4所覆盖。所述沟槽栅包括形成于栅极沟槽的底部表面和侧面的栅介质层如栅氧化层5和填充于所述栅极沟槽中的多晶硅栅6。由于沟槽栅器件中，整个电流流动区中的第三N型外延层1a中都会形成体区4，故能消除第三N型外延层1a对沟槽栅器件的导通电阻的影响。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超级结器件的终端结构，其特征在于，超级结器件包括电流流动区和终端结构，所述终端结构环绕于所述电流流动区的外周；在所述终端结构和所述电流流动区中都形成有由P型柱和N型柱交替排列形成的超级结；
所述超级结形成于第一N型外延层上，所述第一N型外延层形成在半导体衬底上；所述P型柱由填充于第一沟槽中的P型外延层组成；所述第一沟槽形成于所述第一N型外延层中，由所述P型柱之间的所述第一N型外延层组成N型柱；
所述第一N型外延层由第二N型外延层和第三N型外延层叠加而成；所述第三N型外延层的掺杂浓度低于所述第二N型外延层的掺杂浓度；
所述电流流动区形成有所述超级结器件的器件单元结构，所述器件单元结构包括P型掺杂的体区和栅极结构，被所述栅极结构覆盖的所述体区表面用于形成沟道；
所述体区的结深大于等于所述第三N型外延层的厚度，使所述电流流动区中的所述超级结的击穿电压由所述P型柱和所述N型柱中的所述第二外延层的电荷匹配确定且所述电流流动区中的所述超级结的击穿电压和所述超级结的电荷匹配之间具有第一关系曲线；
在所述终端结构的所述超级结表面上覆盖有终端介质层；
所述第三N型外延层用于降低或消除所述终端结构的所述超级结表面的过剩N型载流子，从而降低或消除所述终端结构的所述超级结表面的过剩N型载流子对击穿电压降低的影响，使所述终端结构的所述超级结的击穿电压和所述超级结的电荷匹配之间的第二关系曲线和所述第一关系曲线的差异减少，提高器件的工艺窗口。
2.如权利要求1所述的超级结器件的终端结构，其特征在于：所述第二N型外延层的掺杂浓度根据所述器件单元结构的导通电阻的要求值设置。
3.如权利要求2所述的超级结器件的终端结构，其特征在于：所述P型柱的掺杂浓度根据所述超级结器件的击穿电压的要求值进行设置，所述P型柱的掺杂浓度使所述第一关系曲线和所述第二关系曲线的击穿电压都位于要求值之上。
4.如权利要求3所述的超级结器件的终端结构，其特征在于：所述第二N型外延层的电阻率为数欧姆·厘米，所述第二N型外延层的厚度为数十微米；所述第三N型外延层的电阻率为数欧姆·厘米至数十欧姆·厘米，所述第三N型外延层的厚度为数微米。
5.如权利要求4所述的超级结器件的终端结构，其特征在于：所述第一沟槽的深度为数十微米，所述第一沟槽的宽度为数微米，间距为数微米。
6.如权利要求4所述的超级结器件的终端结构，其特征在于：所述P型柱的掺杂浓度为1E14cm-3～1E17cm-3。
7.如权利要求1所述的超级结器件的终端结构，其特征在于：所述栅极结构为沟槽栅或平面栅；
在所述体区的表面形成有由N+区组成的源区；
由N+区组成的漏区形成在背面减薄后的所述半导体衬底的背面。
8.一种超级结器件的终端结构的制造方法，其特征在于，包括如下步骤：
步骤一、提供半导体衬底，在所述半导体衬底表面依次形成第二N型外延层和第三N型外延层，由所述第二N型外延层和所述第三N型外延层叠加形成第一N型外延层；
步骤二、在所述第一N型外延层中形成第一沟槽，在所述第一沟槽中填充P型外延层组成P型柱；由所述P型柱之间的所述第一N型外延层组成N型柱；由P型柱和N型柱交替排列形成超级结；
步骤三、定义出超级结器件的电流流动区和终端结构的形成区域，所述终端结构环绕于所述电流流动区的外周；在所述终端结构和所述电流流动区中都形成有所述超级结；
步骤四、在所述电流流动区中形成所述超级结器件的器件单元结构，所述器件单元结构包括P型掺杂的体区和栅极结构，被所述栅极结构覆盖的所述体区表面用于形成沟道；
所述体区的结深大于等于所述第三N型外延层的厚度，使所述电流流动区中的所述超级结的击穿电压由所述P型柱和所述N型柱中的所述第二外延层的电荷匹配确定且所述电流流动区中的所述超级结的击穿电压和所述超级结的电荷匹配之间具有第一关系曲线；
步骤五、在所述终端结构的所述超级结表面上形成终端介质层；
所述第三N型外延层用于降低或消除所述终端结构的所述超级结表面的过剩N型载流子，从而降低或消除所述终端结构的所述超级结表面的过剩N型载流子对击穿电压降低的影响，使所述终端结构的所述超级结的击穿电压和所述超级结的电荷匹配之间的第二关系曲线和所述第一关系曲线的差异减少，提高器件的工艺窗口。
9.如权利要求8所述的超级结器件的终端结构的制造方法，其特征在于：所述第二N型外延层的掺杂浓度根据所述器件单元结构的导通电阻的要求值设置。
10.如权利要求9所述的超级结器件的终端结构的制造方法，其特征在于：所述P型柱的掺杂浓度根据所述超级结器件的击穿电压的要求值进行设置，所述P型柱的掺杂浓度使所述第一关系曲线和所述第二关系曲线的击穿电压都位于要求值之上。
11.如权利要求10所述的超级结器件的终端结构的制造方法，其特征在于：所述第二N型外延层的电阻率为数欧姆·厘米，所述第二N型外延层的厚度为数十微米；所述第三N型外延层的电阻率为数欧姆·厘米至数十欧姆·厘米，所述第三N型外延层的厚度为数微米。
12.如权利要求11所述的超级结器件的终端结构的制造方法，其特征在于：所述第一沟槽的深度为数十微米，所述第一沟槽的宽度为数微米，间距为数微米。
13.如权利要求11所述的超级结器件的终端结构的制造方法，其特征在于：所述P型柱的掺杂浓度为1E14cm-3～1E17cm-3。
14.如权利要求8所述的超级结器件的终端结构的制造方法，其特征在于：所述栅极结构为沟槽栅或平面栅；
在所述体区的表面形成有由N+区组成的源区；
正面工艺完成之后还包括如下背面工艺：
对所述半导体衬底进行背面减薄；
在所述半导体背面进行N+离子注入形成漏区。
15.如权利要求8所述的超级结器件的终端结构的制造方法，其特征在于：所述半导体衬底为硅衬底。
CN201911051015.XA 2019-10-31 2019-10-31 超级结器件的终端结构及其制造方法 Active CN110752253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911051015.XA CN110752253B (zh) 2019-10-31 2019-10-31 超级结器件的终端结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911051015.XA CN110752253B (zh) 2019-10-31 2019-10-31 超级结器件的终端结构及其制造方法

Publications (2)

Publication Number Publication Date
CN110752253A true CN110752253A (zh) 2020-02-04
CN110752253B CN110752253B (zh) 2024-01-19

Family

ID=69281404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911051015.XA Active CN110752253B (zh) 2019-10-31 2019-10-31 超级结器件的终端结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110752253B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410140A (zh) * 2021-06-04 2021-09-17 深圳市威兆半导体有限公司 超结mosfet终端的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085100A1 (en) * 2007-09-28 2009-04-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
US9082845B1 (en) * 2014-03-31 2015-07-14 Ixys Corporation Super junction field effect transistor
CN105428397A (zh) * 2015-11-17 2016-03-23 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755314A (zh) * 2017-11-08 2019-05-14 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755292A (zh) * 2017-11-08 2019-05-14 深圳尚阳通科技有限公司 超结器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085100A1 (en) * 2007-09-28 2009-04-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
US9082845B1 (en) * 2014-03-31 2015-07-14 Ixys Corporation Super junction field effect transistor
CN105428397A (zh) * 2015-11-17 2016-03-23 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755314A (zh) * 2017-11-08 2019-05-14 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755292A (zh) * 2017-11-08 2019-05-14 深圳尚阳通科技有限公司 超结器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410140A (zh) * 2021-06-04 2021-09-17 深圳市威兆半导体有限公司 超结mosfet终端的制备方法

Also Published As

Publication number Publication date
CN110752253B (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
US10593759B2 (en) Nanotube semiconductor devices
US7910486B2 (en) Method for forming nanotube semiconductor devices
US8324053B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
US8330213B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US8362550B2 (en) Trench power MOSFET with reduced on-resistance
US8546893B2 (en) Devices, components and methods combining trench field plates with immobile electrostatic charge
CN112713184A (zh) 具有屏蔽栅的沟槽栅mosfet及其制造方法
US20140138737A1 (en) High voltage mosfet diode reverse recovery by minimizing p-body charges
US20110298042A1 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
CN104051540A (zh) 超级结器件及其制造方法
CN112786677A (zh) 超结器件及其制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN110752253B (zh) 超级结器件的终端结构及其制造方法
KR20060036393A (ko) 반도체 소자 및 그 형성 방법
CN111370494B (zh) 超结器件
US8847307B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
CN113488523A (zh) 一种具有超结双沟道栅的高压mosfet器件及其制备方法
CN117673141A (zh) 沟槽栅超结器件及其制造方法
CN117199141A (zh) 一种高压jfet器件及形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant