CN113410140A - 超结mosfet终端的制备方法 - Google Patents
超结mosfet终端的制备方法 Download PDFInfo
- Publication number
- CN113410140A CN113410140A CN202110629394.7A CN202110629394A CN113410140A CN 113410140 A CN113410140 A CN 113410140A CN 202110629394 A CN202110629394 A CN 202110629394A CN 113410140 A CN113410140 A CN 113410140A
- Authority
- CN
- China
- Prior art keywords
- region
- column
- oxide layer
- terminal
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 9
- 230000007704 transition Effects 0.000 claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims description 31
- 210000000746 body region Anatomy 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 75
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开一种超结MOSFET终端的制备方法，包括如下步骤：提供N+型衬底，在N+型衬底的上表面形成N‑型外延层，将N‑型外延层划分为元胞区、包围元胞区的过渡区和包围过渡区的终端区；掩膜下，经刻蚀，在N‑型外延层形成间隔分布的多个沟槽，填充沟槽，形成至少一个元胞区P柱、第一P柱、至少一个过渡区P柱及多个终端区P柱，第一P柱的中心线与元胞区和过渡区的分界线重合，最靠近终端区的过渡区P柱与多个终端区P柱中，各个P柱的宽度及相邻P柱的中心线的间距沿第一方向均逐渐减小，第一方向为由元胞区指向终端区的方向。本申请可以减少制作用的芯片面积，进而减少超结MOSFET终端的应用成本。
Description
技术领域
本申请涉及半导体器件制造技术领域，具体涉及一种超结MOSFET终端的制备方法。
背景技术
超结金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)是一种兼有MOSFET的绝缘栅结构优点和高电流密度低导通电阻优点的新型器件；是一种能有效降低传统MOSFET导电损耗的功率半导体器件；也是基于电荷平衡原理的电荷补偿型器件。与传统MOSFET相比，超结MOSFET在N-型漂移区中引入了交替排列的N柱和P柱，在正向导通阶段，N柱和P柱之间形成横向电场，即所谓电荷平衡。
针对超结MOSFET终端结构的设计也一直是研究者关注的焦点。超结MOSFET终端结构有别于传统高压功率MOSFET器件，其结构的设计可以与内部的超结结构相结合。但是，现有的超结MOSFET终端中的P柱的和N柱分别具有固定宽度，如此形成的超结MOSFET终端的终端长度较长，导致超结MOSFET终端占据的芯片面积较大从而增加了超结MOSFET终端的应用成本。
发明内容
鉴于此，本申请提供一种超结MOSFET终端的制备方法，以改善现有的超结MOSFET终端的应用成本较高的问题。
本申请提供的一种1超结MOSFET终端的制备方法，包括如下步骤：S1、提供N+型衬底，采用N型外延生长在所述N+型衬底的上表面形成N-型外延层，将所述N-型外延层划分为元胞区、包围所述元胞区的过渡区和包围所述过渡区的终端区；S2、掩膜下，经刻蚀，在所述N-型外延层形成间隔分布的多个沟槽，采用P型外延生长填充所述沟槽，形成至少一个元胞区P柱、第一P柱、至少一个过渡区P柱及多个终端区P柱，所述第一P柱的中心线与所述元胞区和过渡区的分界线重合，最靠近所述终端区的过渡区P柱与多个所述终端区P柱中，各个P柱的宽度及相邻P柱的中心线的间距沿第一方向均逐渐减小，所述第一方向为由所述元胞区指向所述终端区的方向；S3、掩膜下，经第一离子注入、高温推进，在所述元胞区P柱上形成P型体区，在所述第一P柱和过渡区P柱上形成主结区；S4、掩膜下，经第二离子注入、高温推进，在所述P型体区内形成N型源区。
其中，在所述步骤S2之后且在所述步骤S3之前，所述制备方法还包括如下步骤：S21、依次对每个所述终端区P柱的顶部进行第三离子注入，接着进行退火，在每个终端区P柱的顶端形成一个掺杂区，各个掺杂区的深度及宽度沿所述第一方向均逐渐减小，相邻掺杂区连接形成横向变掺杂结构。
其中，在所述步骤S21之后且在所述步骤S3之前，所述制备方法还包括如下步骤：S22、采用硅热氧化，在所述N-型外延层的上表面形成间隔分布的第一栅极氧化层和第二栅极氧化层，所述第一栅极氧化层位于元胞区，所述第一栅极氧化层的下表面分别与所述P型体区的部分上表面、所述N型源区的部分上表面及所述主结区的部分上表面接触，所述第二栅极氧化层自所述过渡区沿第一方向延伸至所述终端区的末端，所述第二栅极氧化层的下表面分别与所述主结区的部分上表面及所述横向变掺杂结构的上表面接触；S23、经化学气相沉积，覆盖所述第一栅极氧化层和第二栅极氧化层淀积栅极材料；掩膜下，经刻蚀，在所述第一栅氧化层的上表面形成第一栅极，在所述第一栅极氧化层和第二栅极氧化层之间的N-型外延层的部分上表面及所述第二栅极氧化层的部分上表面形成第二栅极，所述第一栅极氧化层、第二栅极氧化层、第一栅极和第二栅极共同构成栅极结构。
其中，在所述步骤S4之后，所述制备方法还包括如下步骤：S5、经化学气相沉积，覆盖所述栅极结构形成绝缘氧化层；S6、掩膜下，经刻蚀，去除部分绝缘氧化层，保留所述第二栅极氧化层的部分上表面及所述第二栅极的部分上表面的绝缘氧化层，使所述栅极结构与所述元胞区的远离所述过渡区的一侧之间形成第一连接孔，所述第二栅极与所述第一栅极和第一栅极氧化层之间形成第二连接孔；S7、掩膜下，经离子溅射，淀积金属覆盖所述第一栅极和部分第二栅极并填充所述第一连接孔和第二连接孔形成源极，覆盖部分绝缘氧化层形成金属场板。
其中，所述刻蚀的方式为干法刻蚀。
其中，所述步骤S21中，所述第三离子注入为硼离子注入；和/或，所述步骤S3中，所述第一离子注入为硼离子注入；和/或，所述步骤S4中，所述第二离子注入为砷离子和/或磷离子注入。
其中，最靠近所述终端区的过渡区P柱与多个所述终端区P柱中，相邻P柱的中心线的间距沿第一方向以固定值逐渐减小。
其中，最靠近所述终端区的过渡区P柱与多个所述终端区P柱中，相邻P柱之间的间距与相邻P柱的中心线之间的间距的比值为0.48-0.52。
其中，所述元胞区P柱的底部在所述N-型外延层中的深度、所述第一P柱的底部在所述N-型外延层中的深度、所述过渡区P柱的底部在所述N-型外延层中的深度及所述终端区P柱的底部在所述N-型外延层中的深度相同。
其中，所述N-型外延层的上表面分别与所述P型体区的上表面、所述N型源区的上表面、所述主结区的上表面及所述横向变掺杂结构的上表面齐平。
本申请上述超结MOSFET终端的制备方法，在保持电荷平衡的情况下，通过沿第一方向逐渐减少最靠近终端区的过渡区P柱、多个终端区P柱中的各个P柱的宽度及相邻P柱的中心线的间距，即沿第一方向逐渐减少最靠近终端区的过渡区P柱、多个终端区P柱中的各个P柱对应的沟槽的宽度及相邻沟槽的中心线的间距，可以减少制得的超结MOSFET终端的终端长度，从而减少超结MOSFET终端占据的芯片面积，进而减少超结MOSFET终端的应用成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种超结MOSFET终端的制备方法的流程示意图；
图2是经图1所示的步骤S1、S2处理后，得到的N+型衬底的结构示意图；
图2a是图2所示的N+型衬底的上表面的自最靠近终端区的过渡区P柱至终端区的末端之间的N-型外延层中的各个P柱的分布图；
图2b是图1所示的步骤S1至S3处理后，得到的N+型衬底的结构示意图；
图2c是图1所示的步骤S1至S4处理后，得到的N+型衬底的结构示意图；
图3是本申请实施例提供的另一种超结MOSFET终端的制备方法的流程示意图；
图4是经图3所示的步骤S1至S21处理后，得到的N+型衬底的结构示意图；
图5是经图3所示的步骤S1至S3处理后，得到的N+型衬底的结构示意图；
图6是经图3所示的步骤S1至S4处理后，得到的N+型衬底的结构示意图；
图7是本申请实施例提供的又一种超结MOSFET终端的制备方法的流程示意图；
图8是经图7所示的步骤S1至S4处理后，得到的N+型衬底的结构示意图；
图9是本申请实施例提供的再一种超结MOSFET终端的制备方法的流程示意图；
图10是经图9所示的步骤S1至S7处理后，得到的N+型衬底的结构示意图；
图11是经图9所示的步骤S1至S8处理后，得到的超结MOSFET终端的结构示意图。
各附图标记分别代表：
Ⅰ、元胞区；Ⅱ、过渡区；Ⅲ、终端区；
1、漏极；2、N+型衬底；3、N-型外延层；4、栅极结构；5、绝缘氧化层；6、源极；7、金属场板；
31、元胞区P柱；312、第一P柱；32、过渡区P柱；33、终端区P柱；34、P型体区；341、N型源区；35、主结区；36、横向变掺杂结构；
41、第一栅极氧化层；42、第一栅极；43、第二栅极氧化层；44、第二栅极；
61、第一连接孔；62、第二连接孔；
P1、最靠近终端区的过渡区P柱；P2、第一终端区P柱；P3、第二终端区P柱；P4、第三终端区P柱；Pm-1、第m-2终端区P柱；Pm、第m-1终端区P柱；
W1、P1的中心线与P2的中心线之间的间距；W2、P2的中心线与P2的中心线之间的间距；W3、P3的中心线与P4的中心线之间的间距；Wm-1、Pm-1的中心线与Pm的中心线之间的间距；
X1、P1的宽度；X2、P2的宽度；X3、P3的宽度；X4、P4的宽度；Xm、Pm的宽度；
Y1、P1与P2之间的间距；Y2、P2与P3之间的间距；Y3、P3与P4之间的间距；Ym-1、Pm-1与Pm之间的间距；
Z、第一方向。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚描述，在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
请参阅图1、图2、图2a、图2b、图2c，本申请提供一种超结MOSFET终端的制备方法的实施例，包括如下步骤S1至S4。
S1、提供N+型衬底2，采用N型外延生长在所述N+型衬底2的上表面形成N-型外延层3，将所述N-型外延层3划分为元胞区Ⅰ、包围所述元胞区Ⅰ的过渡区Ⅱ和包围所述过渡区Ⅱ的终端区Ⅲ。
在一些实施例中，所述N+型衬底2的背面可形成有漏极1。可选的，所述漏极1的材料可为导电金属或非金属导电材料。应该当理解的是，所述N+型衬底2的背面与所述N+型衬底2的上表面相对设置。
在一些实施例中，所述N+型衬底2可为但不限于基于硅的半导体衬底，示例性地，所述N+型衬底2可为硅片。
S2、掩膜下，经刻蚀，在所述N-型外延层3形成间隔分布的多个沟槽，采用P型外延生长填充所述沟槽，形成至少一个元胞区P柱31、第一P柱312、至少一个过渡区P柱32及多个终端区P柱33，所述第一P柱312的中心线与所述元胞区Ⅰ和过渡区Ⅱ的分界线重合，最靠近所述终端区Ⅲ的过渡区P柱32与多个所述终端区P柱33中，各个P柱的宽度及相邻P柱的中心线的间距沿第一方向Z均逐渐减小，所述第一方向Z为由所述元胞区Ⅰ指向所述终端区Ⅲ的方向。经图1所示的步骤S1、S2处理后，得到的N+型衬底的结构如图2所示。可选的，所述第一方向Z可为由所述元胞区Ⅰ指向所述终端区Ⅲ的水平方向。可选的，所述沟槽的截面结构可为柱形。
也就是说，如图2a所示，设定最靠近终端区Ⅲ的过渡区P柱32为P1，沿第一方向Z的m-1个终端区P柱33依次为P2、P3、P4、······依次类推至Pm，m为大于2的整数；P1、P2、P3、······、Pm的宽度的分别为X1、X2、X3、······、Xm；P1、P2、P3、······、Pm中相邻P柱的中心线之间的间距依次为W1、W2、W3、······、Wm-1，X1至Xm逐渐减小且W1至Wm-1逐渐减小。具体地，所述元胞区P柱31、第一P柱312、过渡区P柱32、终端区P柱33中，各个P柱之间的N-型外延层3与各个P柱沿第一方向Z交替排列形成超结结构。
在一些实施例中，最靠近终端区Ⅲ的过渡区P柱32与多个所述终端区P柱33中，相邻P柱的中心线之间的间距沿所述第一方向Z以固定值逐渐减小。也就是说，W1-W2＝W2-W3＝······＝Wm-2-Wm-1；也即，设定P1、P2、P3、······、Pm中相邻终端区P柱33的之间的间距依次为Y1、Y2、Y3、······、Ym-1，W1至Wm-1以固定值W1-W2＝(0.5X1+Y1+0.5X2)-(0.5X2+Y2+0.5X3)＝{0.5(X1-X3)+(Y1-Y2)}逐渐减小。在上述条件范围内，可进一步简化制作工艺。
在一些实施例中，最靠近所述终端区Ⅲ的过渡区P柱32与所述多个终端区P柱33中，相邻P柱之间的间距与相邻P柱的中心线之间的间距的比值为0.48-0.52。示例性的，相邻P柱之间的间距与相邻P柱的中心线之间的间距的比值为0.5；也就是说，Y1/W1＝Y2/W2＝Y3/W3＝······＝Ym-1/Wm-1＝0.5，也即，0.5(X1+X2)＝Y1，0.5(X2+X3)＝Y2，0.5(X3+X4)＝Y3，······，0.5(Xm-1+Xm)＝Ym-1。在上述条件范围内，通过控制注入剂量一定的情况下可以进一步维持电场的电荷平衡。
在一些实施例中，所述元胞区P柱31的底部在所述N-型外延层3中的深度、所述第一P柱312的底部在所述N-型外延层3中的深度、所述过渡区P柱32的底部在所述N-型外延层3中的深度及所述终端区P柱33的底部在所述N-型外延层3中的深度相同。
在一些实施例中，所述元胞区P柱31的深度为5-50微米(μm)，所述第一P柱312的深度为5-50μm，所述过渡区P柱32的深度为5-50μm。
进一步地在一些实施例中，所述元胞区P柱31的深度、所述第一P柱312的深度与所述过渡区P柱32的深度相同。
进一步地在一些实施例中，所述元胞区P柱31的宽度、所述第一P柱312的宽度与所述过渡区P柱32的宽度相同。
S3、掩膜下，经第一离子注入、高温推进，在所述元胞区P柱31上形成P型体区34，在所述第一P柱312和过渡区P柱32上形成主结区35。经图1所示的步骤S1至S3处理后，得到的N+型衬底的结构如图2b所示。可选的，所述第一离子注入可为硼离子注入。
S4、掩膜下，经第二离子注入、高温推进，在所述P型体区34内形成N型源区341。经图1所示的步骤S1至S4处理后，得到的N+型衬底的结构如图2c所示。可选的，所述第二离子注入为砷离子和/或磷离子注入。
在一些实施例中，所述N型源区341与所述元胞区P柱31的顶端之间有间隙。
在一些实施例中，所述高温推进的温度为900-2000摄氏度(℃)，所述高温推进的时间为10-500分钟(min)。可选地，高温推进的气体氛围为N2。
应当理解的是，再结合本领域的现有制作工艺制备超结MOSFET终端的其它功能区和/或功能层。
本实施例中，在保持电荷平衡的情况下，通过沿第一方向逐渐减少最靠近终端区的过渡区P柱、多个终端区P柱中的各个P柱的宽度及相邻P柱的中心线的间距，即沿第一方向逐渐减少最靠近终端区的过渡区P柱、多个终端区P柱中的各个P柱对应的沟槽的宽度及相邻沟槽的中心线的间距，可以减少制得的超结MOSFET终端的终端长度，从而减少超结MOSFET终端占据的芯片面积，进而减少超结MOSFET终端的应用成本。
现有的超结MOSFET终端中的P柱的和N柱分别具有固定宽度，使得超结MOSFET终端的制备过程中，需要采用光罩(即掩膜版)掩膜才能实现限定终端区的横向变掺杂结构的注入区，该制作工艺较繁琐且增加的制作成本。为此，请参阅图3至图6，本申请提供了另一种超结MOSFET终端的制备方法的实施例，相对于图1所示的制备流程，在所述步骤S2之后且在所述步骤S3之前，所述制备方法还可包括如下步骤S21。
S21、依次对每个所述终端区P柱33的顶部进行第三离子注入，接着进行退火，在每个终端区P柱33的顶端形成一个掺杂区，各个掺杂区的深度及宽度沿所述第一方向Z均逐渐减小，相邻掺杂区连接形成横向变掺杂结构36。经图3所示的步骤S1至S21处理后，得到的N+型衬底的结构如图4所示；经图3所示的步骤S1至S3处理后，得到的N+型衬底的结构如图5所示；经图3所示的步骤S1至S4处理后，得到的N+型衬底的结构如图6所示。可选的，所述第一离子注入可为硼离子注入。
应当理解的是，可再结合本领域的现有制作工艺制备超结MOSFET终端的其它功能区和/或功能层。
本实施例中，步骤S2设置的最靠近终端区的过渡区P柱、多个终端区P柱中，各个P柱的逐渐减小的宽度可以限定横向变掺杂结构的离子注入窗口，使得步骤S21无需采用光罩(即掩膜版)掩膜限定横向变掺杂结构的离子注入窗口，从而简化超结MOSFET终端的制作工艺，且省去一块光罩，可以进节省超结MOSFET终端的制作成本。
在一些实施例中，所述相邻掺杂区连接形成横向变掺杂结构36中，所述连接为接触连接。
在一些实施例中，所述退火的温度800-1300摄氏度(℃)，所述退火的时间为1-500分钟(min)。可选地，退火的气体氛围为O2、HCl和N2的混合气氛。
在一些实施例中，所述N-外延层3的上表面分别与所述P型体区34的上表面、所述N型源区341的上表面和所述主结区35的上表面和所述横向变掺杂结构36的上表面齐平。
请参阅图7、图8，本申请实施例提供了又一种超结MOSFET终端的制备方法，相对于图3所示的制备流程，在所述步骤S21之后且在所述步骤S3之前，所述制备方法还可包括步骤如下步骤S22、S23。
S22、采用硅热氧化，在所述N-型外延层3的上表面形成间隔分布的第一栅极氧化层41和第二栅极氧化层43，所述第一栅极氧化层41位于元胞区Ⅰ，所述第一栅极氧化层41的下表面分别与所述P型体区34的部分上表面、所述N型源区341的部分上表面及所述主结区35的部分上表面接触，所述第二栅极氧化层43自所述过渡区Ⅱ沿第一方向Z延伸至所述终端区Ⅲ的末端，所述第二栅极氧化层43的下表面分别与所述主结区35的部分上表面及所述横向变掺杂结构36的上表面接触。
在一些实施例中，所述硅热氧化的方式可为干氧氧化。硅热氧化的气体氛围为O2、HCl和N2的混合气氛，硅热氧化的温度为900-2000摄氏度(℃)，硅热氧化的时间为10-500分钟(min)。进一步地，所述第一栅极氧化层41和第二栅极氧化层42的材料可为但不限于二氧化硅(SiO2)。
S23、经化学气相沉积，覆盖所述第一栅极氧化层41和第二栅极氧化层43淀积栅极材料；掩膜下，经刻蚀，在所述第一栅氧化层41的上表面形成第一栅极42，在所述第一栅极氧化层41和第二栅极氧化层43之间的N-型外延层3的部分上表面及所述第二栅极氧化层43的部分上表面形成第二栅极44，所述第一栅极氧化层41、第二栅极氧化层43、第一栅极42和第二栅极44共同构成栅极结构4。经图7所示的步骤S1至S4处理后，得到的N+型衬底的结构如图8所示。
在一些实施例中，所述栅极材料可为多晶硅(polysilicon，poly-Si)。
应当理解的是，可再结合本领域的现有制作工艺制备超结MOSFET终端的其它功能区和/或功能层。
请参阅图9至图11，本申请实施例提供了再一种超结MOSFET终端的制备方法，相对于图7所示的制备流程，在所述步骤S4之后，所述制备方法还包括如下步骤S5至S7。
S5、经化学气相沉积，覆盖所述栅极结构4形成绝缘氧化层5。
在一些实施例中，所述绝缘氧化层5的材料可为硼磷硅玻璃(Boro-Phospho-Silicate Glass，BPSG)和/或磷硅玻璃(Phospho-Silicate Glass，PSG)。
S6、掩膜下，经刻蚀，去除部分绝缘氧化层5，保留所述第二栅极氧化层43的部分上表面及所述第二栅极44的部分上表面的绝缘氧化层5，使所述栅极结构4与所述元胞区Ⅰ的远离所述过渡区Ⅱ的一侧之间形成第一连接孔61，所述第二栅极44与所述第一栅极42和第一栅极氧化层41之间形成第二连接孔62。经图9所示的步骤S1至S6处理后，得到的N+型衬底的结构如图10所示。
S7、掩膜下，经离子溅射，淀积金属覆盖所述第一栅极42和部分第二栅极44并填充所述第一连接孔61和第二连接孔62形成源极6，覆盖部分绝缘氧化层5形成金属场板7。经图9所示的步骤S1至S7处理后，得到的超结MOSFET终端的结构如图11所示。
在一些实施例中，所述源极6与所述绝缘氧化层5和金属场板7之间均有间隙。
进一步在一些实施例中，所述绝缘氧化层5的靠近所述元胞区Ⅰ的侧面与所述金属场板7的靠近所述元胞区Ⅰ的侧面齐平。
在一些实施例中，所述刻蚀的方式为干法刻蚀，例如，反应离子刻蚀。
在一些实施例中，所述金属可为但不限于铝、铜或铝铜合金等。
本申请还提供一种超结MOSFET终端，其采用如上任一所述的制备方法制备而成。请参阅图6、图8、图11，所述超结MOSFET终端，包括N+型衬底2及设于所述N+型衬底2的上表面的N-型外延层3，其中，所述N-型外延层2包括元胞区Ⅰ，包围所述元胞区Ⅰ的过渡区Ⅱ，以及包围所述过渡区Ⅱ的终端区Ⅲ；
所述元胞区Ⅰ中设有至少一个元胞区P柱31，所述元胞区P柱31的顶端连接有P型体区(P body)34，所述P型体区34内设有N型源区(N source)341，所述N型源区341的表面与所述P型体区34的上表面齐平，所述N型源区341的底部与所述元胞区P柱31的顶端之间有间隙；
所述过渡区Ⅱ中设有至少一个过渡区P柱32，所述过渡区P柱32的顶端连接有主结区35；
所述元胞区Ⅰ与所述过渡区Ⅱ的分界处设有第一P柱312，所述第一P柱312的顶端与所述主结区35连接，所述主结区35自所述元胞区Ⅰ沿第一方向Z延伸至所述过渡区Ⅱ的靠近终端区Ⅲ的一侧，所述第一方向Z为由元胞区Ⅰ指向所述终端区Ⅲ的方向；
所述终端区Ⅲ中设有间隔分布的多个终端区P柱33；
最靠近所述终端区Ⅲ的过渡区P柱32与多个所述终端区P柱33中，各个P柱的宽度及相邻P柱的中心线之间的间距沿第一方向Z均逐渐减小。
在一些实施例中，每个终端区P柱33的顶端连接有一个掺杂区，各个掺杂区自所述N-型外延层3的上表面沿垂直于所述第一方向Z的第二方向向所述N-型外延层3的内部延伸，各个掺杂区的深度及宽度沿所述第一方向Z均逐渐减小，相邻掺杂区连接形成横向掺杂结构36。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
比如，参照本实施例，将各区或部位的材料导电类型作N<——>P的互换所形成之超结MOSFET终端，应该理解为本申请所附权利要求的等同技术方案。
另外，在本申请的描述中，需要理解的是，术语中心”、“宽度”、“深度”、“上”、“下”、“水平”、“顶”、“底”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
Claims (10)
1.一种超结MOSFET终端的制备方法，其特征在于，包括如下步骤：
S1、提供N+型衬底，采用N型外延生长在所述N+型衬底的上表面形成N-型外延层，将所述N-型外延层划分为元胞区、包围所述元胞区的过渡区和包围所述过渡区的终端区；
S2、掩膜下，经刻蚀，在所述N-型外延层形成间隔分布的多个沟槽，采用P型外延生长填充所述沟槽，形成至少一个元胞区P柱、第一P柱、至少一个过渡区P柱及多个终端区P柱，所述第一P柱的中心线与所述元胞区和过渡区的分界线重合，最靠近所述终端区的过渡区P柱与多个所述终端区P柱中，各个P柱的宽度及相邻P柱的中心线的间距沿第一方向均逐渐减小，所述第一方向为由所述元胞区指向所述终端区的方向；
S3、掩膜下，经第一离子注入、高温推进，在所述元胞区P柱上形成P型体区，在所述第一P柱和过渡区P柱上形成主结区；
S4、掩膜下，经第二离子注入、高温推进，在所述P型体区内形成N型源区。
2.根据权利要求1所述的超结MOSFET终端的制备方法，其特征在于，在所述步骤S2之后且在所述步骤S3之前，所述制备方法还包括如下步骤：
S21、依次对每个所述终端区P柱的顶部进行第三离子注入，接着进行退火，在每个终端区P柱的顶端形成一个掺杂区，各个掺杂区的深度及宽度沿所述第一方向均逐渐减小，相邻掺杂区连接形成横向变掺杂结构。
3.根据权利要求2所述的超结MOSFET终端的制备方法，其特征在于，在所述步骤S21之后且在所述步骤S3之前，所述制备方法还包括如下步骤：
S22、采用硅热氧化，在所述N-型外延层的上表面形成间隔分布的第一栅极氧化层和第二栅极氧化层，所述第一栅极氧化层位于元胞区，所述第一栅极氧化层的下表面分别与所述P型体区的部分上表面、所述N型源区的部分上表面及所述主结区的部分上表面接触，所述第二栅极氧化层自所述过渡区沿第一方向延伸至所述终端区的末端，所述第二栅极氧化层的下表面分别与所述主结区的部分上表面及所述横向变掺杂结构的上表面接触；
S23、经化学气相沉积，覆盖所述第一栅极氧化层和第二栅极氧化层淀积栅极材料；掩膜下，经刻蚀，在所述第一栅氧化层的上表面形成第一栅极，在所述第一栅极氧化层和第二栅极氧化层之间的N-型外延层的部分上表面及所述第二栅极氧化层的部分上表面形成第二栅极，所述第一栅极氧化层、第二栅极氧化层、第一栅极和第二栅极共同构成栅极结构。
4.根据权利要求3所述的超结MOSFET终端的制备方法，其特征在于，在所述步骤S4之后，所述制备方法还包括如下步骤：
S5、经化学气相沉积，覆盖所述栅极结构形成绝缘氧化层；
S6、掩膜下，经刻蚀，去除部分绝缘氧化层，保留所述第二栅极氧化层的部分上表面及所述第二栅极的部分上表面的绝缘氧化层，使所述栅极结构与所述元胞区的远离所述过渡区的一侧之间形成第一连接孔，所述第二栅极与所述第一栅极和第一栅极氧化层之间形成第二连接孔；
S7、掩膜下，经离子溅射，淀积金属覆盖所述第一栅极和部分第二栅极并填充所述第一连接孔和第二连接孔形成源极，覆盖部分绝缘氧化层形成金属场板。
5.根据权利要求1所述的超结MOSFET终端的制备方法，其特征在于，所述刻蚀的方式为干法刻蚀。
6.根据权利要求2所述的超结MOSFET终端的制备方法，其特征在于，所述步骤S21中，所述第三离子注入为硼离子注入；和/或，
所述步骤S3中，所述第一离子注入为硼离子注入；和/或，
所述步骤S4中，所述第二离子注入为砷离子和/或磷离子注入。
7.根据权利要求1所述的超结MOSFET终端的制备方法，其特征在于，最靠近所述终端区的过渡区P柱与多个所述终端区P柱中，相邻P柱的中心线的间距沿第一方向以固定值逐渐减小。
8.根据权利要求7所述的超结MOSFET终端的制备方法，其特征在于，最靠近所述终端区的过渡区P柱与多个所述终端区P柱中，相邻P柱之间的间距与相邻P柱的中心线之间的间距的比值为0.48-0.52。
9.根据权利要求1所述的超结MOSFET终端的制备方法，其特征在于，所述元胞区P柱的底部在所述N-型外延层中的深度、所述第一P柱的底部在所述N-型外延层中的深度、所述过渡区P柱的底部在所述N-型外延层中的深度及所述终端区P柱的底部在所述N-型外延层中的深度相同。
10.根据权利要求2所述的超结MOSFET终端的制备方法，其特征在于，所述N-型外延层的上表面分别与所述P型体区的上表面、所述N型源区的上表面、所述主结区的上表面及所述横向变掺杂结构的上表面齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110629394.7A CN113410140A (zh) | 2021-06-04 | 2021-06-04 | 超结mosfet终端的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110629394.7A CN113410140A (zh) | 2021-06-04 | 2021-06-04 | 超结mosfet终端的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113410140A true CN113410140A (zh) | 2021-09-17 |
Family
ID=77676545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110629394.7A Pending CN113410140A (zh) | 2021-06-04 | 2021-06-04 | 超结mosfet终端的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113410140A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043480A1 (en) * | 2004-09-01 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method of the same |
| CN102468337A (zh) * | 2010-11-09 | 2012-05-23 | 富士电机株式会社 | 半导体器件 |
| CN106158965A (zh) * | 2015-04-24 | 2016-11-23 | 北大方正集团有限公司 | 一种超结功率器件及其制造方法 |
| CN108598150A (zh) * | 2018-04-25 | 2018-09-28 | 西安理工大学 | 一种横向变掺杂-结终端延伸复合终端结构及其制造方法 |
| CN108666368A (zh) * | 2017-03-30 | 2018-10-16 | 无锡同方微电子有限公司 | 一种超结mosfet渐变终端结构及其制作方法 |
| CN109449207A (zh) * | 2018-10-26 | 2019-03-08 | 深圳市鹏朗贸易有限责任公司 | 一种功率器件及其制造方法 |
| CN109755291A (zh) * | 2017-11-08 | 2019-05-14 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN110752253A (zh) * | 2019-10-31 | 2020-02-04 | 上海华虹宏力半导体制造有限公司 | 超级结器件的终端结构及其制造方法 |
-
2021
- 2021-06-04 CN CN202110629394.7A patent/CN113410140A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043480A1 (en) * | 2004-09-01 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method of the same |
| CN102468337A (zh) * | 2010-11-09 | 2012-05-23 | 富士电机株式会社 | 半导体器件 |
| CN106158965A (zh) * | 2015-04-24 | 2016-11-23 | 北大方正集团有限公司 | 一种超结功率器件及其制造方法 |
| CN108666368A (zh) * | 2017-03-30 | 2018-10-16 | 无锡同方微电子有限公司 | 一种超结mosfet渐变终端结构及其制作方法 |
| CN109755291A (zh) * | 2017-11-08 | 2019-05-14 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN108598150A (zh) * | 2018-04-25 | 2018-09-28 | 西安理工大学 | 一种横向变掺杂-结终端延伸复合终端结构及其制造方法 |
| CN109449207A (zh) * | 2018-10-26 | 2019-03-08 | 深圳市鹏朗贸易有限责任公司 | 一种功率器件及其制造方法 |
| CN110752253A (zh) * | 2019-10-31 | 2020-02-04 | 上海华虹宏力半导体制造有限公司 | 超级结器件的终端结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693338B2 (en) | Power semiconductor device having RESURF layer | |
| JP4949851B2 (ja) | エッチングで形成された溝を用いて厚い誘電体領域を形成する方法 | |
| TWI399815B (zh) | 具有優化的可製造性的垂直功率裝置的高壓結構及方法 | |
| US7898031B2 (en) | Semiconductor device with tapered trenches and impurity concentration gradients | |
| TWI464883B (zh) | 形成具深溝式電荷補償區域之半導體裝置之方法 | |
| JP4068597B2 (ja) | 半導体装置 | |
| TWI289355B (en) | Trench MOSFET and method of manufacturing same | |
| US6465844B2 (en) | Power semiconductor device and method of manufacturing the same | |
| JP4728508B2 (ja) | 縦型電力用半導体素子の製造方法 | |
| TW201222675A (en) | Trench-gate MOSFET with capacitively depleted drift region | |
| CN102184856B (zh) | 一种槽型纵向半导体器件的制造方法 | |
| CN111180522A (zh) | 具有超结和嵌氧硅层的半导体器件 | |
| CN113284954B (zh) | 一种高沟道密度的碳化硅mosfet及其制备方法 | |
| US8624302B2 (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| CN107342226B (zh) | 超小单元尺寸纵向超结半导体器件的制造方法 | |
| CN117410347A (zh) | 低终端面积的超结功率器件及制备方法 | |
| US7538388B2 (en) | Semiconductor device with a super-junction | |
| JP2005045123A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| JP4622905B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| CN113871481B (zh) | 一种具有碳化硅超级结的半导体功率器件 | |
| CN113410140A (zh) | 超结mosfet终端的制备方法 | |
| CN115458599A (zh) | 一种sgt-mosfet元胞及其制造方法和一种电子装置 | |
| CN113327976A (zh) | 超结功率mosfet的制备方法 | |
| CN102751199B (zh) | 一种槽型半导体功率器件的制造方法 | |
| CN116615806A (zh) | 碳化硅功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210917 |
|
| RJ01 | Rejection of invention patent application after publication |