CN106158965A - 一种超结功率器件及其制造方法 - Google Patents

一种超结功率器件及其制造方法 Download PDF

Info

Publication number
CN106158965A
CN106158965A CN201510203203.5A CN201510203203A CN106158965A CN 106158965 A CN106158965 A CN 106158965A CN 201510203203 A CN201510203203 A CN 201510203203A CN 106158965 A CN106158965 A CN 106158965A
Authority
CN
China
Prior art keywords
type
knot
potential drop
dividing potential
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510203203.5A
Other languages
English (en)
Inventor
李理
马万里
赵圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510203203.5A priority Critical patent/CN106158965A/zh
Publication of CN106158965A publication Critical patent/CN106158965A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种超结功率器件及其制造方法，所述超结功率器件包括有源区、分压区域、截止环区域和划片道区域，所述分压区域设置于所述有源区的外围，所述截止环区域设置于所述有源区的外围，所述划片道区域设置于所述截止环区域的外围，所述分压区域内形成有多个间距相同的P柱，并且由所述有源区向所述截止环区域的方向上P柱的宽度逐渐减小。本发明提供的超结功率器件，能够减小氧化层表面积累的电场对分压区域的影响，同时提高超结功率器件的表面击穿强度，减少分压区域面积，提高器件性能，降低器件制造成本。

Description

一种超结功率器件及其制造方法
技术领域
本发明涉及一种功率器件，具体是一种超结功率器件及其制造方法。
背景技术
垂直双扩散场效应晶体管(简称VDMOS)是一种发展迅速、应用广泛的新型功率半导体器件。它在普通垂直双扩散金属氧化物半导体基础上，引入超结(Super junction)结构，使之具有VDMOS输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好、驱动电路简单的优点。它的两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。
场限环技术是目前功率器件中最为普遍采用的分压结构之一。其工艺简单，可以与有源区一起扩散形成，无须增加工艺步骤。结终端扩展技术是在主结的周围制作一圈轻掺杂的P型区域。当主结反偏时，结终端扩展区域会同时被耗尽。此时就相当于在漂移区的耗尽区内部引入了负电荷，这些负电荷将耗尽扩展，并且本身也能吸收一部分电场，从而减小主结边缘处的电场尖峰，进而提高器件的抗击穿能力。
目前常用的超结功率器件常用的场限环结构示意如图1所示，其中1表示硅片，2表示N型外延层，3表示P柱，6表示N型注入结，7表示介质层。这种结构的表面氧化层经常存在一些杂质，导致其表面产生界面电荷，从而会对超结功率器件表面电势产生很大影响，影响分压效果，从而使击穿电压降低。同时在制造过程中P柱区域表面经过超结功率器件多次热过程后离子浓度会降低，影响表面击穿强度，降低超结功率器件击穿电压，影响器件性能。
发明内容
本发明的一个目的是解决提高超结功率器件表面的击穿电压。
为此目的，本发明提出了一种在分压区域内采用宽度不同的P柱以提高超结功率器件的表面离子浓度，从而减小界面电荷对超结功率器件表面电势的影响，同时提高了超结功率器件表面击穿电压的超结功率器件和制造方法。
本发明提供了一种超结功率器件，包括有源区、分压区域、截止环区域和划片道区域，所述分压区域设置于所述有源区的外围，所述截止环区域设置于所述有源区的外围，所述划片道区域设置于所述截止环区域的外围，
所述分压区域内形成有多个间距相同的P柱，并且由有源区向所述截止环方向上P柱的宽度逐渐减小。
进一步的，所述有源区也包括多个间距相同的P柱，并且所述有源区内的P柱宽度相同。
进一步的，每一个P柱内的P型离子的浓度相同。
进一步的，所述分压区域内还形成有浅P型注入结，且所述浅P型注入结与所有所述分压区域内的P柱相接触。
进一步的，所述有源区域内还形成有P型主结，所述P型主结与所述浅P型注入结相接触，深度大于所述浅P型注入结。
进一步的，所述截止环区域内形成有N型注入结，并且所述N型注入结的深度小于所述浅P型注入结。
本发明还提供了一种超结功率器件的制造方法，包括：
在硅片上的分压区域内形成多个P柱，且分压区域内的P柱间距相同，且由有源区向所述截止环的方向上P柱的宽度逐渐减小。
进一步的，所述在硅片上的分压区域内形成多个P柱之后，所述方法还包括：
使用光刻胶作为掩膜，在分压区域内形成浅P型注入结，且所述浅P型注入结与所有所述分压区域内的P柱相接触。
进一步的，所述方法还包括：
在所述有源区域内形成P型主结，所述P型主结与所述浅P型注入结相接触，深度大于所述浅P型注入结。
进一步的，所述方法还包括：
在所述截止环区域内形成N型注入结，并且所述N型注入结的深度小于所述浅P型注入结。
通过采用本发明所公开的超结功率器件和制造方法，通过在所述分压区域形成多个间距相同，向所述截止环方向宽度逐渐减小的P柱，提高了分压区域表面离子浓度，减小了氧化层表面积累的电场对分压区域的影响；采用结深较浅，浓度较低的浅P型注入结与P柱结合形成结终端扩展结构，浅P型注入结的作用是减小氧化层中的正电荷表面形成的电子积累层形成的电场尖峰同时提高了超结功率器件的表面击穿强度，减少分压区域面积，提高器件性能，降低器件制造成本。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1是现有技术的超结功率器件的结构示意图；
图2示出了本发明的实施例一的超结功率器件的结构示意图；
图3(a)～图3(d)示出了本发明的实施例二的超结功率器件的制造方法的流程示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。。
实施例一：
如图1所示，本实施例的超结功率器件，包括有源区、分压区域、截止环区域和划片道区域，所述分压区域设置于所述有源区的外围，所述截止环区域设置于所述有源区的外围，所述划片道区域设置于所述截止环区域的外围，
所述分压区域包括多个间距相同的P柱3，并且由有源区向所述截止环方向上P柱3的宽度逐渐减小。
所述超结功率器件的分压区域采用宽度不同的P柱3来减小功率器件的表面电场强度，使单位面积内的P型离子浓度发生变化，从而提高了分压区域表面离子浓度，减小了氧化层表面积累的电场对分压区域的影响。
在本实施例中，所述有源区也包括多个间距相同的P柱3，并且所述有源区内的P柱3宽度相同；并且每一个P柱3内的P型离子的浓度相同。现有技术中利用利用掩膜板，多次注入P型离子，每次注入P型离子都需要改变图形，以获得不同离子浓度的P柱3，整个制造过程比较繁琐。本发明P柱3的离子浓度相同，因此只需经过一次注入P型离子，简化了制造过程，降低了成本。
在本实施例中，所述分压区域内形成有浅P型注入结5，且所述浅P型注入结与所有所述分压区域内的P柱3相接触。
在本实施例中，采用结深较浅，浓度较低的浅P型注入结与P柱结合形成结终端扩展结构，浅P型注入结起到了补偿注入的作用，减小了氧化层中的正电荷表面形成的电子积累层形成的电场尖峰，同时提高了超结功率器件的表面击穿强度，减少分压区域面积，提高器件性能，降低器件制造成本。
在本实施中，所述有源区域内形成有P型主结4，所述P型主结4与所述浅P型注入结5相接触，深度大于所述浅P型注入结5。
所述P型主结4与所述浅P型注入结5共同构成耗尽区，所述浅P型注入结5离子浓度低于所述P型主结4的离子浓度，但是所述浅P型注入结5的面积较大，为保证耗尽区较高的击穿电压，需要使所述P型主结4的深度大于所述浅P型注入结5的深度。
在本实施中，所述截止环区域内形成有N型注入结6，并且所述N型注入结6的深度小于所述浅P型注入结5。
综上所述，本发明的超结功率器件的分压区域采用宽度不同的P柱3来提高了分压区域表面离子浓度，减小了氧化层表面积累的电场对分压区域的影响；采用结深较浅，浓度较低的浅P型注入结5与P柱3结合形成结终端扩展结构，浅P型注入结5的作用是减小氧化层中的正电荷表面形成的电子积累层形成的电场尖峰同时提高了超结功率器件的表面击穿强度，减少分压区域面积，提高器件性能，降低器件制造成本。
实施例二：
本发明还提供一种超结功率器件的制造方法，包括以下步骤：
步骤一，如图3(a)所示，提供一块基板，所述基板包括硅片1和N型外延层2，在所述N型外延层的表面的有源区和分压区域内形成P柱，其中有源区内的P柱3宽度相等，分压区域内的P柱3宽度由所述有源区向所述截止环区域方向宽度逐渐减小；所述P柱3的离子浓度相同。
本发明的制造方法在分压区域内采用宽度不同的P柱3来减小功率器件的表面电场强度，使单位面积内的P型离子浓度发生变化，从而提高了分压区域表面离子浓度，减小了氧化层表面积累的电场对分压区域的影响。
步骤二，如图3(b)所示，使用光刻胶作为掩膜，在所述有源区域内注入P型离子，形成P型主结4；并且所述P型主结4与所述有源区域内最外侧的P柱相接触。
步骤三，如图3(c)所示，使用光刻胶作为掩膜，在所述分压区域内注入P型离子，形成浅P型注入结5，并且所述浅P型注入结5与所述分压区域内的所有P柱3相接触。
步骤四，如图3(d)所示，使用光刻胶作为掩膜，在所述截止环区域内进行N型离子注入，形成N型截止环6，并且使所述N型截止环6的深度小于所述浅P型注入结5的深度。
步骤五，在所述基板表面形成如图2所示的介质层7。
综上所述，本发明通过在所述分压区域形成多个间距相同，向所述截止环方向宽度逐渐减小的P柱3，提高了分压区域表面离子浓度，减小了氧化层表面积累的电场对分压区域的影响；采用结深较浅，浓度较低的浅P型注入结5与P柱3结合形成结终端扩展结构，浅P型注入结5的作用是减小氧化层中的正电荷表面形成的电子积累层形成的电场尖峰同时提高了超结功率器件的表面击穿强度，减少分压区域面积，提高器件性能，降低器件制造成本。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种超结功率器件，包括有源区、分压区域、截止环区域和划片道区域，所述分压区域设置于所述有源区的外围，所述截止环区域设置于所述有源区的外围，所述划片道区域设置于所述截止环区域的外围，其特征在于，
所述分压区域内形成有多个间距相同的P柱，并且由有源区向所述截止环方向上P柱的宽度逐渐减小。
2.根据权利要求1所述的超结功率器件，其特征在于，
所述有源区也包括多个间距相同的P柱，并且所述有源区内的P柱宽度相同。
3.根据权利要求1或2所述的超结功率器件，其特征在于，
每一个P柱内的P型离子的浓度相同。
4.根据权利要求1所述的超结功率器件，其特征在于，
所述分压区域内还形成有浅P型注入结，且所述浅P型注入结与所有所述分压区域内的P柱相接触。
5.根据权利要求4所述的超结功率器件，其特征在于，
所述有源区域内还形成有P型主结，所述P型主结与所述浅P型注入结相接触，深度大于所述浅P型注入结。
6.根据权利要求4所述的超结功率器件，其特征在于，
所述截止环区域内形成有N型注入结，并且所述N型注入结的深度小于所述浅P型注入结。
7.一种超结功率器件的制造方法，其特征在于，包括以下步骤：
在硅片上的分压区域内形成多个P柱，且分压区域内的P柱间距相同，且由有源区向所述截止环的方向上P柱的宽度逐渐减小。
8.根据权利要求7所述的制造方法，其特征在于，所述在硅片上的分压区域内形成多个P柱之后，所述方法还包括：
使用光刻胶作为掩膜，在分压区域内形成浅P型注入结，且所述浅P型注入结与所有所述分压区域内的P柱相接触。
9.根据权利要求8所述的制造方法，其特征在于，所述方法还包括：
在所述有源区域内形成P型主结，所述P型主结与所述浅P型注入结相接触，深度大于所述浅P型注入结。
10.根据权利要求8所述的制造方法，其特征在于，所述方法还包括：
在所述截止环区域内形成N型注入结，并且所述N型注入结的深度小于所述浅P型注入结。
CN201510203203.5A 2015-04-24 2015-04-24 一种超结功率器件及其制造方法 Pending CN106158965A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510203203.5A CN106158965A (zh) 2015-04-24 2015-04-24 一种超结功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510203203.5A CN106158965A (zh) 2015-04-24 2015-04-24 一种超结功率器件及其制造方法

Publications (1)

Publication Number Publication Date
CN106158965A true CN106158965A (zh) 2016-11-23

Family

ID=57347726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510203203.5A Pending CN106158965A (zh) 2015-04-24 2015-04-24 一种超结功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106158965A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410140A (zh) * 2021-06-04 2021-09-17 深圳市威兆半导体有限公司 超结mosfet终端的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101974A1 (en) * 2007-10-22 2009-04-23 Kabushiki Kaisha Toshiba Semiconductor device
CN101552291A (zh) * 2009-03-30 2009-10-07 东南大学 N沟道超结纵向双扩散金属氧化物半导体管
CN102468337A (zh) * 2010-11-09 2012-05-23 富士电机株式会社 半导体器件
US20130134500A1 (en) * 2010-05-12 2013-05-30 Renesas Electronics Corporation Power semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101974A1 (en) * 2007-10-22 2009-04-23 Kabushiki Kaisha Toshiba Semiconductor device
CN101552291A (zh) * 2009-03-30 2009-10-07 东南大学 N沟道超结纵向双扩散金属氧化物半导体管
US20130134500A1 (en) * 2010-05-12 2013-05-30 Renesas Electronics Corporation Power semiconductor device
CN102468337A (zh) * 2010-11-09 2012-05-23 富士电机株式会社 半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410140A (zh) * 2021-06-04 2021-09-17 深圳市威兆半导体有限公司 超结mosfet终端的制备方法

Similar Documents

Publication Publication Date Title
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
CN102804385B (zh) 半导体器件
CN105531825A (zh) 半导体装置及半导体装置的制造方法
JP2018174295A (ja) 半導体装置
CN102184944B (zh) 一种横向功率器件的结终端结构
KR102144625B1 (ko) 측면 확산 금속 산화물 반도체 전계 효과 트랜지스터
CN103887331A (zh) 高压igbt器件的vld终端及其制备方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN103681817B (zh) Igbt器件及其制作方法
CN102263125A (zh) 一种横向扩散金属氧化物功率mos器件
CN108110057B (zh) 超结金属氧化物场效应晶体管
CN108091684B (zh) 超结金属氧化物场效应晶体管
CN106298898B (zh) 垂直导电功率器件及其制作方法
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN108598151B (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN107994067B (zh) 半导体功率器件、半导体功率器件的终端结构及其制作方法
CN103022125A (zh) Bcd工艺中的nldmos器件及制造方法
CN105185830A (zh) 功率晶体管及其结终端结构
CN106847923B (zh) 超结器件及其制造方法
CN106158965A (zh) 一种超结功率器件及其制造方法
JP6362702B2 (ja) バイポーラノンパンチスルーパワー半導体デバイス
CN113838913A (zh) 分段式注入的自钳位igbt器件及其制作方法
CN107359119B (zh) 一种超结功率器件及其制造方法
KR20120069417A (ko) 반도체 장치 및 그 제조 방법
CN106340534A (zh) 场限环和结终端扩展复合分压结构及该结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123

RJ01 Rejection of invention patent application after publication