CN113782584B - 超结器件 - Google Patents
超结器件 Download PDFInfo
- Publication number
- CN113782584B CN113782584B CN202110896257.XA CN202110896257A CN113782584B CN 113782584 B CN113782584 B CN 113782584B CN 202110896257 A CN202110896257 A CN 202110896257A CN 113782584 B CN113782584 B CN 113782584B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- superjunction
- regions
- charge flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 claims abstract description 37
- 238000013461 design Methods 0.000 claims description 41
- 230000007704 transition Effects 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 22
- 230000007547 defect Effects 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 69
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 230000006872 improvement Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种超结器件，电荷流动区中包括由第一P型柱和第一N型柱交替排列形成的第一超结结构。在沿第一P型柱的宽度方向上，第一P型柱和第一N型柱继续交替排列进入到第一终端区。在沿第一P型柱的长度方向上，电荷流动区的各第一P型柱和第一N型柱直接延伸到第二终端区的部分区域即直条形区中，在直条形区外侧为回字形区。直条形区的宽度根据超结器件耐压时在第二终端区中的耗尽区展宽宽度进行设置。回字形区中设置有由第二P型柱和第二N型柱交替排列的第二超结结构。本发明能同时兼容全直条形和回字形的超结结构的优点并克服二者的缺点，从而能提高器件的击穿电压和改善器件的测试非稳态问题。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种超结器件。
背景技术
超结产品是一种利用PN电荷平衡的体内降低表面电场(Resurf)技术来提升器件反向击穿电压(BV)的同时又保持较小的导通电阻的器件结构如MOSFET结构。PN间隔的柱(Pillar)结构即交替排列的P型柱和N型柱的结构是超结的最大特点。目前制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延(EPI)以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及EPI填充的方式来制作。
超结终端的设计中关键在于柱的版图结构设计，典型设计有两种，一种是回字形设计，一种是全直条形设计。回字形设计与全直条形设计的最主要差别在于沿P型柱的长度方向的第二终端区的处理不同。
如图1A所示，是现有第一种超结器件的版图结构示意图；图1B是图1A中一个拐角处的版图示意图；沿图1A的AA线的剖面图请参考图5所示，现有第一种超结器件采用回字形设计，现有第一种超结器件包括：电荷流动区、过渡区和终端区。
所述电荷流动区位于中间区域。图5中电荷流动区位于虚线BB的左侧；图1A中，所述电荷流动区位于标记103a对应的线的内侧。电荷流动区也即有源区或器件单元区。
所述过渡区中形成有P型环5，所述P型环5环绕在所述电荷流动区的周侧。图5中所述过渡区位于虚线BB和虚线CC之间；图1A中，所述过渡区位于标记103a对应的线和标记103b对应的线之间。
所述终端区环绕在所述过渡区的周侧。图5中所述终端区位于虚线CC的右侧；图1A中，所述终端区位于标记103b对应的线的外侧。
所述电荷流动区中包括由第一P型柱101和第一N型柱102交替排列形成的第一超结结构。
在沿第一P型柱101的宽度方向上，所述第一P型柱101和所述第一N型柱102继续交替排列进入到位于所述电荷流动区的第一侧和第二侧的所述过渡区和所述终端区中，所述电荷流动区的第一侧和第二侧的所述终端区为第一终端区，所述第一终端区如虚线框1041所示，虚线框1041中的所述第一P型柱101和所述第一N型柱102组成所述第一终端区。
在沿所述第一P型柱101的长度方向上，所述电荷流动区的各所述第一P型柱101的顶头终止在所述过渡区中。所述电荷流动区的第三侧和第四侧的所述终端区为第二终端区，所述第二终端区如虚线框1042所示。
所述第二终端区中设置有由第二P型柱101a和第二N型柱102a交替排列的第二超结结构，所述第二P型柱101a和所述第一P型柱101互相垂直。
在所述第二终端区和所述第一终端区相连接的各拐角处，所述第二终端区中的各所述第二P型柱101a和所述第一终端区中对应位置处的所述第一P型柱101形成在拐角断开的回字形结构。
如图2A所示，是现有第二种超结器件的版图结构示意图；图2B是图2A中一个拐角处的版图示意图；沿图2A的AA线的剖面图也请参考图5所示，现有第一种超结器件采用全直条形设计，现有第二种超结器件包括：电荷流动区、过渡区和终端区。
所述电荷流动区位于中间区域。图2A中，所述电荷流动区位于标记203a对应的线的内侧。
所述过渡区中形成有P型环5，所述P型环5环绕在所述电荷流动区的周侧。图2A中，所述过渡区位于标记203a对应的线和标记203b对应的线之间。
所述终端区环绕在所述过渡区的周侧。图2A中，所述终端区位于标记203b对应的线的外侧。
所述电荷流动区中包括由第一P型柱201和第一N型柱202交替排列形成的第一超结结构。
在沿第一P型柱201的宽度方向上，所述第一P型柱201和所述第一N型柱202继续交替排列进入到位于所述电荷流动区的第一侧和第二侧的所述过渡区和所述终端区中，所述电荷流动区的第一侧和第二侧的所述终端区为第一终端区，所述第一终端区如虚线框2041所示，虚线框2041中的所述第一P型柱201和所述第一N型柱202组成所述第一终端区。
在沿所述第一P型柱201的长度方向上，所述电荷流动区的各所述第一P型柱201和所述第一N型柱202直接延伸到位于所述电荷流动区的第三侧和第四侧的所述过渡区和所述终端区中，所述电荷流动区的第三侧和第四侧的所述终端区为第二终端区，所述第二终端区如虚线框2042所示。
比较图1A和图2A所示可知，图2A中所有的P型柱都为所述第一P型柱201，不存在图1A中所示的第一P型柱101和第二P型柱101a形成的回字形结构，故现有第二种超结结构为全直条形设计。
现有第一种超结结构和现有第二种超结结构的优劣分析如下：
工艺方面：对于沟槽刻蚀填充工艺，全直条形设计对于工艺的兼容性最好。回字形设计由于拐角位置存在晶向变化，外延填充过程中容易产生缺陷，不利于生产。回字形设计的一种改善是在拐角位置断开沟槽，并精算其断开尺寸，如采用约N型柱的平台(mesa)一半的尺寸，以保持电荷平衡。
器件电性表现：
第一、回字形设计通过精算可以保持两个方向的沟槽交接区域宏观上保持电荷平衡。但是由于沟槽顶头圆滑的实际效果，其中光刻及掺杂后扩散均会形成圆滑，以及双向耗尽的倾向。虽然宏观电荷平衡，但是还有如下电荷匹配问题：
1、在虚线框105a所示位置处，由于左侧沟槽和右侧沟槽顶头位置均会帮助耗尽，导致该位置容易过匹配。
2、在虚线框105b所示位置处，由于沟槽顶头的圆滑效果以及虚线框105a所示位置处的竞争，导致该虚线框105b所示位置处容易欠匹配。
3、对于虚线框105a和105b处的任何方向的转变，工艺波动或主动设计，尺寸扩大或者缩小，均会导致虚线框105a和105b两个位置中的一个匹配状态恶化。不利于生产稳定性。
第二、相比于回字形设计，全直条形设计更有利于抵抗工艺波动，沟槽的扩大或者缩小，整个器件匹配状况是统一的，没有特别的弱点(weak point)出现。
而且对于沟槽刻蚀和填充工艺来说，工艺的兼容性也更好。其中，回字形设计拐角位置容易出现填充缺陷的问题可以通过断开沟槽来改善，但是每根沟槽顶头位置由于有晶向的变化也易于出现缺陷，而回字形设计的断头沟槽数量远大于全直条形设计，而且回字形设计的断头沟槽的顶头位置位于电荷流动区及过渡区附近，对于器件的影响更大。全直条形设计的顶头位置都在器件最外围，加上一定的设计余量(margin)，对于器件的影响更小。
如图3所示，是现有第一种超结器件和现有第二种超结器件击穿电压测试图；其中标记301、302和303对应的数据为现有第二种超结器件的测试数据，标记304、305和306对应的数据为现有第一种超结器件的测试数据，可以看出：
1、匹配较好时，全直条形设计的击穿电压明显优于回字形设计。
2、拉偏较浓时，回字形设计的收敛性明显好于直条形设计。如直条形设计的测试数据中出现了很多较低的击穿电压，这和全直条形设计的测不准相关。
现有全直条形设计在P型柱匹配浓度偏浓时，容易发生测不准现象，其表现为驱动(Force)电流抽样(Sampling)测试耗时很长才能达到稳定，但是扫描(sweep)电压测试曲线(curve)均正常。
这种测不准现象对于评价工作带来很大影响，晶圆测试(Circuit Probing，CP)需要更长的延迟时间(delay time)才能获得较好的测试结果,不仅浪费产能，对于良率也有较大的杀伤力。而回字形设计在这方面表现要好很多。
如图4A所示，是现有第二种超结器件在击穿电压测试过程中漏极电压和时间的关系曲线401，可以看出，在虚线框402对应的测试时间范围内所测试得到的击穿电压较低但是会逐渐增加，这种测试实际上是不准确的。要实现准确测试，必须将测试时间设置到大于图4A的虚线框402所示区域的时间；如果测试时间位于虚线框402的区域范围内，则所测试的击穿电压会低于时间的击穿电压，所以，全直条形设计具有测试非稳态问题。
如图4B所示，是现有第一种超结器件在击穿电压测试过程中漏极电压和时间的关系曲线403，曲线403表面比较平坦，不具有测试非稳态问题。
发明内容
本发明所要解决的技术问题是提供一种超结器件，能同时兼容全直条形和回字形的超结结构的优点并克服全直条形和回字形的超结结构的缺点，从而能提高器件的击穿电压和改善器件的测试非稳态问题。
为解决上述技术问题，本发明提供的超结器件包括：电荷流动区、过渡区和终端区。
所述电荷流动区位于中间区域。
所述过渡区中形成有P型环，所述P型环环绕在所述电荷流动区的周侧。
所述终端区环绕在所述过渡区的周侧。
所述电荷流动区中包括由第一P型柱和第一N型柱交替排列形成的第一超结结构。
在沿第一P型柱的宽度方向上，所述第一P型柱和所述第一N型柱继续交替排列进入到位于所述电荷流动区的第一侧和第二侧的所述过渡区和所述终端区中，所述电荷流动区的第一侧和第二侧的所述终端区为第一终端区。
在沿所述第一P型柱的长度方向上，所述电荷流动区的各所述第一P型柱和所述第一N型柱直接延伸到位于所述电荷流动区的第三侧和第四侧的所述过渡区和所述终端区中，所述电荷流动区的第三侧和第四侧的所述终端区为第二终端区，所述第二终端区中的所述第一P型柱和所述第一N型柱的延伸区域为直条形区，所述直条形区的宽度根据所述超结器件耐压时在所述第二终端区中的耗尽区展宽宽度进行设置，在保证所述第二终端区中的耗尽区在位于所述直条形区内的条件下缩小所述直条形区的宽度，以改善超结器件的测试非稳态问题。
所述第二终端区中，在所述直条形区外侧为回字形区，所述回字形区中设置有由第二P型柱和第二N型柱交替排列的第二超结结构，所述第二P型柱和所述第一P型柱互相垂直。
在所述第二终端区和所述第一终端区相连接的各拐角处，所述第二终端区中的各所述第二P型柱和所述第一终端区中对应位置处的所述第一P型柱形成在拐角断开的回字形结构。
进一步的改进是，所述直条形区的宽度等于所述超结器件耐压时在所述第二终端区中的耗尽区展宽的设计宽度。
进一步的改进是，所述超结器件耐压时在所述第二终端区中的耗尽区展宽的实际宽度会大于或小于等于设计宽度，所述回字形区的所述第二超结结构用于为所述第二终端区中的耗尽区的展宽提供确保空间。
进一步的改进是，所述超结器件的耐压为500V以上。
进一步的改进是，所述直条形区的宽度小于等于100微米。
进一步的改进是，所述第一超结结构和所述第二超结结构都形成于N型外延层中，所述N型外延层形成于半导体衬底表面，在所述N型外延层中形成有多个超结沟槽，所述第一P型柱和所述第二P型柱都是由填充于所述超结沟槽中的P型半导体层组成。
进一步的改进是，所述P型半导体层为P型外延层。
进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述P型半导体层为P型硅层。
进一步的改进是，所述第一超结结构和所述第二超结结构都形成于N型外延层中，所述N型外延层形成于半导体衬底表面，所述N型外延层多层N型外延子层叠加而成，各所述N型外延子层中形成有通过离子注入形成的P型子柱，所述第一P型柱和所述第二P型柱都是由多个所述P型子柱叠加而成。
进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层。
进一步的改进是，所述电荷流动区中，一个所述第一N型柱和相邻的一个所述第一P型柱组成一个第一超结单元。
在所述电荷流动区中一个所述第一超结单元中形成有一个所述超结器件单元，所述超结器件单元包括栅极结构和由P阱组成的沟道区，由N+区组成的源区形成于所述沟道区的表面。
所述栅极结构包括栅介质层和栅极导电材料层，被所述栅极导电材料层覆盖的所述沟道区表面用于形成导电沟道。
所述P型环和最外侧的所述超结器件单元相邻，所述P型环覆盖一个以上的所述第一超结单元。
进一步的改进是，漏区由形成于所述第一超结结构和所述第二超结结构背面的N+区组成，在所述漏区背面形成有由背面金属层组成的漏极。
进一步的改进是，所述栅极结构为平面栅结构，所述平面栅结构的栅介质层和栅极导电材料层依次叠加于所述超结结构表面，所述栅极导电材料层从顶部覆盖所述沟道区。
进一步的改进是，所述栅极结构为沟槽栅结构，所述沟槽栅结构中的栅介质层和栅极导电材料层形成于栅极沟槽中，所述栅极沟槽通过对所述N型柱顶部刻蚀形成，所述栅极导电材料层从侧面覆盖所述沟道区。
进一步的改进是，所述栅介质层包括栅氧化层，所述栅极导电材料层包括多晶硅栅。
本发明终端区的超结结构的版图做了特别的设置，使得终端区的超结结构的版图不再为全部为直条形或者全部为回字形，而是由直条形和回字形相结合形成，也即沿电荷流动区中的第一P型柱的长度方向上两侧的第二终端区中同时设置了直条形区和回字形区，且将直条形区的设置在靠近过渡区的一侧以及根据第二终端区中的耗尽区展宽宽度设置直条形区的宽度，这样能够同时保证终端区的承压区位于直条形区中以及避免直条形区的宽度过宽。
其中，终端区的承压区位于直条形区时能消除承压区位于回字形区时所带来的缺陷，例如回字形区中由于超结结构的P型柱具有多个断头结构，这种断头结构带来的缺陷以及电荷匹配性差的问题都会影响器件的击穿电压，所以本发明能克服全回字形的超结结构的缺点；器件的耐压能力最后由工艺兼容性更好、工艺缺陷更少以及电荷匹配更好的直条形区决定，所以本发明能充分利用直条形的超结结构的优点，最后能提高器件的击穿电压。
本发明通过对直条形区的宽度限制并在直条形区的外侧设置回字形区，能够避免直条形区的宽度过长时所带来的在器件测试过程中耐压区会切换并从而会产生测不准以及测试时间过长等测试非稳态问题，所以本发明能改善器件的测试非稳态问题。同时，本发明在直条形区的外侧设置回字形区后，能对第二终端区的耗尽区的展开区域进行确保，也即当实际形成的耗尽区的宽度大于直条形区的宽度时，耗尽区还能进一步往回字形区中展开，使得器件的耐压能力得到保证或者能进一步提升，由于回字形区的超结结构不具有测试非稳态问题，所以本发明的直条形区和回字形区的结合设置能充分利用回字形区的无测试非稳态问题的优点并同时克服全直条形的超结结构的缺点，最后还能使得器件的击穿电压得到保证或者能进一步提升。
总之，本发明能同时兼容全直条形和回字形的超结结构的优点并克服全直条形和回字形的超结结构的缺点，从而能提高器件的击穿电压和改善器件的测试非稳态问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有第一种超结器件的版图结构示意图；
图1B是图1A中一个拐角处的版图示意图；
图2A是现有第二种超结器件的版图结构示意图；
图2B是图2A中一个拐角处的版图示意图；
图3是现有第一种超结器件和现有第二种超结器件击穿电压测试图；
图4A是现有第二种超结器件在击穿电压测试过程中漏极电压和时间的关系曲线；
图4B是现有第一种超结器件在击穿电压测试过程中漏极电压和时间的关系曲线；
图5是沿图2A中的AA线的剖面结构图；
图6A-图6D是图2A中沿AA线处的超结结构的耗尽区展宽仿真图；
图7A是图2A所示的现有第二种超结器件中的第二终端区的耗尽区展宽过程中通过PN匹配耗尽时的示意图；
图7B是图2A所示的现有第二种超结器件中的第二终端区的耗尽区建立后的示意图；
图8是图2A所示的现有第二种超结器件中第二终端区的宽度不同时在击穿电压测试过程中漏极电压和时间的关系曲线；
图9A是本发明实施例超结器件的版图结构示意图；
图9B是图9A中一个拐角处的版图示意图。
具体实施方式
本发明是通过对全直条形设计即现有第二种超结器件的测试非稳态问题即出现测不准现象的原因进行深入分析的基础上得到的，原因如下：
比较图2B和图1B所示结构可知，直条形设计的第一终端区，与回字形设计的两个方向的终端区即第一终端区和第二终端区的结构均相似，后续主要分析直条形设计的第二终端区。
对于第一终端区：第一终端区的剖面结构如图5所示，每一根P型柱3都是浮空的，随着漏端(drain)电压上升，耗尽区从内到外逐步展开即沿图5中的标记13对应的箭头方向展宽，在整个过程中，承压区域是稳定的。如图6A至图6D所示，是图2A中沿AA线处的超结结构的耗尽区展宽仿真图；图6A中形成有耗尽区的区域如大括号501的区域所示，标记502a对应于位于N型区如N型柱和N型柱底部的N型外延层中的耗尽区边界，标记502b对应于位于P型区如P型柱3和P型环5中的耗尽区边界；图6B的耗尽区501的范围会进一步展宽，图6C的耗尽区501的宽度则会在图6B的基础上进一步展宽，图6D的耗尽区501的宽度则会在图6C的基础上进一步展宽。图6D表示耗尽区完全建立了，在最外侧还有部分P型柱3没有耗尽。
由图6A所示可知，在耗尽区501的范围内的P型柱3和对应的N型柱之间还没有完全互相横向耗尽。所以，耗尽区的建立会层从本地(Local)的pillar内建立，也从内区到外区同时扩展，Pillar区域的全耗尽也是逐步建立的，整个过程是稳态的。
对于第二终端区：
第二终端区的耗尽情况相对复杂，包括高压会从底部和外侧对第二终端区产生影响。
第一种耗尽为底部及局部：终端pillar的耗尽通过局部的P/N匹配耗尽，如图7A所示，是图2A所示的现有第二种超结器件中的第二终端区的耗尽区展宽过程中通过PN匹配耗尽时的示意图；第一P型柱201会和邻近的N型柱产生耗尽，耗尽区位于N型区和P型区中的边界分别用标记503a和503b标出，也即标记503a和503b之间的区域为耗尽区。
第一种耗尽为外侧及整体：也由于压差的存在从pillar顶头开始耗尽。如图图7B所示，是图2A所示的现有第二种超结器件中的第二终端区的耗尽区建立后的示意图；耗尽区会通过P型环5形成的主结进行耗尽，当完成耐压区建立后，耐压区是在主结附近的。图7B中，耗尽区位于虚线框504所示区域。耗尽区504的宽度为d101，耗尽区504外部还存在长度为d102的未耗尽的第一P型柱201。
比较图7A和图7B所示可知，两种状态下的耗尽区即耐压区是不一样的，所以，所以现有第二种超结器件的第二终端区的结构在耐压区的建立过程中经历了耐压区的位置变化，所以其测试非稳态时间较长，且Pillar越长，非稳态问题越严重，这是因为耐压区切换完成的时间越晚。
对于这种分析，进行验证，可以得到：
如图8所示，是图2A所示的现有第二种超结器件中第二终端区的宽度不同时在击穿电压测试过程中漏极电压和时间的关系曲线；曲线401a对应于所述第二终端区的宽度为100微米时的曲线，曲线401b对应于所述第二终端区的宽度为125微米时的曲线，曲线401c对应于所述第二终端区的宽度为150微米时的曲线。可以看出，直条形设计中，当终端区足够小时，不管耗尽区从何处开始建立，最终并不会发生耐压区的明显切换，测试非稳态问题应该会有差异，如曲线401a中就不会出现测试非稳态问题。
如图9A所示，是本发明实施例超结器件的版图结构示意图；如图9B所示，是图9A中一个拐角处的版图示意图；沿图9A的AA线的剖面图也请参考图5所示，本发明实施例超结器件包括：电荷流动区、过渡区和终端区。
所述电荷流动区位于中间区域。图5中电荷流动区位于虚线BB的左侧；图9A中，所述电荷流动区位于标记603a对应的线的内侧。
所述过渡区中形成有P型环5，所述P型环5环绕在所述电荷流动区的周侧。图5中所述过渡区位于虚线BB和虚线CC之间；图9A中，所述过渡区位于标记603a对应的线和标记603b对应的线之间。
所述终端区环绕在所述过渡区的周侧。图5中所述终端区位于虚线CC的右侧；图9A中，所述终端区位于标记603b对应的线的外侧。
所述电荷流动区中包括由第一P型柱601和第一N型柱602交替排列形成的第一超结结构。
在沿第一P型柱601的宽度方向上，所述第一P型柱601和所述第一N型柱602继续交替排列进入到位于所述电荷流动区的第一侧和第二侧的所述过渡区和所述终端区中，所述电荷流动区的第一侧和第二侧的所述终端区为第一终端区，所述第一终端区如虚线框6041所示，虚线框6041中的所述第一P型柱601和所述第一N型柱602组成所述第一终端区。
在沿所述第一P型柱601的长度方向上，所述电荷流动区的各所述第一P型柱601和所述第一N型柱602直接延伸到位于所述电荷流动区的第三侧和第四侧的所述过渡区和所述终端区中，所述电荷流动区的第三侧和第四侧的所述终端区为第二终端区，所述第二终端区如虚线框6042所示。
所述第二终端区中的所述第一P型柱601和所述第一N型柱602的延伸区域为直条形区，所述直条形区如虚线框6042a所示。所述直条形区的宽度d601根据所述超结器件耐压时在所述第二终端区中的耗尽区展宽宽度进行设置，在保证所述第二终端区中的耗尽区在位于所述直条形区内的条件下缩小所述直条形区的宽度，以改善超结器件的测试非稳态问题。本发明实施例中，所述直条形区的宽度等于所述超结器件耐压时在所述第二终端区中的耗尽区展宽的设计宽度。对于所述超结器件的耐压为500V以上时，所述直条形区的宽度小于等于100微米。
所述第二终端区中，在所述直条形区外侧为回字形区，所述回字形区如虚线框6042b所示。所述回字形区中设置有由第二P型柱601a和第二N型柱602a交替排列的第二超结结构，所述第二P型柱601a和所述第一P型柱601互相垂直。
在所述第二终端区和所述第一终端区相连接的各拐角处，所述第二终端区中的各所述第二P型柱601a和所述第一终端区中对应位置处的所述第一P型柱601形成在拐角断开的回字形结构。
所述超结器件耐压时在所述第二终端区中的耗尽区展宽的实际宽度会大于或小于等于设计宽度，所述回字形区的所述第二超结结构用于为所述第二终端区中的耗尽区的展宽提供确保空间。
如图5所示，所述第一超结结构和所述第二超结结构都形成于N型外延层2中，所述N型外延层2形成于半导体衬底1表面，在所述N型外延层2中形成有多个超结沟槽，所述第一P型柱601和所述第二P型柱601a都是由填充于所述超结沟槽中的P型半导体层组成。图5中，仅显示了所述第一P型柱且在图5中所述第一P型柱单独采用标记3表示。
所述P型半导体层为P型外延层。较佳为，所述半导体衬底1为硅衬底，所述N型外延层2为N型硅外延层，所述P型半导体层为P型硅层。
在其他实施例中也能为：所述第一超结结构和所述第二超结结构都形成于N型外延层2中，所述N型外延层2形成于半导体衬底1表面，所述N型外延层2多层N型外延子层叠加而成，各所述N型外延子层中形成有通过离子注入形成的P型子柱，所述第一P型柱601和所述第二P型柱601a都是由多个所述P型子柱叠加而成。
所述电荷流动区中，一个所述第一N型柱602和相邻的一个所述第一P型柱601组成一个第一超结单元。在所述电荷流动区中一个所述第一超结单元中形成有一个所述超结器件单元，所述超结器件单元包括栅极结构和由P阱组成的沟道区4，由N+区组成的源区6形成于所述沟道区4的表面。
所述栅极结构包括栅介质层7和栅极导电材料层8，被所述栅极导电材料层8覆盖的所述沟道区4表面用于形成导电沟道。较佳为，所述栅介质层7包括栅氧化层，所述栅极导电材料层8包括多晶硅栅。
所述P型环5和最外侧的所述超结器件单元相邻，所述P型环5覆盖一个以上的所述第一超结单元。
漏区由形成于所述第一超结结构和所述第二超结结构背面的N+区组成，在所述漏区背面形成有由背面金属层12组成的漏极。
所述栅极结构为平面栅结构，所述平面栅结构的栅介质层7和栅极导电材料层8依次叠加于所述超结结构表面，所述栅极导电材料层8从顶部覆盖所述沟道区4。在其他实施例中也能为：所述栅极结构为沟槽栅结构，所述沟槽栅结构中的栅介质层7和栅极导电材料层8形成于栅极沟槽中，所述栅极沟槽通过对所述N型柱顶部刻蚀形成，所述栅极导电材料层8从侧面覆盖所述沟道区4。
在所述过渡区中也同时形成有栅介质层7a和栅极导电材料层8a，但是由于所述P型环5的表面没有形成所述源区6，故不会形成器件导通时无电荷流动。所述栅极导电材料层8a作为总线并会延伸到介质层7b的表面，各所述栅极导电材料层8会和作为总线的所述栅极导电材料层8a相连。通常，采用所述介质层7b定义有源区即所述电荷流动区，所述介质层7b在所述P型环5的表面上会形成一个台阶结构。
在所述终端区最外侧的还形成有和所述源区6一同形成的由N+区组成的沟道截止环6a。
P型环5通过接触孔10a连接到由正面金属层11组成的源极金属层。多晶硅总线8a通过顶部的接触孔10b连接到由正面金属层11组成的栅极总线。
所述源区6通过接触孔10连接到由正面金属层11组成的源极金属层，在源区6对应的所述接触孔10底部还形成有沟道区4的引出区4a，引出区4a的结深大于所述源区6的结深，使所述沟道区4能通过引出区4a连接到对应的接触孔10并通过接触孔10连接到所述源极金属层101。接触孔10、10a和10b都穿过层间膜9。
本发明实施例终端区的超结结构的版图做了特别的设置，使得终端区的超结结构的版图不再为全部为直条形或者全部为回字形，而是由直条形和回字形相结合形成，也即沿电荷流动区中的第一P型柱601的长度方向上两侧的第二终端区中同时设置了直条形区和回字形区，且将直条形区的设置在靠近过渡区的一侧以及根据第二终端区中的耗尽区展宽宽度设置直条形区的宽度，这样能够同时保证终端区的承压区位于直条形区中以及避免直条形区的宽度过宽。
其中，终端区的承压区位于直条形区时能消除承压区位于回字形区时所带来的缺陷，例如回字形区中由于超结结构的P型柱具有多个断头结构，这种断头结构带来的缺陷以及电荷匹配性差的问题都会影响器件的击穿电压，所以本发明实施例能克服全回字形的超结结构的缺点；器件的耐压能力最后由工艺兼容性更好、工艺缺陷更少以及电荷匹配更好的直条形区决定，所以本发明实施例能充分利用直条形的超结结构的优点，最后能提高器件的击穿电压。
本发明实施例通过对直条形区的宽度限制并在直条形区的外侧设置回字形区，能够避免直条形区的宽度过长时所带来的在器件测试过程中耐压区会切换并从而会产生测不准以及测试时间过长等测试非稳态问题，所以本发明能改善器件的测试非稳态问题。同时，本发明实施例在直条形区的外侧设置回字形区后，能对第二终端区的耗尽区的展开区域进行确保，也即当实际形成的耗尽区的宽度大于直条形区的宽度时，耗尽区还能进一步往回字形区中展开，使得器件的耐压能力得到保证或者能进一步提升，由于回字形区的超结结构不具有测试非稳态问题，所以本发明实施例的直条形区和回字形区的结合设置能充分利用回字形区的无测试非稳态问题的优点并同时克服全直条形的超结结构的缺点，最后还能使得器件的击穿电压得到保证或者能进一步提升。
总之，本发明实施例能同时兼容全直条形和回字形的超结结构的优点并克服全直条形和回字形的超结结构的缺点，从而能提高器件的击穿电压和改善器件的测试非稳态问题。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种超结器件，其特征在于，包括：电荷流动区、过渡区和终端区；
所述电荷流动区位于中间区域；
所述过渡区中形成有P型环，所述P型环环绕在所述电荷流动区的周侧；
所述终端区环绕在所述过渡区的周侧；
所述电荷流动区中包括由第一P型柱和第一N型柱交替排列形成的第一超结结构；
在沿第一P型柱的宽度方向上，所述第一P型柱和所述第一N型柱继续交替排列进入到位于所述电荷流动区的第一侧和第二侧的所述过渡区和所述终端区中，所述电荷流动区的第一侧和第二侧的所述终端区为第一终端区；
在沿所述第一P型柱的长度方向上，所述电荷流动区的各所述第一P型柱和所述第一N型柱直接延伸到位于所述电荷流动区的第三侧和第四侧的所述过渡区和所述终端区中，所述电荷流动区的第三侧和第四侧的所述终端区为第二终端区，所述第二终端区中的所述第一P型柱和所述第一N型柱的延伸区域为直条形区，所述直条形区的宽度根据所述超结器件耐压时在所述第二终端区中的耗尽区展宽宽度进行设置，在保证所述第二终端区中的耗尽区在位于所述直条形区内的条件下缩小所述直条形区的宽度，以改善超结器件的测试非稳态问题；
所述第二终端区中，在所述直条形区外侧为回字形区，所述回字形区中设置有由第二P型柱和第二N型柱交替排列的第二超结结构，所述第二P型柱和所述第一P型柱互相垂直；
在所述第二终端区和所述第一终端区相连接的各拐角处，所述第二终端区中的各所述第二P型柱和所述第一终端区中对应位置处的所述第一P型柱形成在拐角断开的回字形结构。
2.如权利要求1所述的超结器件，其特征在于：所述直条形区的宽度等于所述超结器件耐压时在所述第二终端区中的耗尽区展宽的设计宽度。
3.如权利要求2所述的超结器件，其特征在于：所述超结器件耐压时在所述第二终端区中的耗尽区展宽的实际宽度会大于或小于等于设计宽度，所述回字形区的所述第二超结结构用于为所述第二终端区中的耗尽区的展宽提供确保空间。
4.如权利要求2所述的超结器件，其特征在于：所述超结器件的耐压为500V以上。
5.如权利要求4所述的超结器件，其特征在于：所述直条形区的宽度小于等于100微米。
6.如权利要求1所述的超结器件，其特征在于：所述第一超结结构和所述第二超结结构都形成于N型外延层中，所述N型外延层形成于半导体衬底表面，在所述N型外延层中形成有多个超结沟槽，所述第一P型柱和所述第二P型柱都是由填充于所述超结沟槽中的P型半导体层组成。
7.如权利要求6所述的超结器件，其特征在于：所述P型半导体层为P型外延层。
8.如权利要求7所述的超结器件，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述P型半导体层为P型硅层。
9.如权利要求1所述的超结器件，其特征在于：所述第一超结结构和所述第二超结结构都形成于N型外延层中，所述N型外延层形成于半导体衬底表面，所述N型外延层多层N型外延子层叠加而成，各所述N型外延子层中形成有通过离子注入形成的P型子柱，所述第一P型柱和所述第二P型柱都是由多个所述P型子柱叠加而成。
10.如权利要求9所述的超结器件，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层。
11.如权利要求1所述的超结器件，其特征在于：所述电荷流动区中，一个所述第一N型柱和相邻的一个所述第一P型柱组成一个第一超结单元；
在所述电荷流动区中一个所述第一超结单元中形成有一个所述超结器件单元，所述超结器件单元包括栅极结构和由P阱组成的沟道区，由N+区组成的源区形成于所述沟道区的表面；
所述栅极结构包括栅介质层和栅极导电材料层，被所述栅极导电材料层覆盖的所述沟道区表面用于形成导电沟道；
所述P型环和最外侧的所述超结器件单元相邻，所述P型环覆盖一个以上的所述第一超结单元。
12.如权利要求11所述的超结器件，其特征在于：漏区由形成于所述第一超结结构和所述第二超结结构背面的N+区组成，在所述漏区背面形成有由背面金属层组成的漏极。
13.如权利要求11所述的超结器件，其特征在于：所述栅极结构为平面栅结构，所述平面栅结构的栅介质层和栅极导电材料层依次叠加于所述超结结构表面，所述栅极导电材料层从顶部覆盖所述沟道区。
14.如权利要求11所述的超结器件，其特征在于：所述栅极结构为沟槽栅结构，所述沟槽栅结构中的栅介质层和栅极导电材料层形成于栅极沟槽中，所述栅极沟槽通过对所述N型柱顶部刻蚀形成，所述栅极导电材料层从侧面覆盖所述沟道区。
15.如权利要求11或13或14所述的超结器件，其特征在于：所述栅介质层包括栅氧化层，所述栅极导电材料层包括多晶硅栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110896257.XA CN113782584B (zh) | 2021-08-05 | 2021-08-05 | 超结器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110896257.XA CN113782584B (zh) | 2021-08-05 | 2021-08-05 | 超结器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113782584A CN113782584A (zh) | 2021-12-10 |
| CN113782584B true CN113782584B (zh) | 2023-08-18 |
Family
ID=78836889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110896257.XA Active CN113782584B (zh) | 2021-08-05 | 2021-08-05 | 超结器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782584B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115497934B (zh) * | 2022-10-09 | 2023-05-26 | 上海功成半导体科技有限公司 | 一种超结器件终端保护的版图结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694027A (zh) * | 2012-01-13 | 2012-09-26 | 西安龙腾新能源科技发展有限公司 | 超结器件的非平衡结终端结构 |
| WO2012149195A1 (en) * | 2011-04-27 | 2012-11-01 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| CN103824884A (zh) * | 2012-11-19 | 2014-05-28 | 比亚迪股份有限公司 | 一种超级结mosfet、该超级结mosfet的形成方法 |
| CN105428397A (zh) * | 2015-11-17 | 2016-03-23 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN105529363A (zh) * | 2016-01-29 | 2016-04-27 | 上海华虹宏力半导体制造有限公司 | 超级结及其制造方法 |
| CN105895690A (zh) * | 2015-02-16 | 2016-08-24 | 肖胜安 | 一种超级结器件结构及其制造方法 |
| CN109755315A (zh) * | 2017-11-08 | 2019-05-14 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN111370494A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 超结器件 |
| CN111463281A (zh) * | 2020-03-30 | 2020-07-28 | 南京华瑞微集成电路有限公司 | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5543758B2 (ja) * | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8476698B2 (en) * | 2010-02-19 | 2013-07-02 | Alpha And Omega Semiconductor Incorporated | Corner layout for superjunction device |
| US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) * | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
-
2021
- 2021-08-05 CN CN202110896257.XA patent/CN113782584B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012149195A1 (en) * | 2011-04-27 | 2012-11-01 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| CN103503155A (zh) * | 2011-04-27 | 2014-01-08 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| CN102694027A (zh) * | 2012-01-13 | 2012-09-26 | 西安龙腾新能源科技发展有限公司 | 超结器件的非平衡结终端结构 |
| CN103824884A (zh) * | 2012-11-19 | 2014-05-28 | 比亚迪股份有限公司 | 一种超级结mosfet、该超级结mosfet的形成方法 |
| CN105895690A (zh) * | 2015-02-16 | 2016-08-24 | 肖胜安 | 一种超级结器件结构及其制造方法 |
| CN105428397A (zh) * | 2015-11-17 | 2016-03-23 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN105529363A (zh) * | 2016-01-29 | 2016-04-27 | 上海华虹宏力半导体制造有限公司 | 超级结及其制造方法 |
| CN109755315A (zh) * | 2017-11-08 | 2019-05-14 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN111370494A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 超结器件 |
| CN111463281A (zh) * | 2020-03-30 | 2020-07-28 | 南京华瑞微集成电路有限公司 | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113782584A (zh) | 2021-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878283B2 (en) | Quasi-vertical gated NPN-PNP ESD protection device | |
| US7723800B2 (en) | Deep trench isolation for power semiconductors | |
| US8120135B2 (en) | Transistor | |
| US7605061B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US20050270869A1 (en) | Transistor | |
| JP2006351985A (ja) | 半導体装置 | |
| CN102034876A (zh) | 具有soi衬底的半导体装置及其制造方法 | |
| CN113782584B (zh) | 超结器件 | |
| US20060076621A1 (en) | Lateral semiconductor transistor | |
| CN103972234B (zh) | 集成电路、半导体器件和制造半导体器件的方法 | |
| TWI802811B (zh) | 半導體裝置 | |
| CN108878534A (zh) | 超结结构及其制造方法 | |
| CN109449098A (zh) | 半导体结构、测试系统、测试方法及半导体结构的制作方法 | |
| CN203288598U (zh) | 一种具有终端耐压结构的沟槽mosfet | |
| CN112054060B (zh) | 一种体接触soi mos器件结构及形成方法 | |
| US6693834B1 (en) | Device and method for detecting alignment of bit lines and bit line contacts in DRAM devices | |
| CN114744042A (zh) | 功率晶体管 | |
| CN209981209U (zh) | 半导体结构 | |
| CN107195682B (zh) | 超结器件及其制造方法 | |
| CN113284818A (zh) | 监测栅极氧化层的击穿电压的方法 | |
| CN111146272B (zh) | 超级结器件及其制造方法 | |
| US11804550B2 (en) | Method for fabricating field-effect transistor | |
| CN113066861B (zh) | 沟槽栅功率半导体器件及其制作方法 | |
| CN105355594B (zh) | 集成电路结构 | |
| CN110718586B (zh) | 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |