CN114744042A - 功率晶体管 - Google Patents

功率晶体管 Download PDF

Info

Publication number
CN114744042A
CN114744042A CN202210296242.4A CN202210296242A CN114744042A CN 114744042 A CN114744042 A CN 114744042A CN 202210296242 A CN202210296242 A CN 202210296242A CN 114744042 A CN114744042 A CN 114744042A
Authority
CN
China
Prior art keywords
region
body regions
floating
power transistor
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210296242.4A
Other languages
English (en)
Inventor
陈文高
杨东林
刘侠
潘志胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Maizhiwei Semiconductor Co ltd
Original Assignee
Suzhou Maizhiwei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Maizhiwei Semiconductor Co ltd filed Critical Suzhou Maizhiwei Semiconductor Co ltd
Priority to CN202210296242.4A priority Critical patent/CN114744042A/zh
Publication of CN114744042A publication Critical patent/CN114744042A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种功率晶体管。功率晶体管在横向方向上包括元胞区、过渡区和终端结构区，功率晶体管包括：衬底；外延层，设置于衬底之上；多个第一体区，设置于外延层中；多个第二体区，设置于外延层中，在元胞区中的多个第二体区相应地位于元胞区中的多个第一体区上方；其中，在元胞区中的多个第一体区中的部分第一体区处于电位浮置状态，从而形成多个浮置第一体区，在元胞区中的多个第一体区中的另一部分第一体区未处于电位浮置状态，从而形成多个非浮置第一体区，多个非浮置第一体区上方形成有相应的多个非浮置第二体区，多个非浮置第一体区上方形成有相应的多个非浮置第二体区，非浮置第二体区中设置有第一重掺杂区和第二重掺杂区。

Description

功率晶体管
技术领域
本发明属于半导体功率器件领域，特别涉及一种具有较高可靠性的功率晶体管及其制备方法。
背景技术
传统功率器件为了提高耐压，需要不断降低漂移区的掺杂浓度，同时增加漂移区的厚度，这就使得器件的导通电阻急剧增大，从而增加系统功耗。超结功率器件通过在器件的漂移区采用N型区和P型区交替排列从而实现电荷平衡的结构，使得器件的导通电阻和击穿电压的关系大大改善，越来越受到重视。
与此同时，超结功率器件在关断情况下，随着漏端电压的增加，器件的N型区和P型区会在很短的时间内迅速耗尽，栅漏两端的电容和漏源两端的电容值也会迅速下降，从而造成器件漏端上dv/dt的剧烈变化，即漏端上的电压在短时间内迅速上升。正因为这些特性，与传统的平面功率器件相比较，超结功率器件在开关应用中的优点是工作频率可以更高，但缺点是会产生大量的电压和电流噪声。
发明内容
针对上述关于超结功率器件的问题，本发明的一个实施例提供了一种功率晶体管，其特征在于，所述功率晶体管在横向方向上包括元胞区、过渡区和终端结构区，所述功率晶体管包括：衬底；外延层，设置于所述衬底之上；多个第一体区，设置于所述外延层中；多个第二体区，设置于所述外延层中，在所述元胞区中的多个第二体区相应地位于所述元胞区中的多个第一体区上方；其中，在所述元胞区中的所述多个第一体区中的部分第一体区处于电位浮置状态，从而形成多个浮置第一体区，在所述元胞区中的所述多个第一体区中的另一部分第一体区未处于电位浮置状态，从而形成多个非浮置第一体区，所述多个非浮置第一体区上方形成有相应的多个非浮置第二体区，所述非浮置第二体区中设置有第一重掺杂区和第二重掺杂区。
其特征在于，所述多个浮置第一体区上方未形成有相应的多个第二体区。
其特征在于，所述多个浮置第一体区上方形成有相应的多个浮置第二体区，所述浮置第二体区处于电位浮置状态。
其特征在于，在所述元胞区中，所述多个浮置第二体区与所述多个非浮置第二体区交替排列。
其特征在于，在所述元胞区中，所述多个浮置第二体区的注入窗口和所述多个非浮置第二体区的注入窗口大小相同。
其特征在于，在所述元胞区中，所述多个浮置第二体区的注入窗口和所述多个非浮置第二体区的注入窗口大小不同。
其特征在于，在所述元胞区中，所述浮置第二体区在纵向方向上分为多个区段，在多个区段中的部分区段中设置第一重掺杂区和第二重掺杂区，在多个区段中的另一部分区段中不设置第一重掺杂区和第二重掺杂区。
其特征在于，在元胞区内，在相邻两个所述第二体区的中间位置设置有第一JFET区。
其特征在于，在所述过渡区中的第二体区形成在所述过渡区中的多个第一体区上方，并且跨过在所述过渡区中的所述多个第一体区，以将在所述过渡区中的所述多个第一体区连接在一起。
其特征在于，在所述终端结构区的多条多晶硅条位于所述第一体区和所述外延层上方，其中每条多晶硅条在横向方向上一部分位于所述第一体区上方，另一部分位于该第一体区与相邻的第一体区之间的外延层上方。
其特征在于，所述衬底、所述外延层和所述第一重掺杂区均具有第一导电类型。
其特征在于，所述第一体区、所述第二体区和所述第二重掺杂区均具有第二导电类型。
本发明的又一个实施例包括一种电子设备，其特征在于，包括至少部分地由如前所述的功率晶体管形成的集成电路。
提供本发明内容以简化形式介绍一些概念，这些概念将在下面的具体实施例中进一步描述。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于帮助确定所要求保护的主题的范围。
附图说明
下面参考附图详细描述本申请的技术方案，其中：
图1示出了根据本发明的实施例的功率晶体管的俯视示意图；
图2示出了根据本发明的实施例的功率晶体管的按照图1中C-C’切面的器件结构示意图；
图3示出了根据本发明的另一实施例的功率晶体管的部分元胞区的放大俯视示意图；
图4示出了根据本发明的另一实施例的功率晶体管的按照图3中A-A’切面的器件结构示意图；
图5示出了根据本发明的另一实施例的功率晶体管的按照图3中B-B’切面的器件结构示意图；
图6示出了根据本发明的又一实施例的功率晶体管的器件结构示意图。
其中，各个附图中相同的附图说明指示相同的元件或部分。
具体实施方式
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明可以各种形式呈现，以下将描述其中一些示例。
根据本发明实施例的功率晶体管(例如，具有超结结构的功率晶体管)可以形成在半导体衬底上，所述半导体衬底在横向方向(平行于衬底的表面的方向)上可以划分为元胞区、过渡区和终端结构区。所述元胞区位于半导体衬底的中心区域，在所述元胞区内形成MOS结构。所述终端结构区位于半导体衬底的外围区域并环绕所述元胞区。所述过渡区形成在所述元胞区与所述终端结构区之间。如图1所示，虚线框标出了元胞区的范围，元胞区位于器件的中心位置，且表面覆盖有金属电极10’和多晶硅栅极8’。在元胞区的外围形成有过渡区和终端结构区。在终端结构区中形成有间隔排列的多条多晶硅条8a，所述多晶硅条8a形成为环形，环绕元胞区。图1中按虚线C-C’进行切面以观察本申请的功率晶体管的器件结构。
具体地，图2示出了根据本发明的实施例的功率晶体管的按照图1中C-C’切面的器件结构示意图。如图2所示，根据本发明实施例的功率晶体管包括：衬底1，衬底1为第一导电类型；位于衬底上方的第一导电类型的外延层2，所述第一导电类型例如是N型；多个第二导电类型的第一体区3形成在外延层2中，与外延层2交替排列，并且在元胞区、过渡区和终端结构区内都形成有第一体区3。根据本发明的实施例，当功率晶体管应用时，即功率晶体管通电时，多个第一体区3中的一部分第一体区处于电位浮置状态，可以被称为浮置第一体区3，多个第一体区3中的另一部分第一体区未处于电位浮置状态，可以被称为非浮置第一体区3。在元胞区和过渡区内，多个第二导电类型的第二体区4形成在外延层2中，位于多个第一体区3的上方。在元胞区内，第二体区4与第一体区3一一对应地形成，即，在上方形成有第二体区4的情况下，一个第一体区3上方形成有对应的仅一个第二体区4。在过渡区内，第二体区4形成在所述过渡区中的多个第一体区3上方(例如，形成在两个第一体区3上方)，并且跨过多个第一体区3，以将多个第一体区3连接在一起。
进一步地，在元胞区内，在相邻两个第二体区4的中间位置设置有第一JFET区12，多个第一JFET区12设置在外延层2中，且与衬底1同为第一导电类型。在终端结构区内，多条多晶硅条8a位于所述第一体区和所述外延层上方，其中每条多晶硅条8a在横向方向上一部分位于所述第一体区上方，另一部分位于该第一体区与相邻的第一体区之间的外延层上方。
进一步地，在元胞区内，多个第二体区4中的一部分第二体区4内形成有第一重掺杂区5和第二重掺杂区6。多个第一重掺杂区5通过多晶硅材料连接在一起并引出到器件外，以便给第一重掺杂区5加电位，第二重掺杂区6通过金属电极10引出到器件外，以便给第二重掺杂区6加电位。当功率晶体管应用时，第一重掺杂区5和第二重掺杂区6分别被加电位，从而使得内部形成有第一重掺杂区5和第二重掺杂区6的第二体区4被加电位，并因此不处于电位浮置状态。这样的第二体区4可以被称为非浮置第二体区4。此外，在元胞区内，多个第二体区4中的另一部分第二体区4内没有第一重掺杂区5和第二重掺杂区6，因此，这部分第二体区4在功率晶体管应用时不被加电位，并因此处于浮置状态，这样的第二体区4可以被称为浮置第二体区4。
进一步地，在元胞区内，浮置第二体区4与浮置第一体区3一一对应，即，浮置第二体区4相应地形成在浮置第一体区3上方。非浮置第二体区4与非浮置第一体区3一一对应，即，非浮置第二体区4相应地形成在非浮置第二体区3上方。此外，多个浮置第二体区4与多个非浮置第二体区4交替排列，相应地，多个浮置第一体区3与多个非浮置第一体区3交替排列。在功率晶体管应用时，多个浮置第二体区和下方的多个浮置第一体区均处于浮置状态，等效提高了功率晶体管栅漏之间的电容。
由此可知，本发明的功率晶体管是采用深槽填充的工艺实现的超结晶体管结构，其特征在于元胞区内的部分第二体区去掉了通孔和金属的连接，从而调节这部分第二体区4和下方对应的第一体区3为浮置状态，从而提高功率晶体管栅漏两端之间的电容，减小器件在功率晶体管工作时产生的噪声。本发明的功率晶体管的结构制备方法无需增加额外的生产成本，易于实现。
图3示出了根据本发明的实施例的功率晶体管的部分元胞区的放大俯视示意图。图4示出了根据本发明的另一实施例的功率晶体管的按照图3中A-A’切面的器件结构示意图。图5示出了根据本发明的另一实施例的功率晶体管的按照图3中B-B’切面的器件结构示意图。结合图3-5所示可知，浮置第二体区4并非在整个浮置第二体区内都不形成第一重掺杂区5。
如图3所示，在元胞区内的纵向方向上，即在与半导体衬底平行且与前述横向方向垂直的方向上，仅仅在浮置第二体区4的某一区段中不形成第一重掺杂区5和第二重掺杂区6，即在图3所示的虚线框内不形成第一重掺杂区5和第二重掺杂区6。虚线A-A’在该区段内对半导体晶体管进行切面，由此得到如图4所示的根据本发明的另一实施例的功率晶体管的沿A-A’切面的器件结构示意图。如图4所示，位于中间的浮置第二体区4中没有形成第一重掺杂区5和第二重掺杂区6。
如图3所示，在元胞区内的纵向方向上，即在与半导体衬底平行且与前述横向方向垂直的方向上，在图3所示的虚线框外，浮置第二体区4也形成第一重掺杂区5。虚线B-B’在该区段内对半导体晶体管进行切面，由此得到如图5所示的根据本发明的另一实施例的功率晶体管的沿B-B’切面的器件结构示意图。如图5所示，位于中间的浮置第二体区5中形成第一重掺杂区5。
由此，结合图3-5可知，浮置第二体区4在纵向方向上分为三个区段，在中间区段，浮置第二体区4的内部没有设置第一重掺杂区5和第二重掺杂区6，在两端的两个区段，浮置第二体区4的内部设置有第一重掺杂区5。
图6示出了根据本发明的又一实施例的功率晶体管的器件结构示意图。图6所示的功率晶体管的器件结构与图2所示的功率晶体管的器件结构相比，主要区别在于：取消浮置第二体区4，即，浮置第一体区3上方没有浮置第二体区。由此，在本申请的功率晶体管应用时，浮置第一体区处于电位浮置状态。由此，取消了浮置第二体区4后的功率晶体管结构一方面进一步节省了制备过程中的工艺步骤，另一方面可以减小JFET区的电阻。
根据本发明实施例的具有超结结构的功率晶体管可以应用于各种电子设备。例如，通过集成多个这样的功率晶体管以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本发明还提供了一种包括上述功率器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑(PC)、人工智能、可穿戴设备、移动电源等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。在不脱离本发明的范围的情况下，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (13)

1.一种功率晶体管，其特征在于，所述功率晶体管在横向方向上包括元胞区、过渡区和终端结构区，所述功率晶体管包括：
衬底；
外延层，设置于所述衬底之上；
多个第一体区，设置于所述外延层中；
多个第二体区，设置于所述外延层中，在所述元胞区中的多个第二体区相应地位于所述元胞区中的多个第一体区上方；
其中，在所述元胞区中的所述多个第一体区中的部分第一体区处于电位浮置状态，从而形成多个浮置第一体区，在所述元胞区中的所述多个第一体区中的另一部分第一体区未处于电位浮置状态，从而形成多个非浮置第一体区，所述多个非浮置第一体区上方形成有相应的多个非浮置第二体区，所述非浮置第二体区中设置有第一重掺杂区和第二重掺杂区。
2.如权利要求1所述的功率晶体管，其特征在于，所述多个浮置第一体区上方未形成有相应的多个第二体区。
3.如权利要求1所述的功率晶体管，其特征在于，所述多个浮置第一体区上方形成有相应的多个浮置第二体区，所述浮置第二体区处于电位浮置状态。
4.如权利要求3所述的功率晶体管，其特征在于，在所述元胞区中，所述多个浮置第二体区与所述多个非浮置第二体区交替排列。
5.如权利要求3所述的功率晶体管，其特征在于，在所述元胞区中，所述多个浮置第二体区的注入窗口和所述多个非浮置第二体区的注入窗口大小相同。
6.如权利要求3所述的功率晶体管，其特征在于，在所述元胞区中，所述多个浮置第二体区的注入窗口和所述多个非浮置第二体区的注入窗口大小不同。
7.如权利要求3所述的功率晶体管，其特征在于，在所述元胞区中，所述浮置第二体区在纵向方向上分为多个区段，在多个区段中的部分区段中设置第一重掺杂区，在多个区段中的另一部分区段中不设置第一重掺杂区和第二重掺杂区。
8.如权利要求1所述的功率晶体管，其特征在于，在元胞区内，在相邻两个所述第二体区的中间位置设置有第一JFET区。
9.如权利要求1所述的功率晶体管，其特征在于，在所述过渡区中的第二体区形成在所述过渡区中的多个第一体区上方，并且跨过在所述过渡区中的所述多个第一体区，以将在所述过渡区中的所述多个第一体区连接在一起。
10.如权利要求1所述的功率晶体管，其特征在于，在所述终端结构区的多条多晶硅条位于所述第一体区和所述外延层上方，其中每条多晶硅条在横向方向上一部分位于所述第一体区上方，另一部分位于该第一体区与相邻的第一体区之间的外延层上方。
11.如权利要求1所述的功率晶体管，其特征在于，所述衬底、所述外延层和所述第一重掺杂区均具有第一导电类型。
12.如权利要求书1所述的功率晶体管，其特征在于，所述第一体区、所述第二体区和所述第二重掺杂区均具有第二导电类型。
13.一种电子设备，其特征在于，包括至少部分地由如权利要求1至10中任意一项所述的功率晶体管形成的集成电路。
CN202210296242.4A 2022-03-24 2022-03-24 功率晶体管 Pending CN114744042A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210296242.4A CN114744042A (zh) 2022-03-24 2022-03-24 功率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210296242.4A CN114744042A (zh) 2022-03-24 2022-03-24 功率晶体管

Publications (1)

Publication Number Publication Date
CN114744042A true CN114744042A (zh) 2022-07-12

Family

ID=82276365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210296242.4A Pending CN114744042A (zh) 2022-03-24 2022-03-24 功率晶体管

Country Status (1)

Country Link
CN (1) CN114744042A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084239A (zh) * 2022-07-20 2022-09-20 苏州迈志微半导体有限公司 功率晶体管

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096573A2 (en) * 1999-10-27 2001-05-02 Intersil Corporation Technique for minimizing gate charge and gate to drain capacitance in power MOS devices such as DMOS, IGBTs and MOSFETs
US20030235942A1 (en) * 2002-06-14 2003-12-25 Kabushiki Kaisha Toshiba Semiconductor device
CN101013724A (zh) * 2006-01-31 2007-08-08 株式会社电装 具有超结结构的半导体器件及其制造方法
US20080179671A1 (en) * 2007-01-31 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor apparatus
US20090159927A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
US20100308399A1 (en) * 2009-06-09 2010-12-09 Kabushiki Kaisha Toshiba Power semiconductor device
US20110241110A1 (en) * 2010-04-06 2011-10-06 Shengan Xiao Terminal structure for superjunction device and method of manufacturing the same
US20120276701A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US20130082261A1 (en) * 2011-09-29 2013-04-04 Kabushiki Kaisha Toshiba Semiconductor device
CN103779399A (zh) * 2014-02-20 2014-05-07 西安芯派电子科技有限公司 一种具有超结结构的半导体器件
CN104992976A (zh) * 2015-05-21 2015-10-21 电子科技大学 一种vdmos器件及其制造方法
EP3089216A1 (en) * 2013-12-23 2016-11-02 Zhongshan Hkg Technologies Limited Split-gate power semiconductor field-effect transistor
CN106571394A (zh) * 2016-11-01 2017-04-19 杭州士兰微电子股份有限公司 功率器件及其制造方法
US20170179276A1 (en) * 2015-12-18 2017-06-22 Lite-On Semiconductor Corp. Super-junction semiconductor device
CN107591445A (zh) * 2016-07-07 2018-01-16 深圳尚阳通科技有限公司 超结器件及其制造方法
CN110212016A (zh) * 2019-05-06 2019-09-06 上海昱率科技有限公司 功率器件及其制造方法
CN110400833A (zh) * 2019-07-30 2019-11-01 上海昱率科技有限公司 超结功率器件及其制造方法
CN112802906A (zh) * 2021-04-15 2021-05-14 成都蓉矽半导体有限公司 带浮栅的分离栅平面型mosfet器件

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096573A2 (en) * 1999-10-27 2001-05-02 Intersil Corporation Technique for minimizing gate charge and gate to drain capacitance in power MOS devices such as DMOS, IGBTs and MOSFETs
US20030235942A1 (en) * 2002-06-14 2003-12-25 Kabushiki Kaisha Toshiba Semiconductor device
CN101013724A (zh) * 2006-01-31 2007-08-08 株式会社电装 具有超结结构的半导体器件及其制造方法
US20080179671A1 (en) * 2007-01-31 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor apparatus
US20090159927A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
US20100308399A1 (en) * 2009-06-09 2010-12-09 Kabushiki Kaisha Toshiba Power semiconductor device
US20110241110A1 (en) * 2010-04-06 2011-10-06 Shengan Xiao Terminal structure for superjunction device and method of manufacturing the same
US20120276701A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US20130082261A1 (en) * 2011-09-29 2013-04-04 Kabushiki Kaisha Toshiba Semiconductor device
EP3089216A1 (en) * 2013-12-23 2016-11-02 Zhongshan Hkg Technologies Limited Split-gate power semiconductor field-effect transistor
CN103779399A (zh) * 2014-02-20 2014-05-07 西安芯派电子科技有限公司 一种具有超结结构的半导体器件
CN104992976A (zh) * 2015-05-21 2015-10-21 电子科技大学 一种vdmos器件及其制造方法
US20170179276A1 (en) * 2015-12-18 2017-06-22 Lite-On Semiconductor Corp. Super-junction semiconductor device
CN107591445A (zh) * 2016-07-07 2018-01-16 深圳尚阳通科技有限公司 超结器件及其制造方法
CN106571394A (zh) * 2016-11-01 2017-04-19 杭州士兰微电子股份有限公司 功率器件及其制造方法
CN110212016A (zh) * 2019-05-06 2019-09-06 上海昱率科技有限公司 功率器件及其制造方法
CN110400833A (zh) * 2019-07-30 2019-11-01 上海昱率科技有限公司 超结功率器件及其制造方法
CN112802906A (zh) * 2021-04-15 2021-05-14 成都蓉矽半导体有限公司 带浮栅的分离栅平面型mosfet器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084239A (zh) * 2022-07-20 2022-09-20 苏州迈志微半导体有限公司 功率晶体管

Similar Documents

Publication Publication Date Title
US8575685B2 (en) Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path
US6359308B1 (en) Cellular trench-gate field-effect transistors
US9048282B2 (en) Dual-gate trench IGBT with buried floating P-type shield
KR100761179B1 (ko) 반도체 장치
US20170271441A1 (en) Dual-gate trench igbt with buried floating p-type shield
US20130193509A1 (en) Soi lateral mosfet devices
WO2007147102A2 (en) High voltage ldmos
US20170069740A9 (en) Topside structures for an insulated gate bipolar transistor (igbt) device to achieve improved device perforemances
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
JP2007042892A (ja) トレンチ型ｍｉｓｆｅｔ
JP2012064849A (ja) 半導体装置
US20150118810A1 (en) Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
CN108598166B (zh) 基于超结自隔离的耗尽型增强型集成功率器件及制造方法
CN114361244B (zh) Ldmosfet器件、制作方法及芯片
US6414365B1 (en) Thin-layer silicon-on-insulator (SOI) high-voltage device structure
CN114388622A (zh) 一种具有超结结构的半导体器件及其制造方法
CN114744042A (zh) 功率晶体管
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
US20080116520A1 (en) Termination Structures For Semiconductor Devices and the Manufacture Thereof
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
CN111883515A (zh) 沟槽栅器件及其制作方法
CN107359194B (zh) 一种消除高电场的器件
CN116169175A (zh) Ldmos版图结构
CN110400833A (zh) 超结功率器件及其制造方法
CN115241280A (zh) 双向开关器件、其终端结构及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination