CN110718586B - 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 - Google Patents
一种抗闩锁效应的沟槽型绝缘栅晶体管器件 Download PDFInfo
- Publication number
- CN110718586B CN110718586B CN201911014906.8A CN201911014906A CN110718586B CN 110718586 B CN110718586 B CN 110718586B CN 201911014906 A CN201911014906 A CN 201911014906A CN 110718586 B CN110718586 B CN 110718586B
- Authority
- CN
- China
- Prior art keywords
- latch
- region
- area
- type
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 230000000712 assembly Effects 0.000 claims abstract description 14
- 238000000429 assembly Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 230000001413 cellular effect Effects 0.000 claims 3
- 238000001514 detection method Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 10
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 10
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 10
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 10
- 101150092599 Padi2 gene Proteins 0.000 description 10
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 10
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种抗闩锁效应的沟槽型绝缘栅晶体管器件，包括芯片本体，芯片本体的边缘为终端保护区，芯片本体包括N型基区、P型基区、P+接触区及N+发射区、N型场终止区、P型集电极区、集电极金属层、发射极金属，芯片本体的中部包括元胞区，元胞区内设有多个元胞，芯片本体的中部还包括与元胞区隔离的闩锁测试区，闩锁测试区内设有闩锁测试模块，闩锁测试模块包括两组测试端子组件，每组测试端子组件包括位于P+接触区上方并与P+接触区连接的闩锁测试端子。本发明的抗闩锁效应的沟槽型绝缘栅晶体管器件具有闩锁检测功能，能够防止器件由于闩锁现象造成损坏。
Description
技术领域
本发明涉及一种半导体器件，尤其涉及一种抗闩锁效应的沟槽型绝缘栅晶体管器件。
背景技术
沟槽型绝缘栅双极型晶体管是一种大功率的电力电子器件，对于现有的深沟槽型绝缘栅双极型晶体管，当正向导通电流大于50安培时，其电流密度往往较大，很容易发生闩锁效应。现有的沟槽型绝缘栅双极型晶体管器件一般采用N型单晶硅衬底100，由N型基区240、P型基区250、多晶硅栅极292、沟槽区290、栅氧化层291、N+发射极区260、绝缘介质层270、P+接触区280、N型场终止区230、P型集电极区220、正面发射极金属211以及集电极金属层210构成。当N+发射极区260下方的P型基区电阻Rw和流过N+发射极区260下方的空穴电流Ih过大，使得电阻Rw与空穴电流Ih的乘积（即P型基区与N+发射极之间的电势差）大于PN结的导通电压Vbi（约为0.8V）时，IGBT芯片内的寄生P+NPN+结构导通，IGBT器件失去栅极控制开关能力，器件发生闩锁现象，造成器件损坏。
有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种新型结构的抗闩锁效应的沟槽型绝缘栅晶体管器件，使其更具有产业上的利用价值。
发明内容
为解决上述技术问题，本发明的目的是提供一种具有闩锁检测功能、防止器件由于闩锁现象造成损坏的抗闩锁效应的沟槽型绝缘栅晶体管器件。
本发明的抗闩锁效应的沟槽型绝缘栅晶体管器件，包括芯片本体，芯片本体的边缘为终端保护区，芯片本体包括N型基区、位于N型基区上方的P型基区、位于P型基区上部的P+接触区及N+发射区、位于N型基区下方的N型场终止区、位于N型场终止区下方的P型集电极区、位于P型集电极区下方的集电极金属层、位于P型基区表面的发射极金属，芯片本体的中部包括元胞区，元胞区内设有多个元胞，其特征在于：芯片本体的中部还包括与所述元胞区隔离的闩锁测试区，闩锁测试区内设有闩锁测试模块，闩锁测试模块包括两组测试端子组件，每组测试端子组件包括位于P+接触区上方并与P+接触区连接的闩锁测试端子。
进一步的，本发明的抗闩锁效应的沟槽型绝缘栅晶体管器件，两组测试端子组件的闩锁测试端子之间连接有电流源。
进一步的，本发明的抗闩锁效应的沟槽型绝缘栅晶体管器件还包括电压测试模块，电压测试模块的两个输入端分别与两组测试端子组件的闩锁测试端子连接。
进一步的，本发明的抗闩锁效应的沟槽型绝缘栅晶体管器件所述元胞包括位于两个N+发射极区之间的沟槽区、位于沟槽区内侧的栅氧化层、位于栅氧化层内侧的多晶硅栅极、位于沟槽区上方并介于N+发射区及发射极金属之间的绝缘介质层。
借由上述方案，本发明至少具有以下优点：本发明的抗闩锁效应的沟槽型绝缘栅晶体管器件，通过闩锁测试端子的设置，使得抗闩锁效应的沟槽型绝缘栅晶体管器件能够通过两个闩锁测试端子测量P型基区的电阻，并根据该数值判断器件是否产生闩锁现象，当器件产生闩锁，器件可通过相应动动作以消除闩锁，进而实现抗闩锁效应的功能。
综上所述，本发明的抗闩锁效应的沟槽型绝缘栅晶体管器件具有闩锁检测功能，能够防止器件由于闩锁现象造成损坏。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是现有IGBT芯片的元胞区结构示意图；
图2是本实施例中元胞区与闩锁测试区的纵向剖视结构示意图；
图3是本实施例中闩锁测试区俯视图；
图4是闩锁测试区的应用测试电路图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参见图2至图4，本发明一较佳实施例的一种抗闩锁效应的沟槽型绝缘栅晶体管器件，包括芯片本体，芯片本体的边缘为终端保护区，芯片本体包括N型基区240、位于N型基区上方的P型基区250、位于P型基区上部的P+接触区280及N+发射极区260、位于N型基区下方的N型场终止区230、位于N型场终止区下方的P型集电极区220、位于P型集电极区下方的集电极金属层210、位于P型基区表面的发射极金属211，芯片本体的中部包括元胞区，元胞区内设有多个元胞，其特征在于：芯片本体的中部还包括与元胞区隔离的闩锁测试区，闩锁测试区内设有闩锁测试模块，闩锁测试模块包括两组测试端子组件310，每组测试端子组件包括位于P+接触区上方并与P+接触区连接的闩锁测试端子311。
闩锁测试端子的设置，使得抗闩锁效应的沟槽型绝缘栅晶体管器件能够通过两个闩锁测试端子测量P型基区的电阻，并根据该数值判断器件是否产生闩锁现象，当器件发生闩锁现象，器件可通过相应动动作以消除闩锁，进而实现抗闩锁效应的功能。
作为优选，两组测试端子组件的闩锁测试端子之间连接有电流源。
作为优选，还包括电压测试模块，电压测试模块的两个输入端分别与两组测试端子组件的闩锁测试端子连接。
电压测试模块用于测试两个闩锁测试端子之间的电压，外部电路可通过该电压及电流源的电流检测测得P型基区的电阻值，从而判断是否产生闩锁现象。该电压测试模块可集成于芯片本体上，或为外接的测试模块。
作为优选，元胞区包括位于两个N+发射区之间的沟槽区290、位于沟槽区内侧的栅氧化层291、位于栅氧化层内侧的多晶硅栅极292、位于沟槽区上方并介于N+发射区及发射极金属之间的绝缘介质层270。
本实施例的抗闩锁效应的沟槽型绝缘栅晶体管器件为带有检测闩锁模块的单片芯片。其中芯片的边缘为IGBT终端保护区，芯片的中间部分包括了IGBT元胞区、闩锁测试区。闩锁测试区可以位于除终端区外的任意芯片位置。芯片正面上设有IGBT芯片发射极和闩锁测试 PAD1以及闩锁测试PAD2，正面发射极金属211、以及闩锁测试PAD1和PAD2金属区，这三者位于同一层，且三者之间通过对芯片表面金属化层刻蚀而间隔开来；芯片背面设有IGBT芯片集电极。闩锁测试区被沟槽区所包围并保护起来。闩锁测试PAD1和PAD2金属接触孔位于回字型沟槽之间，闭合的沟槽结构起到隔离元胞区的作用。
本发明的目的是通过在原有的IGBT器件结构上增加两个闩锁测试PAD即闩锁测试端子311来测量P型基区电阻Rw，从而判断并预防闩锁现象，也提高器件的鲁棒性。闩锁测试PAD分为PAD1和PAD2。
以下为本实施例抗闩锁效应的沟槽型绝缘栅晶体管器件的原理：当流过N+发射极区260下方的空穴电流为Ih, PN结的导通电压为Vbi时，发生闩锁现象的最大临界P型基区电阻为Rwmax，则有
Rwmax=Vbi/ih
P型基区电阻Rw测试应用电路如图4所示，在闩锁测试PAD1和PAD2之间外接一个电流源Is，用万用表测试得到P型基区电阻Rw两端的电压为V，则有
Rw=V/Is
当Rw>=Rwmax时，则IGBT芯片发生闩锁现象。
与现有技术相比，本发明的抗闩锁效应的沟槽型绝缘栅晶体管器件的优点在于：
1、能够精准地检测P型基区电阻，从而判断并预防闩锁现象，以实现对IGBT芯片更好的保护，进一步提高器件的鲁棒性。
2、通过在原有的IGBT器件结构上增加两个闩锁测试PAD来测量P型基区电阻，以此来检测闩锁现象。其电路非常简单、监测准确、实用、闩锁测试区占用芯片面积小、提高电路的集成度、互联简单、因此可靠性高。
3、与现有IGBT器件工艺流程兼容，不会增加任何额外的芯片工艺流程。
以下为本实施例的抗闩锁效应的沟槽型绝缘栅晶体管器件的制作方法：
1、采用N型单晶硅材料或N型外延硅材料100作为衬底材料，充当功率器件的漂移区。
2、在该硅衬底100的器件有源区内通过光刻和离子刻蚀形成沟槽区290。具体地，该硅衬底100表面生长一层厚度为1000-10000 Å的二氧化硅阻挡层，作为沟槽刻蚀的阻挡层；在所述阻挡层上面涂布光刻胶层，进行沟槽图形曝光和显影；并带着光刻胶对二氧化硅进行刻蚀，形成二氧化硅阻挡层图形；然后湿法腐蚀去除光刻胶；以所述二氧化硅阻挡层图形作为掩模对硅衬底进行刻蚀，即深挖多个沟槽，形成沟槽区290；湿法腐蚀去除剩余的二氧化硅阻挡层。其中，所述沟槽的深度为3-8 um，横截面宽度为0.5-2 um。
3、在该沟槽区290内壁生长有致密性较高的二氧化硅作栅氧化层291。具体地，先通过高温氧化在该沟槽区290内壁生长一层牺牲氧化层，再利用湿法腐蚀掉该牺牲氧化层，以确保栅氧化层的光滑平整；通过高温氧化在该沟槽区290内壁生长Si02栅氧化层291。其中所述Si02栅氧化层291的厚度为1000-2000 Å；上述操作步骤是为了减少晶体缺陷和杂质，从而生长出致密性较好的Si02栅氧化层291。
4、在该器件的有源区内沉积多晶硅并掺杂形成N型多晶硅。具体地，通过高温炉管在沟槽区290内沉积多晶硅并进行原位掺杂，形成N型多晶硅，多晶硅的厚度为1-2 um，浓度为1E20cm-3；然后对多晶硅进行高温激活，温度为950 -1150℃，时间为30-60分钟。
5、对该衬底表面的多晶硅进行等离子体刻蚀，刻蚀厚度为1-2 um，只保留沟槽区内、栅极PAD以及栅极BUS通道上的多晶硅。
6、在沟槽区290的间隙内通过离子注入和高温推阱形成P型基区250。具体地，利用多晶硅层自对准形成P型基区的注入窗口；向P型基区的注入窗口中注入高能硼离子并高温推阱，形成P型基区250。
7、在P型基区250上部通过离子注入和高温推阱形成N+发射极区260。具体地，利用光刻版图形成N+发射极区的注入窗口；向N+发射极区注入窗口中注入高能砷离子并高温推阱，形成N+发射区260。
8、在衬底表面淀积绝缘介质层270。具体地，在衬底表面淀积绝缘介质层270,所述绝缘介质层的厚度为1-1.5 um；所述绝缘介质层可以为二氧化硅材料;然后刻蚀绝缘介质层270，形成发射极金属接触孔以及闩锁测试PAD1和PAD2金属接触孔。其中闩锁测试PAD1和PAD2金属接触孔位于回字型沟槽之间，闭合的沟槽结构起到隔离元胞区的作用。发射极金属接触孔位于每个沟槽区的间隙内，IGBT器件有源区内有多个发射极金属接触孔。
9、在P型基区250上部通过离子注入和高温推阱形成P+接触区280。具体地，向金属接触孔窗口中注入高能硼离子并高温推阱，形成P+接触区280。
10、在器件表面淀积正面金属并通过刻蚀形成正面发射极金属211、以及闩锁测试PAD1和PAD2金属区，三者位于同一层，且三者之间通过正面金属层刻蚀相互隔离。使得发射极区高掺杂硅与正面发射极金属之间形成欧姆接触，减小接触电阻。所述正面金属的厚度为1-5 um，该金属电极材料可以采用AlSi、AlSiCu或其他材质。
11、待完成功率器件的正面金属化后，翻转芯片，进行背面减薄。
12、在衬底背面进行硼离子注入并通过高温推阱，形成背面P型集电极区220；P型集电极区起到控制空穴发射效率的作用。
13、进行IGBT器件的背面金属化，形成集电极金属210。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，本领域技术人员能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的保护范围由所附权利要求而不是上述说明限定。
此外，以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。同时，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (4)
1.一种抗闩锁效应的沟槽型绝缘栅晶体管器件，包括芯片本体，芯片本体的边缘为终端保护区，芯片本体包括N型基区（240）、位于N型基区上方的P型基区（250）、位于P型基区上部的P+接触区（280）及N+发射极区（260）、位于N型基区下方的N型场终止区（230）、位于N型场终止区下方的P型集电极区（220）、位于P型集电极区下方的集电极金属层（210）、位于P型基区表面的发射极金属（211），芯片本体的中部包括元胞区，元胞区内设有多个元胞，其特征在于：芯片本体的中部还包括与所述元胞区隔离的闩锁测试区，闩锁测试区内设有闩锁测试模块，闩锁测试模块包括两组测试端子组件（310），每组测试端子组件包括位于P+接触区上方并与P+接触区连接的闩锁测试端子（311）。
2.根据权利要求1所述的抗闩锁效应的沟槽型绝缘栅晶体管器件，其特征在于：两组测试端子组件的闩锁测试端子之间连接有电流源。
3.根据权利要求2所述的抗闩锁效应的沟槽型绝缘栅晶体管器件，其特征在于：还包括电压测试模块，电压测试模块的两个输入端分别与两组测试端子组件的闩锁测试端子连接。
4.根据权利要求1所述的抗闩锁效应的沟槽型绝缘栅晶体管器件，其特征在于：所述元胞包括位于两个N+发射极区之间的沟槽区（290）、位于沟槽区内侧的栅氧化层（291）、位于栅氧化层内侧的多晶硅栅极（292）、位于沟槽区上方并介于N+发射极区及发射极金属之间的绝缘介质层（270）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911014906.8A CN110718586B (zh) | 2019-10-24 | 2019-10-24 | 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911014906.8A CN110718586B (zh) | 2019-10-24 | 2019-10-24 | 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110718586A CN110718586A (zh) | 2020-01-21 |
| CN110718586B true CN110718586B (zh) | 2023-05-16 |
Family
ID=69213254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911014906.8A Active CN110718586B (zh) | 2019-10-24 | 2019-10-24 | 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110718586B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3101364B2 (ja) * | 1991-09-26 | 2000-10-23 | 三洋電機株式会社 | 絶縁ゲートバイポーラトランジスタのテストデバイス |
| JP2011066246A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | 静電気保護用半導体装置 |
| JP5579013B2 (ja) * | 2010-10-08 | 2014-08-27 | 本田技研工業株式会社 | 半導体装置 |
| US9154122B2 (en) * | 2012-02-28 | 2015-10-06 | Globalfoundries Singapore Pte. Ltd. | Latch up detection |
| CN103681660B (zh) * | 2013-12-13 | 2015-12-30 | 江南大学 | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 |
| CN209183552U (zh) * | 2018-12-18 | 2019-07-30 | 上海擎茂微电子科技有限公司 | 一种复合栅双极型晶体管器件 |
| CN209045565U (zh) * | 2018-12-24 | 2019-06-28 | 上海擎茂微电子科技有限公司 | 一种沟槽型绝缘栅双极晶体管器件结构 |
-
2019
- 2019-10-24 CN CN201911014906.8A patent/CN110718586B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110718586A (zh) | 2020-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209087847U (zh) | 半导体器件结构 | |
| US6188109B1 (en) | Semiconductor device having a sense electrode | |
| US6768168B1 (en) | Insulated gate semiconductor device with low on voltage and manufacturing method thereof | |
| US8334565B2 (en) | Trench type insulated gate MOS semiconductor device | |
| CN109478570B (zh) | 半导体装置 | |
| US20030160270A1 (en) | Power semiconductor component, IGBT, IEGT, field-effect transistor, and method for fabricating the semiconductor component | |
| US9287354B2 (en) | Semiconductor component and method for producing it | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN102237279A (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| JP3765950B2 (ja) | 半導体モジュール用の高電圧耐性を有する縁部構造体 | |
| TW201232708A (en) | Semiconductor device | |
| CN110416283B (zh) | 一种igbt器件结构 | |
| JP2987040B2 (ja) | 絶縁ゲート型半導体装置 | |
| US20210151590A1 (en) | Semiconductor device and method of manufacturing same | |
| CN110718586B (zh) | 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
| JP7405261B2 (ja) | 半導体装置 | |
| CN114883413A (zh) | 一种在元胞内集成续流二极管的沟槽SiC MOSFET | |
| CN111370402B (zh) | 一种应用于烧结炉温控系统的静电保护器件 | |
| CN209981209U (zh) | 半导体结构 | |
| CN113035863B (zh) | 一种引入纵向沟道结构的功率集成芯片 | |
| KR102141845B1 (ko) | 고전력 스위칭용 반도체 소자 및 그 제조방법 | |
| CN210607263U (zh) | 一种具有闩锁免疫功能的绝缘栅双极型晶体管 | |
| EP4350776A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |