CN110416283B - 一种igbt器件结构 - Google Patents
一种igbt器件结构 Download PDFInfo
- Publication number
- CN110416283B CN110416283B CN201910643939.2A CN201910643939A CN110416283B CN 110416283 B CN110416283 B CN 110416283B CN 201910643939 A CN201910643939 A CN 201910643939A CN 110416283 B CN110416283 B CN 110416283B
- Authority
- CN
- China
- Prior art keywords
- virtual
- contact window
- type well
- contact
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 hydrogen Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了功率半导体器件技术领域的一种IGBT器件结构，旨在解决现有技术中采用虚拟沟槽栅结构的IGBT器件关断时，沟槽区域下方积累的载流子浓度过低，导致器件的通态压降无法降低，以及随着虚拟沟槽的宽度被设计得越来越窄，增加了从虚拟沟槽多晶硅中间开出接触窗口难度的技术问题。所述器件顶面向下开设有若干间隔分布的有源沟槽和虚拟沟槽区，所述虚拟沟槽区包括不少于一个桥连和若干通过桥连连接的虚拟沟槽，所述介质层开设有接触窗口，所述P型阱区包括通过接触窗口与金属发射极连接的第一P型阱区和处于电位浮空状态的第二P型阱区。
Description
技术领域
本发明涉及一种IGBT器件结构，属于功率半导体器件技术领域。
背景技术
IGBT作为新型功率半导体器件，兼具高耐压特性和低导通阻抗的优势，还具有栅极控制简单、输入阻抗高、开关速度快、电流密度大、饱和压降低等特性，是电力电子领域的新一代主流产品。
目前， IGBT器件很多都采用了虚拟沟槽栅结构。采用虚拟沟槽栅结构的IGBT器件包括虚拟沟槽，并在虚拟沟槽的多晶硅上设有与条形沟槽栅平行的条形接触窗口。其存在如下缺陷：当器件关断时，沟槽区域下方积累的载流子浓度过低，导致器件的通态压降无法降低；随着工艺的发展，虚拟沟槽的宽度也被设计的越来越窄，其宽度可以小于1.5μm，虚拟沟槽中的多晶硅宽度更窄，从虚拟沟槽多晶硅中间开出连接金属发射极和接触窗口下方结构的接触窗口时，对接触窗口的位置精度误差要求十分严格。长时间的高温工艺难免使得晶圆在热应力作用下产生翘曲，导致光刻对准误差很难减小，这是一个非常难以解决的问题。
发明内容
本发明的目的在于克服现有技术中的不足，提供了一种IGBT器件结构，包括自下至上依次分布的金属集电极、P型集电极、N型场终止层、N—漂移区、N型CS层、P型阱区、介质层和金属发射极，所述器件顶面开设有若干间隔分布的有源沟槽和虚拟沟槽区，所述虚拟沟槽区包括不少于一个桥连和若干通过桥连连接的虚拟沟槽，有源沟槽、虚拟沟槽和桥连均贯穿P型阱区和N型CS层，深入至N—漂移区上表面；所述P型阱区包括若干被虚拟沟槽和桥连隔离形成的第一P型阱区和第二P型阱区，所述介质层开设有接触窗口，所述第一P型阱区通过接触窗口与金属发射极导通连接，所述第二P型阱区处于电位浮空状态。
进一步地，所述接触窗口包括横跨不少于一个虚拟沟槽的第一接触窗口，位于相邻虚拟沟槽与虚拟沟槽之间的第一P型阱区通过第一接触窗口与金属发射极导通连接。
进一步地，所述第一接触窗口的左边界或／和右边界超出虚拟沟槽区的边界。
进一步地，所述接触窗口还包括第二接触窗口，位于相邻有源沟槽与虚拟沟槽之间的第一P型阱区通过第二接触窗口与金属发射极导通连接。
进一步地，有源沟槽与虚拟沟槽之间的第一P型阱区顶面设有间隔分布的N＋发射区和P+接触区，所述N＋发射区和P+接触区通过第二接触窗口与金属发射极导通连接。
进一步地，第一接触窗口或／和第二接触窗口为条状结构。
进一步地，第一接触窗口或／和第二接触窗口为刻蚀形成的通孔，所述通孔内填充有导体，所述导体包括钨。
与现有技术相比，本发明所达到的有益效果：电位浮空的第二P型阱区不与任何电极相连，并能在底部存储载流子，从而降低器件的通态压降，提高了器件的电流密度，使器件能够适用于大电流领域。由若干虚拟沟槽通过桥连连接形成的虚拟沟槽区，相对于单个虚拟沟槽具有更大宽度，因而横跨多个虚拟沟槽的第一接触窗口，其开出难度显著降低，减小了光刻过程中的对准误差，提升了器件的可靠性。
附图说明
图1是本发明实施例提供的一种IGBT器件结构截面示意图。
图中：1、金属集电极；2、P型集电极；3、N型场终止层；4、N—漂移区；5、N型CS层；6a、第一P型阱区；6b、第二P型阱区；7、介质层；8、金属发射极；9、有源沟槽；10、虚拟沟槽；11、多晶硅；12、栅氧化层；13、第一接触窗口；14、第二接触窗口；15、N＋发射区；16、P+接触区；17、桥连。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
需要说明的是，在本发明的描述中，术语“前”、“后”、“左”、“右”、“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图中所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。本发明描述中使用的术语“前”、“后”、“左”、“右”、“上”、“下”指的是附图中的方向，术语“内”、“外”分别指的是朝向或远离特定部件几何中心的方向。
如图1所示，是本发明实施例提供的一种IGBT器件结构截面示意图，所述IGBT器件包括自下至上依次分布的金属集电极1、P型集电极2、N型场终止层3、N—漂移区4、N型CS层5、P型阱区、介质层7和金属发射极8，器件顶面开设有若干间隔分布的有源沟槽9和虚拟沟槽区，所述虚拟沟槽区包括不少于一个桥连17和若干通过桥连17连接的虚拟沟槽10，有源沟槽9、虚拟沟槽10和桥连17均贯穿P型阱区和N型CS层5，并深入至N—漂移区4中；所述P型阱区包括有若干被虚拟沟槽10和桥连17隔离形成的第一P型阱区6a和第二P型阱区6b，所述介质层7开设有接触窗口，所述第一P型阱区6a通过接触窗口与金属发射极8导通连接，所述第二P型阱区6b处于电位浮空状态。
更具体地，所述接触窗口包括横跨不少于一个虚拟沟槽10的第一接触窗口13，位于相邻虚拟沟槽10与虚拟沟槽10之间的第一P型阱区6a通过第一接触窗口13与金属发射极8导通连接；所述接触窗口还包括第二接触窗口14，位于相邻有源沟槽9与虚拟沟槽10之间的第一P型阱区6a通过第二接触窗口14与金属发射极8导通连接；第一接触窗口13和第二接触窗口14均为利用光刻机刻蚀形成的通孔，通孔内填充有导体，所述导体包括钨。
由于电位浮空的第二P型阱区6b不与任何电极相连，并能在底部存储载流子，从而降低器件的通态压降，提高了器件的电流密度，使器件能够适用于大电流领域。由若干虚拟沟槽10通过桥连17连接形成的虚拟沟槽区，相对于单个虚拟沟槽10具有更大宽度，因而横跨多个虚拟沟槽10的第一接触窗口13，其开出难度显著降低，减小了光刻过程中的对准误差，提升了器件的可靠性。
作为优选方案，所述第一接触窗口13的左边界和右边界均超出虚拟沟槽区的边界，从而使得用于加工第一接触窗口13的光刻过程有了更大的偏移余量，进一步降低了光刻过程中的对准难度，减小了光刻过程中的对准误差，有利于避免因误差过大影响器件的可靠性。
本实施例中，每个虚拟沟槽区包括两个与有源沟槽9平行的的纵向虚拟沟槽10，两个虚拟沟槽10之间通过三个相互平行的桥连17连接。所述第一P型阱区6a既包括有源沟槽9与虚拟沟槽10之间的P型阱区，也包括在虚拟沟槽区区域内虚拟沟槽10与虚拟沟槽10之间的P型阱区；虚拟沟槽10与虚拟沟槽10之间的两个第一P型阱区6a，各自通过两个第一接触窗口13与金属发射极8导通连接；有源沟槽9与虚拟沟槽10之间的第一P型阱区6a，各自通过一个第二接触窗口14与金属发射极8导通连接，具体连接方式为：有源沟槽9与虚拟沟槽10之间的第一P型阱区6a顶面设有与有源沟槽9平行且呈间隔分布的N＋发射区15和P+接触区16，所述N＋发射区15和P+接触区16通过第二接触窗口14与金属发射极8导通连接。所述第二P型阱区6b为虚拟沟槽区区域内虚拟沟槽10与虚拟沟槽10之间处于电位浮空状态的P型阱区。有源沟槽9由栅氧化层12和填充于栅氧化层12内的多晶硅11构成。虚拟沟槽10由栅氧化层12和填充于栅氧化层12内的多晶硅11构成，虚拟沟槽10中的多晶硅11通过第一接触窗口13与金属发射极8相连。当刻蚀第一接触窗口13和第二接触窗口14时，只刻穿介质层7并停止于多晶硅11外表面的栅氧化层12。其中第二接触窗口14为与有源沟槽9和虚拟沟槽10平行的条状结构，第一接触窗口13为横跨两个虚拟沟槽10的条状结构。
以上实施例中，有源沟槽9与虚拟沟槽10的数目比例、虚拟沟槽10之间的桥连17数量均是可以变化的，每个虚拟沟槽区中跨越虚拟沟槽10的四个第一接触窗口13至少保留一个。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (4)
1.一种IGBT器件结构，包括自下至上依次分布的金属集电极（1）、P型集电极（2）、N型场终止层（3）、N—漂移区（4）、N型CS层（5）、P型阱区、介质层（7）和金属发射极（8），其特征是，所述器件顶面开设有若干间隔分布的有源沟槽（9）和虚拟沟槽区，所述虚拟沟槽区包括不少于一个桥连（17）和若干通过桥连（17）连接的虚拟沟槽（10），有源沟槽（9）、虚拟沟槽（10）和桥连（17）均贯穿P型阱区和N型CS层（5），深入至N—漂移区（4）上表面；所述P型阱区包括若干被虚拟沟槽（10）和桥连（17）隔离形成的第一P型阱区（6a）和第二P型阱区（6b），所述介质层（7）开设有接触窗口，所述第一P型阱区（6a）通过接触窗口与金属发射极（8）导通连接，所述第二P型阱区（6b）处于电位浮空状态；
所述接触窗口包括横跨不少于一个虚拟沟槽（10）的第一接触窗口（13），位于相邻虚拟沟槽（10）与虚拟沟槽（10）之间的第一P型阱区（6a）通过第一接触窗口（13）与金属发射极（8）导通连接；
所述第一接触窗口（13）的左边界或／和右边界超出虚拟沟槽区的边界；
所述接触窗口还包括第二接触窗口（14），位于相邻有源沟槽（9）与虚拟沟槽（10）之间的第一P型阱区（6a）通过第二接触窗口（14）与金属发射极（8）导通连接。
2.根据权利要求1所述的IGBT器件结构，其特征是，有源沟槽（9）与虚拟沟槽（10）之间的第一P型阱区（6a）顶面设有间隔分布的N＋发射区（15）和P+接触区（16），所述N＋发射区（15）和P+接触区（16）通过第二接触窗口（14）与金属发射极（8）导通连接。
3.根据权利要求1或2所述的IGBT器件结构，其特征是，第一接触窗口（13）或／和第二接触窗口（14）为条状结构。
4.根据权利要求1或2所述的IGBT器件结构，其特征是，第一接触窗口（13）或／和第二接触窗口（14）为刻蚀形成的通孔，所述通孔内填充有导体，所述导体包括钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910643939.2A CN110416283B (zh) | 2019-07-17 | 2019-07-17 | 一种igbt器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910643939.2A CN110416283B (zh) | 2019-07-17 | 2019-07-17 | 一种igbt器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110416283A CN110416283A (zh) | 2019-11-05 |
| CN110416283B true CN110416283B (zh) | 2022-11-01 |
Family
ID=68361726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910643939.2A Active CN110416283B (zh) | 2019-07-17 | 2019-07-17 | 一种igbt器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416283B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11894457B2 (en) | 2020-05-09 | 2024-02-06 | Joulwatt Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN111584635B (zh) * | 2020-05-13 | 2022-09-20 | 杰华特微电子股份有限公司 | 半导体器件 |
| CN113690296A (zh) * | 2020-05-19 | 2021-11-23 | 无锡华润上华科技有限公司 | 沟槽栅igbt器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449741B (zh) * | 2015-08-06 | 2019-04-05 | 常州中明半导体技术有限公司 | 一种绝缘栅双极型晶体管器件结构 |
| CN106960867B (zh) * | 2016-01-08 | 2020-04-21 | 常州中明半导体技术有限公司 | 一种绝缘栅双极型晶体管器件 |
-
2019
- 2019-07-17 CN CN201910643939.2A patent/CN110416283B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110416283A (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110416283B (zh) | 一种igbt器件结构 | |
| EP1089343A2 (en) | Semiconductor device with trench gate | |
| US11380784B2 (en) | Semiconductor device | |
| US10217830B2 (en) | Semiconductor device having trenches with enlarged width regions | |
| JP2016082097A (ja) | 半導体装置 | |
| CN109075199A (zh) | 半导体装置 | |
| US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
| CN204102904U (zh) | 半导体装置 | |
| CN113054009A (zh) | 一种沟槽igbt芯片 | |
| CN105706241B (zh) | Mos双极器件 | |
| JP2987040B2 (ja) | 絶縁ゲート型半導体装置 | |
| CN110429133B (zh) | 一种绝缘栅双极型晶体管 | |
| CN109065620B (zh) | 一种具有低米勒电容的igbt器件 | |
| CN117747648A (zh) | 半导体装置 | |
| CN117637828A (zh) | 半导体装置 | |
| CN105830221A (zh) | 反向传导半导体装置 | |
| CN117116937A (zh) | 一种rc-igbt器件结构及制备方法 | |
| US20220320322A1 (en) | Igbt with a variation of trench oxide thickness regions | |
| CN110718586B (zh) | 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 | |
| JP2011009539A (ja) | 半導体装置 | |
| JP2001015738A (ja) | 半導体装置 | |
| CN218585990U (zh) | 一种带有补偿沟道的igbt芯片 | |
| CN117457741A (zh) | 一种分离栅mosfet器件及其制作方法 | |
| CN116053299A (zh) | 碳化硅半导体器件及其制备方法 | |
| CN103872116A (zh) | 功率半导体设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |