CN110429133B - 一种绝缘栅双极型晶体管 - Google Patents
一种绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN110429133B CN110429133B CN201910644272.8A CN201910644272A CN110429133B CN 110429133 B CN110429133 B CN 110429133B CN 201910644272 A CN201910644272 A CN 201910644272A CN 110429133 B CN110429133 B CN 110429133B
- Authority
- CN
- China
- Prior art keywords
- type well
- well region
- contact
- bridging
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了功率半导体器件技术领域的一种绝缘栅双极型晶体管，旨在解决如何更加灵活地调整导通压降与关断损耗的折中关系，在保证饱和压降不增大的前提下，更好地优化开关损耗的技术问题。所述器件顶面开设有若干间隔分布的有源沟槽区和虚拟沟槽区，所述有源沟槽区包括不少于一个桥连和若干通过桥连连接的有源沟槽，所述P型阱区包括不少于一个被有源沟槽和桥连隔离形成的电位浮空的第二P型阱区，所述介质层开设有若干接触窗口，所述P型阱区还包括通过接触窗口与金属发射极导通连接的第一P型阱区。
Description
技术领域
本发明涉及一种绝缘栅双极型晶体管，属于功率半导体器件技术领域。
背景技术
绝缘栅双极型晶体管兼具双极型三极管和绝缘栅型场效应管的高耐压特性和低导通阻抗的优势，还具有栅极控制简单、输入阻抗高、开关速度快、电流密度大、饱和压降低等特性。
绝缘栅双极型晶体管的导通压降和耐压特性及关断损耗，是衡量器件性能的重要参数。降低其导通压降可以有效降低功率损耗，减小产品发热，提高功率转换效率；耐压不足可能导致绝缘栅双极型晶体管器件使用时出现击穿烧毁的风险。如何更加灵活地调整导通压降与关断损耗的折中关系，在保证饱和压降不增大的前提下，更好地优化开关损耗，成为本领域技术人员亟待解决的一个重要问题。
发明内容
针对现有技术的不足，本发明的目的在于提供一种绝缘栅双极型晶体管，以解决现有技术中的绝缘栅双极型晶体管导通压降较高、耐压不足，以及关断损耗难以进一步优化的技术问题。
为解决上述技术问题，本发明所采用的技术方案是：
一种绝缘栅双极型晶体管，包括自下至上依次分布的金属集电极、P型集电极、N型场终止层、N—漂移区、N型CS层、P型阱区、介质层和金属发射极，所述器件顶面开设有若干间隔分布的有源沟槽区和虚拟沟槽区，所述有源沟槽区包括不少于一个桥连和若干通过桥连连接的有源沟槽，所述虚拟沟槽区包括不少于一个桥连和若干通过桥连连接的虚拟沟槽，有源沟槽、虚拟沟槽和桥连均贯穿P型阱区和N型CS层，深入至N—漂移区上表面；所述P型阱区包括不少于一个被有源沟槽和桥连隔离形成的电位浮空的第二P型阱区，所述介质层开设有若干接触窗口，所述P型阱区还包括通过接触窗口与金属发射极导通连接的第一P型阱区。
进一步地，所述接触窗口包括横跨不少于一个虚拟沟槽的第一接触窗口，位于相邻虚拟沟槽与虚拟沟槽之间的第一P型阱区通过第一接触窗口与金属发射极导通连接。
进一步地，所述第一接触窗口的左边界或／和右边界超出虚拟沟槽区的边界。
进一步地，所述接触窗口还包括第二接触窗口，位于相邻有源沟槽与虚拟沟槽之间的第一P型阱区通过第二接触窗口与金属发射极导通连接。
进一步地，相邻有源沟槽与虚拟沟槽之间的第一P型阱区顶面设有间隔分布的N＋发射区和P+接触区，所述N＋发射区和P+接触区通过第二接触窗口与金属发射极导通连接。
进一步地，第一接触窗口或／和第二接触窗口为条状结构。
进一步地，第一接触窗口或／和第二接触窗口为刻蚀形成的通孔，所述通孔内填充有导体，所述导体包括钨。
与现有技术相比，本发明所达到的有益效果：被有源沟槽和桥连隔离形成的电位浮空的第二P型阱区，其底部存储载流子，从而能降低器件的通态压降；由若干虚拟沟槽通过桥连连接形成的虚拟沟槽区结构，相对于独立的虚拟沟槽结构，降低了米勒电容，改善了开关特性，降低了关断损耗；通过增减虚拟沟槽区中虚拟沟槽的数量，能够灵活调整导通压降与关断损耗的折中关系，更好地优化开关损耗。
附图说明
图1是本发明实施例提供的一种绝缘栅双极型晶体管截面示意图。
图中：1、金属集电极；2、P型集电极；3、N型场终止层；4、N—漂移区；5、N型CS层；6a、第一P型阱区；6b、第二P型阱区；7、介质层；8、金属发射极；9、有源沟槽；10、虚拟沟槽；101、有源沟槽区；102、虚拟沟槽区；11、多晶硅；12、栅氧化层；13、第一接触窗口；14、第二接触窗口；15、N＋发射区；16、P+接触区；17、桥连。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
需要说明的是，在本发明的描述中，术语“前”、“后”、“左”、“右”、“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图中所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。本发明描述中使用的术语“前”、“后”、“左”、“右”、“上”、“下”指的是附图中的方向，术语“内”、“外”分别指的是朝向或远离特定部件几何中心的方向。
如图1所示，是本发明实施例提供的一种绝缘栅双极型晶体管截面示意图，所述器件包括自下至上依次分布的金属集电极1、P型集电极2、N型场终止层3、N—漂移区4、N型CS层5、P型阱区、介质层7和金属发射极8，所述器件顶面开设有若干间隔分布的有源沟槽区101和虚拟沟槽区102，所述有源沟槽区101包括不少于一个桥连17和若干通过桥连17连接的有源沟槽9，所述虚拟沟槽区102包括不少于一个桥连17和若干通过桥连17连接的虚拟沟槽10，有源沟槽9、虚拟沟槽10和桥连17均贯穿P型阱区和N型CS层5，深入至N—漂移区4上表面；所述P型阱区包括不少于一个被有源沟槽9和桥连17隔离形成的电位浮空的第二P型阱区6b，所述介质层7开设有若干接触窗口，所述P型阱区还包括通过接触窗口与金属发射极8导通连接的第一P型阱区6a。
更具体地，所述接触窗口包括横跨不少于一个虚拟沟槽10的第一接触窗口13，位于相邻虚拟沟槽10与虚拟沟槽10之间的第一P型阱区6a通过第一接触窗口13与金属发射极8导通连接；所述接触窗口还包括第二接触窗口14，位于相邻有源沟槽9与虚拟沟槽10之间的第一P型阱区6a通过第二接触窗口14与金属发射极8导通连接；第一接触窗口13和第二接触窗口14均为刻蚀形成的通孔，所述通孔内填充有导体，所述导体包括钨。
被有源沟槽9和桥连17隔离形成的电位浮空的第二P型阱区6b，其底部存储载流子，从而能降低器件的通态压降；由若干虚拟沟槽10通过桥连17连接形成的虚拟沟槽区102结构，相对于独立的虚拟沟槽10结构，降低了米勒电容，改善了开关特性，降低了关断损耗；通过增减虚拟沟槽区102中虚拟沟槽10的数量，能够灵活调整导通压降与关断损耗的折中关系，更好地优化开关损耗。
作为优选方案，所述第一接触窗口13的左边界和右边界均超出虚拟沟槽区102的边界，从而使得用于加工第一接触窗口13的光刻过程有了更大的偏移余量，进一步降低了光刻过程中的对准难度，减小了光刻过程中的对准误差，有利于避免因误差过大影响器件的可靠性。
本实施例中，每个有源沟槽区101包括两个相互平行的有源沟槽9，两个有源沟槽9之间通过两个相互平行的桥连17连接；每个虚拟沟槽区包括两个与有源沟槽9平行的的纵向虚拟沟槽10，两个虚拟沟槽10之间通过三个相互平行的桥连17连接。
所述第一P型阱区6a，既包括相邻有源沟槽9与虚拟沟槽10之间的P型阱区，也包括在虚拟沟槽区区域内相邻虚拟沟槽10与虚拟沟槽10之间的P型阱区；虚拟沟槽10与虚拟沟槽10之间的两个第一P型阱区6a，各自通过两个第一接触窗口13与金属发射极8导通连接；有源沟槽9与虚拟沟槽10之间的第一P型阱区6a，各自通过一个第二接触窗口14与金属发射极8导通连接，具体连接方式为：相邻有源沟槽9与虚拟沟槽10之间的第一P型阱区6a顶面设有与有源沟槽9平行且呈间隔分布的N＋发射区15和P+接触区16，所述N＋发射区15和P+接触区16通过第二接触窗口14与金属发射极8导通连接。
所述第二P型阱区6b，既包括相邻有源沟槽9与有源沟槽9之间的电位浮空状态的P型阱区，也包括虚拟沟槽区区域内相邻虚拟沟槽10与虚拟沟槽10之间处于电位浮空状态的P型阱区。
有源沟槽9由栅氧化层12和填充于栅氧化层12内的多晶硅11构成。虚拟沟槽10由栅氧化层12和填充于栅氧化层12内的多晶硅11构成，虚拟沟槽10中的多晶硅11通过第一接触窗口13与金属发射极8相连。当刻蚀第一接触窗口13和第二接触窗口14时，只刻穿介质层7并停止于多晶硅11外表面的栅氧化层12。其中第二接触窗口14为与有源沟槽9和虚拟沟槽10平行的条状结构，第一接触窗口13为横跨两个虚拟沟槽10的条状结构。
以上实施例中，有源沟槽9与虚拟沟槽10的数目比例、虚拟沟槽10之间的桥连17数量、有源沟槽9之间的桥连17数量均是可以变化的，每个虚拟沟槽区102中跨越虚拟沟槽10的四个第一接触窗口13至少保留一个。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (3)
1.一种绝缘栅双极型晶体管，其特征是，包括自下至上依次分布的金属集电极（1）、P型集电极（2）、N型场终止层（3）、N—漂移区（4）、N型CS层（5）、P型阱区、介质层（7）和金属发射极（8），所述金属发射极（8）顶面开设有若干间隔分布的有源沟槽区（101）和虚拟沟槽区（102），所述有源沟槽区（101）包括不少于一个桥连（17）和若干通过桥连（17）连接的有源沟槽（9），所述虚拟沟槽区（102）包括不少于一个桥连（17）和若干通过桥连（17）连接的虚拟沟槽（10），有源沟槽（9）、虚拟沟槽（10）和桥连（17）均贯穿P型阱区和N型CS层（5），深入至N—漂移区（4）上表面；所述P型阱区包括不少于一个被有源沟槽（9）和桥连（17）隔离形成的电位浮空的第二P型阱区（6b），所述介质层（7）开设有若干接触窗口，所述P型阱区还包括通过接触窗口与金属发射极（8）导通连接的第一P型阱区（6a）；
所述接触窗口包括横跨不少于一个虚拟沟槽（10）的第一接触窗口（13），位于相邻虚拟沟槽（10）与虚拟沟槽（10）之间的第一P型阱区（6a）通过第一接触窗口（13）与金属发射极（8）导通连接；
所述第一接触窗口（13）的左边界或／和右边界超出虚拟沟槽区的边界；
所述接触窗口还包括第二接触窗口（14），位于相邻有源沟槽（9）与虚拟沟槽（10）之间的第一P型阱区（6a）通过第二接触窗口（14）与金属发射极（8）导通连接；
相邻有源沟槽（9）与虚拟沟槽（10）之间的第一P型阱区（6a）顶面设有间隔分布的N＋发射区（15）和P+接触区（16），所述N＋发射区（15）和P+接触区（16）通过第二接触窗口（14）与金属发射极（8）导通连接。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征是，第一接触窗口（13）或／和第二接触窗口（14）为条状结构。
3.根据权利要求1所述的绝缘栅双极型晶体管，其特征是，第一接触窗口（13）或／和第二接触窗口（14）为刻蚀形成的通孔，所述通孔内填充有导体，所述导体包括钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910644272.8A CN110429133B (zh) | 2019-07-17 | 2019-07-17 | 一种绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910644272.8A CN110429133B (zh) | 2019-07-17 | 2019-07-17 | 一种绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110429133A CN110429133A (zh) | 2019-11-08 |
| CN110429133B true CN110429133B (zh) | 2022-11-01 |
Family
ID=68409809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910644272.8A Active CN110429133B (zh) | 2019-07-17 | 2019-07-17 | 一种绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110429133B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113054009B (zh) * | 2019-12-27 | 2024-02-23 | 株洲中车时代半导体有限公司 | 一种沟槽igbt芯片 |
| CN112768424A (zh) * | 2021-01-21 | 2021-05-07 | 厦门市必易微电子技术有限公司 | 一种采用功率半桥叠封方案的半导体器件和半桥电路模块 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449741B (zh) * | 2015-08-06 | 2019-04-05 | 常州中明半导体技术有限公司 | 一种绝缘栅双极型晶体管器件结构 |
| CN106960867B (zh) * | 2016-01-08 | 2020-04-21 | 常州中明半导体技术有限公司 | 一种绝缘栅双极型晶体管器件 |
| CN107863383B (zh) * | 2016-09-22 | 2021-05-07 | 常州中明半导体技术有限公司 | 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构 |
-
2019
- 2019-07-17 CN CN201910644272.8A patent/CN110429133B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110429133A (zh) | 2019-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11450763B2 (en) | IGBT power device and fabrication method therefor | |
| CN111403341B (zh) | 降低窄控制栅结构栅电阻的金属布线方法 | |
| CN103733344A (zh) | 半导体装置 | |
| EP4084083A1 (en) | Trench igbt chip | |
| CN110416283B (zh) | 一种igbt器件结构 | |
| US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
| CN110277439B (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 | |
| CN108493241B (zh) | 一种具有内置jfet结构的igbt器件 | |
| CN110416294B (zh) | 一种高耐压低损耗超结功率器件 | |
| WO2014087986A1 (ja) | 半導体装置およびそれを用いた電力変換装置 | |
| JP2017501567A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| CN112234095A (zh) | 含有增强元胞设计的功率mosfet器件 | |
| CN110429133B (zh) | 一种绝缘栅双极型晶体管 | |
| CN110379852A (zh) | 能降低米勒电容的沟槽型igbt器件 | |
| CN109065620B (zh) | 一种具有低米勒电容的igbt器件 | |
| CN109148572A (zh) | 一种反向阻断型fs-gbt | |
| CN117637828B (zh) | 半导体装置 | |
| US20160307888A1 (en) | Reverse-conducting semiconductor device | |
| CN117747648A (zh) | 半导体装置 | |
| CN110444588B (zh) | 能降低正向导通压降的沟槽igbt器件 | |
| CN108766998B (zh) | 一种具有凹槽栅型jfet结构的igbt器件 | |
| CN207602575U (zh) | 提升抗闩锁能力的低通态压降igbt | |
| CN108417622B (zh) | Igbt器件 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN111883586A (zh) | 一种具有抗闩锁能力的igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |