CN218585990U - 一种带有补偿沟道的igbt芯片 - Google Patents
一种带有补偿沟道的igbt芯片 Download PDFInfo
- Publication number
- CN218585990U CN218585990U CN202222958188.3U CN202222958188U CN218585990U CN 218585990 U CN218585990 U CN 218585990U CN 202222958188 U CN202222958188 U CN 202222958188U CN 218585990 U CN218585990 U CN 218585990U
- Authority
- CN
- China
- Prior art keywords
- contact hole
- region
- emitter region
- type base
- adjacent gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 4
- 230000005516 deep trap Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003834 intracellular effect Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及一种带有补偿沟道的IGBT芯片，其元胞内设置左发射极区及左接触孔，右发射极区及右接触孔，P型基区内形成偏左和偏右的两个P+深阱区，这使得即使各接触孔发生一定偏移，主发射极区一侧的导电沟道阈值升高、电流降低，但左发射极区或右发射极区下方的导电沟道由于阈值降低，电流升高，从而补偿了元胞内电流的降低，保证了芯片的性能及可靠性。
Description
技术领域
本实用新型涉及一种IGBT芯片，尤其涉及一种带有补偿沟道的IGBT芯片。
背景技术
在IGBT芯片中，相邻沟槽栅之间具有向P+深阱区进行高浓度P型杂质注入的接触孔。随着沟槽型IGBT芯片性能的逐步优化，其原胞尺寸也不断减小，这使得该接触孔与相邻栅极的距离也随之减小。
由于硅片翘曲或光刻对准精度的缘故，接触孔及P型杂质不可避免的会偏离其设计中心。当该偏离超过一定范围后，就会显著增大相应沟槽的阈值电压，沟槽的导电能力被极大削弱，开通压降升高，元胞电流降低，进而降低了芯片的整体性能，使其不能达到相关参数的设计要求。
实用新型内容
针对上述接触孔及P型杂质注入偏差导致的元胞电流降低的缺陷，本实用新型的目的是提供一种带有补偿沟道的IGBT芯片，该带有补偿沟道的IGBT芯片能够有效缓解由接触孔及P型杂质注入偏差导致的元胞电流的降低。
本实用新型的带有补偿沟道的IGBT芯片，包括芯片本体，芯片本体包括N型基区、位于N型基区下方的集电极区、位于集电极区下方并与集电极区连接的集电极金属、位于N型基区上方的P型基区、位于P型基区上方的绝缘介质层及绝缘介质层上方的发射极金属，芯片本体内设有多个栅沟槽，栅沟槽内设有多晶硅栅极，相邻栅沟槽之间设有主发射极区、左发射极区及右发射极区，所述主发射极区的两侧分别与相邻栅沟槽连接，所述左发射极区的一端与左侧相邻栅沟槽连接，另一端与右侧相邻栅沟槽隔开，所述右发射极区的右端与右侧相邻栅沟槽连接，另一端与左侧相邻栅沟槽隔开；
相邻栅沟槽之间还设有顶端均位于绝缘介质层的主接触孔、左接触孔及右接触孔，所述主接触孔位于主发射极区的中部，所述左接触孔与左侧相邻栅沟槽的距离，小于与右侧相邻栅沟槽的距离，所述右接触孔与右侧相邻栅沟槽的距离，小于与左侧相邻栅沟槽的距离，主接触孔的底端经主发射极区后延伸至P型基区，左接触孔的底端经左发射极区后延伸至P型基区，右接触孔的底端经右发射极区后延伸至P型基区；
所述发射极金属分别延伸至主接触孔、左接触孔及右接触孔内，所述主接触孔、左接触孔及右接触孔的下方均设有位于P型基区内的P+深阱区。
该带有补偿沟道的IGBT芯片的优点在于，其元胞内的相邻栅沟槽之间具有位于中部的主接触孔、靠近左侧栅沟槽的左接触孔及靠近右侧栅沟槽的右接触孔，对应的，由各接触孔P杂质注入后形成的P+深阱区包括位于中部的P+深阱区、靠近左侧栅沟槽的P+深阱区及靠近右侧栅沟槽的P+深阱区。当由于硅片翘曲或光刻对准偏差导致各接触孔产生一定偏差时，不仅位于中部的P+深阱区产生偏差，同时左接触孔及右接触孔下方的P+深阱区也产生相应的偏差，从而实现了对沟道及元胞电流的补偿。
进一步的，本实用新型的带有补偿沟道的IGBT芯片，N型基区与集电极区之间设有N型场终止区。
上述说明仅是本实用新型技术方案的概述，为了能够更清楚地了解本实用新型的技术手段，并依照说明书的内容予以具体实施，以下以本实用新型的实施例对其进行详细说明。
附图说明
图1是带有补偿沟道的IGBT芯片的平面图；
图2是与图1中C2虚线对应的IGBT芯片剖面图；
图3是与图1中C1虚线对应的IGBT芯片剖面图；
图4是与图1中C3虚线对应的IGBT芯片剖面图。
图中，N型基区1，集电极区2，集电极金属3，P型基区4，绝缘介质层5，发射极金属6，栅沟槽7，多晶硅栅极8，主发射极区9，左发射极区10，右发射极区11，主接触孔12，左接触孔13，右接触孔14，P+深阱区15，N型场终止区16。
具体实施方式
下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。
参见图1至4，本实施例的带有补偿沟道的IGBT芯片，包括芯片本体，芯片本体包括N型基区1、位于N型基区下方的集电极区2、位于集电极区下方并与集电极区连接的集电极金属3、位于N型基区上方的P型基区4、位于P型基区上方的绝缘介质层5及绝缘介质层上方的发射极金属6，芯片本体内设有多个栅沟槽7，栅沟槽内设有多晶硅栅极8，相邻栅沟槽之间设有主发射极区9、左发射极区10及右发射极区11，主发射极区的两侧分别与相邻栅沟槽连接，左发射极区的一端与左侧相邻栅沟槽连接，另一端与右侧相邻栅沟槽隔开，右发射极区的右端与右侧相邻栅沟槽连接，另一端与左侧相邻栅沟槽隔开；
相邻栅沟槽之间还设有顶端均位于绝缘介质层的主接触孔12、左接触孔13及右接触孔14，主接触孔位于主发射极区的中部，左接触孔与左侧相邻栅沟槽的距离，小于与右侧相邻栅沟槽的距离，右接触孔与右侧相邻栅沟槽的距离，小于与左侧相邻栅沟槽的距离，由于主接触孔位于主发射极区的中部，即单个元胞的中部，这使得左发射极区偏向主接触孔的左侧，右发射极区偏向主接触孔的右侧，主接触孔的底端经主发射极区后延伸至P型基区，左接触孔的底端经左发射极区后延伸至P型基区，右接触孔的底端经右发射极区后延伸至P型基区；
发射极金属分别延伸至主接触孔、左接触孔及右接触孔内，主接触孔、左接触孔及右接触孔的下方均设有位于P型基区内的P+深阱区15。
本实用新型的带有补偿沟道的IGBT芯片，其元胞内的相邻栅沟槽之间具有位于中部的主接触孔、靠近左侧栅沟槽的左接触孔及靠近右侧栅沟槽的右接触孔，对应的，由各接触孔P杂质注入后形成的P+深阱区包括位于中部的P+深阱区、靠近左侧栅沟槽的P+深阱区及靠近右侧栅沟槽的P+深阱区。当由于硅片翘曲或光刻对准偏差导致各接触孔产生一定偏差时，不仅位于中部的P+深阱区产生偏差，同时左接触孔及右接触孔下方的P+深阱区也产生相应的偏差，从而实现了对沟道及元胞电流的补偿。
具体的，当各接触孔没有偏移或偏移较小时，位于主发射极区下方的导电沟道正常工作，而位于左发射极区与右发射极区下方的补偿用导电沟道，由于P杂质的影响，其阈值电压远大于正常导电沟道，其沟道内的电流可以忽略，此时IGBT芯片与普通芯片类似。
当各接触孔向右偏移一定距离后，此时位于右发射区下方的导电沟道由于与P+深阱区靠近，其阈值电压进一步增加，导电沟道内的电流可以忽略不计。
此时，主发射极区下方右侧的导电沟道由于与主接触孔下方的P+深阱区靠近，其阈值电压增大，沟道内的电流降低，但由于左接触孔下方的P+深阱区也向右侧偏移，左发射极区下方的导电沟道距离该P+深阱区的距离增大，进而降低了该导电沟道的阈值电压、增加了导电沟道内的沟道电流。增加的沟道电流将有效地补偿主发射极区下方右侧的沟道电流，从而缓解或消除元胞电流的降低。
当各接触孔向左偏移时，补偿的过程与向右偏移时类似，此处不再赘述。
具体实施时，主发射极区两侧均与相邻栅沟槽连接，主接触孔位于元胞的中部，其由绝缘介质层经主发射极区延伸至P型基区内，其底端位于P型基区表面的P+深阱区。
左发射极区只与左侧的栅沟槽连接，左接触孔偏离元胞中心向左并经绝缘介质层、左发射极区伸入至P型基区内，其底端位于P型基区表面的P+深阱区。右发射极区及右接触孔与此类似，不再赘述。
制备时，相较于现有的IGBT芯片，该带有补偿沟道的IGBT芯片只是增加了左发射极区、左接触孔及右发射极区、右接触孔相应的工艺步骤，而左发射极区的制备与现有芯片的发射极区制备方法类似，只是其在注入时，注入区域偏向元胞左侧，类似的右发射极区偏向元胞的右侧，其具体制备过程不再赘述。
作为优选，本实施例的带有补偿沟道的IGBT芯片，N型基区与集电极区之间设有N型场终止区16。
以上仅是本实用新型优选的实施方式，用于辅助本领域技术人员实现相应的技术方案，而并不用于限制本实用新型的保护范围，本实用新型的保护范围由所附权利要求限定。应当指出，对于本领域的普通技术人员来说，在本实用新型的技术方案基础上，可做出若干与其等同的改进和变型，这些改进和变型也应视为本实用新型的保护范围。同时，应当理解，虽然本说明书按照上述实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (2)
1.一种带有补偿沟道的IGBT芯片，包括芯片本体，芯片本体包括N型基区(1)、位于N型基区下方的集电极区(2)、位于集电极区下方并与集电极区连接的集电极金属(3)、位于N型基区上方的P型基区(4)、位于P型基区上方的绝缘介质层(5)及绝缘介质层上方的发射极金属(6)，芯片本体内设有多个栅沟槽(7)，栅沟槽内设有多晶硅栅极(8)，其特征在于：相邻栅沟槽之间设有主发射极区(9)、左发射极区(10)及右发射极区(11)，所述主发射极区的两侧分别与相邻栅沟槽连接，所述左发射极区的一端与左侧相邻栅沟槽连接，另一端与右侧相邻栅沟槽隔开，所述右发射极区的右端与右侧相邻栅沟槽连接，另一端与左侧相邻栅沟槽隔开；
相邻栅沟槽之间还设有顶端均位于绝缘介质层的主接触孔(12)、左接触孔(13)及右接触孔(14)，所述主接触孔位于主发射极区的中部，所述左接触孔与左侧相邻栅沟槽的距离，小于与右侧相邻栅沟槽的距离，所述右接触孔与右侧相邻栅沟槽的距离，小于与左侧相邻栅沟槽的距离，主接触孔的底端经主发射极区后延伸至P型基区，左接触孔的底端经左发射极区后延伸至P型基区，右接触孔的底端经右发射极区后延伸至P型基区；
所述发射极金属分别延伸至主接触孔、左接触孔及右接触孔内，所述主接触孔、左接触孔及右接触孔的下方均设有位于P型基区内的P+深阱区(15)。
2.根据权利要求1所述的带有补偿沟道的IGBT芯片，其特征在于：N型基区与集电极区之间设有N型场终止区(16)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222958188.3U CN218585990U (zh) | 2022-11-07 | 2022-11-07 | 一种带有补偿沟道的igbt芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222958188.3U CN218585990U (zh) | 2022-11-07 | 2022-11-07 | 一种带有补偿沟道的igbt芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218585990U true CN218585990U (zh) | 2023-03-07 |
Family
ID=85377726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222958188.3U Active CN218585990U (zh) | 2022-11-07 | 2022-11-07 | 一种带有补偿沟道的igbt芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218585990U (zh) |
-
2022
- 2022-11-07 CN CN202222958188.3U patent/CN218585990U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101764618B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN109659351B (zh) | 绝缘栅双极晶体管 | |
| US20200020798A1 (en) | Power mosfet with an integrated pseudo-schottky diode in source contact trench | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN114582863A (zh) | 沟槽栅功率器件 | |
| CN111725306B (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| US20070075376A1 (en) | Semiconductor device | |
| CN117712156B (zh) | 一种电容可调的sgt igbt结构及制备方法 | |
| CN117637828B (zh) | 半导体装置 | |
| US11374119B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN116666445B (zh) | 一种低栅极内阻屏蔽栅沟槽mosfet | |
| CN107644903B (zh) | 具有高抗短路能力的沟槽栅igbt器件及其制备方法 | |
| CN117747648A (zh) | 半导体装置 | |
| CN218585990U (zh) | 一种带有补偿沟道的igbt芯片 | |
| CN115050815B (zh) | 一种自保护的半导体结构及制造方法 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| US20220209004A1 (en) | Semi-SGT MOSFET Device and Method for Making the Same | |
| CN115513282A (zh) | 一种带有补偿沟道的igbt芯片 | |
| CN210607269U (zh) | 一种内置肖特基结构的屏蔽栅型半导体功率器件 | |
| CN213150783U (zh) | 沟槽功率半导体器件 | |
| US11502192B2 (en) | Monolithic charge coupled field effect rectifier embedded in a charge coupled field effect transistor | |
| US20240178277A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN117637830A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |