CN116053299A - 碳化硅半导体器件及其制备方法 - Google Patents

碳化硅半导体器件及其制备方法 Download PDF

Info

Publication number
CN116053299A
CN116053299A CN202310068076.7A CN202310068076A CN116053299A CN 116053299 A CN116053299 A CN 116053299A CN 202310068076 A CN202310068076 A CN 202310068076A CN 116053299 A CN116053299 A CN 116053299A
Authority
CN
China
Prior art keywords
region
epitaxial layer
schottky
substrate
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310068076.7A
Other languages
English (en)
Inventor
李立均
郭元旭
王敏
周豪
陶永洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Hunan Sanan Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Sanan Semiconductor Co Ltd filed Critical Hunan Sanan Semiconductor Co Ltd
Priority to CN202310068076.7A priority Critical patent/CN116053299A/zh
Publication of CN116053299A publication Critical patent/CN116053299A/zh
Priority to US18/446,989 priority patent/US20230387290A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本申请提供一种碳化硅半导体器件及其制备方法，包括衬底、设置于衬底上的外延层，和若干元胞单元，该元胞单元由设置在外延层中的两个相互连接的第一元胞和第二元胞组成，且第一元胞的第一结型场效应区与第二元胞中的第二肖特基电场区相连，每个元胞单元通过在第一结型场效应区与第二肖特基电场区之间设置一个与第一导电类型的外延层的导电类型相反的第二导电类型的注入区，以此利用该注入区与外延层产生空间电荷耗尽区，实现对结型场效应区和肖特基电场区接触的边缘起到电场的屏蔽和保护作用，提高器件的击穿电压以及可靠性。

Description

碳化硅半导体器件及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及碳化硅半导体器件及其制备方法。
背景技术
碳化硅具有高禁带宽度、高的临界电场、高热导率和高电子饱和速度等优异特性，是下一代功率半导体器件最突出的候选者。
但由于碳化硅半导体器件中寄生的场效应二极管(PiN二极管)的开启压降通常较高，相应的损耗也大。因此当前的一些碳化硅半导体器件在应用中往往反并联一个肖特基二极管，肖特基二极管的开启电压低，且反向恢复时间更小，因此更适用于碳化硅半导体器件的反并联使用。
然而，集肖特基二极管的碳化硅半导体器件，在器件处于反向耐压状态时，肖特基接触金属其中边缘存在电场集中效应，边缘处的电场最高，导致边缘处的肖特基势垒降低，导致器件的反向泄漏电流明显增加，并导致器件的击穿电压降低；另外，在器件处于反向耐压时，栅极边缘存在电场集中效应，栅极边缘电场明显高于其余位置，导致栅极可靠性降低，以致器件提前失效的问题发生。
发明内容
本申请提供一种碳化硅半导体器件及其制备方法，能够解决集肖特基二极管的碳化硅半导体器件，在器件处于反向耐压状态时，容易导致器件的击穿电压降低；以及栅极的可靠性降低，以致器件提前失效的问题。
为解决上述技术问题，本申请采用的第一个技术方案是：提供一种碳化硅半导体器件，包括：衬底、设置于所述衬底上的外延层，和若干元胞单元，其中，所述衬底和所述外延层具有第一导电类型；所述元胞单元由设在所述外延层中的第一元胞和第二元胞组成，所述第一元胞和所述第二元胞在所述外延层中连接；所述第一元胞包括：第一肖特基电场区和第一结型场效应区，设置于所述外延层中且彼此间隔，所述第一肖特基电场区和所述第一结型场效应区具有第一导电类型，所述第一肖特基电场区和所述第一结型场效应区从所述外延层向所述衬底延伸；第一阱区，设置于所述外延层中且从所述外延层向所述衬底延伸，所述第一阱区具有第二导电类型，且所述第一阱区和所述第一结型场效应区相连；第一阱区接触结构，设置于所述外延层中且从所述外延层向所述衬底延伸，且具有第二导电类型，所述第一阱区接触结构位于所述第一阱区远离所述第一结型场效应区的一侧，且与所述第一肖特基电场区相连；第一源区，设置于所述外延层中且从所述外延层向所述衬底延伸，且具有第一导电类型，所述第一源区设置在所述第一阱区内，且与所述第一阱区接触结构相连；第一肖特基接触电极，设置与所述第一肖特基电场区上；第一欧姆接触电极，设置在所述第一阱区接触结构上且设置在部分所述第一源区上；第一栅极结构，包括第一栅极和包覆所述第一栅极的第一层间介质层，所述第一栅极结构设置在第一结型场效应区上且延伸设置在部分所述第一源区上，所述第一栅极从部分的所述第一结型场效应区向所述第一源区延伸至部分的所述第一源区上；所述第二元胞包括：第二肖特基电场区和第二结型场效应区，设置于所述外延层中且彼此间隔，所述第二肖特基电场区和所述第二结型场效应区具有第一导电类型，所述第二肖特基电场区和所述第二结型场效应区从所述外延层向所述衬底延伸；第二阱区，设置于所述外延层中且从所述外延层向所述衬底延伸，所述第二阱区具有第二导电类型，且所述第二阱区和所述第二结型场效应区相连；第二阱区接触结构，设置于所述外延层中且从所述外延层向所述衬底延伸，且具有第二导电类型，所述第二阱区接触结构位于所述第二阱区远离所述第一结型场效应区的一侧，且与所述第二肖特基电场区相连；第二源区，设置于所述外延层中且从所述外延层的所述第一表面向衬底方向延伸，且具有第一导电类型，所述第二源区设置在所述第二阱区内，且与所述第二阱区接触结构相连；第二肖特基接触电极，设置与所述第二肖特基电场区上；第二欧姆接触电极，设置在所述第二阱区接触结构上且设置在部分所述第二源区上；第二栅极结构，包括第二栅极和包覆所述第二栅极的第二层间介质层，所述第二栅极结构设置在第二结型场效应区上且延伸设置在部分所述第二源区上，所述第二栅极从部分的所述第二结型场效应区向所述第二源区延伸至部分的所述第二源区上；其中，在所述外延层中，所述第一元胞中的所述第一结型场效应区与所述第二元胞中的所述第二肖特基电场区相连；且每个元胞单元包括一个设置于外延层中且具有第二导电类型的注入区，所述注入区从所述外延层向所述衬底延伸，所述注入区的第一端与所述第一栅极靠近所述第二肖特基电场区的一端的边缘相接，所述注入区的第二端与所述第二肖特基接触电极靠近所述第一结型场效应区的一端的边缘相接。
为解决上述技术问题，本申请采用的第二个技术方案是：提供一种碳化硅半导体器件，其特征在于，包括：衬底，具有第一导电类型；外延层，设置在所述衬底上，所述外延层具有第一导电类型；若干个掺杂区，间隔设置于所述外延层内且具有第二导电类型，每一所述掺杂区包括：阱区和阱区接触结构，且所述阱区与所述阱区接触结构均从所述外延层向所述衬底延伸；若干个结型场效应区和若干个肖特基电场区，其中，相邻的所述掺杂区之间形成有一个相连的所述结型场效应区和所述肖特基电场区，且所述结型场效应区与与其相连的所述掺杂区中的所述阱区相连，所述肖特基电场区与与其相连的所述掺杂区中的所述阱区接触结构相连；若干个源区，具有第一导电类型，且分别设置在对应的一个所述掺杂区内，所述源区与对应的所述阱区接触结构相连，所述源区从所述外延层向所述衬底延伸；若干个肖特基接触电极，分别设置在对应的一个所述肖特基电场区上；若干个欧姆接触电极，分别设置在对应的一个阱区接触结构上且延伸设置在对应的部分所述源区上；若干个栅极结构，分别设置在对应的一个结型场效应区上且延伸设置在对应的部分所述源区上，所述栅极结构包括：栅极和包裹所述栅极的层间介质层，所述栅极从对应的部分所述结型场效应区向对应的所述源区延伸且延伸至对应的部分所述源区上；若干个注入区，具有第二导电类型，且分别设置在相连的所述结型场效应区和所述肖特基电场区内，所述注入区从所述外延层向所述衬底延伸；其中，每个所述注入区的第一端与所述栅极靠近相邻的肖特基电场区的一端的边缘相接，每个所述注入区的第二端与所述肖特基接触电极靠近相邻的所述结型场效应区的一端的边缘相接。
为解决上述技术问题，本申请采用的第三个技术方案是：提供一种碳化硅半导体器件，其特征在于，所述碳化硅半导体器件包括若干元胞，所述元胞包括：衬底，具有第一导电类型；外延层，设置于所述衬底上，且具有第一导电类型；彼此间隔设置的肖特基电场区和结型场效应区，所述肖特基电场区和所述结型场效应区为第一导电类型，所述肖特基电场区和所述结型场效应区均从所述外延层的所述第一表面延伸到所述外延层中；阱区，具有第二导电类型，所述阱区的一侧与所述结型场效应区相连，所述阱区从所述外延层的所述第一表面延伸到所述外延层中；阱区接触结构，具有第二导电类型，所述阱区接触结构位于所述阱区远离所述结型场效应区的一侧，且与所述肖特基电场区相连，所述阱区接触区从所述外延层的所述第一表面延伸至所述外延层中；源区，具有第一导电类型，所述源区与所述阱区接触结构相连，所述源区设置在所述阱区内且从所述外延层的所述第一表面向所述阱区内延伸；肖特基接触电极，设置在所述肖特基电场区上；欧姆接触电极，设置在所述阱区接触结构上且设置在部分所述源区上；栅极结构，所述栅极结构包括栅极和包裹所述栅极的层间介质层，所述栅极结构设置在所述结型场效应区上且延伸设置在部分所述源区上，所述栅极从部分所述结型场效应区向所述源区延伸且延伸至部分的所述源区上；所述碳化硅半导体器件还包括注入区，具有第二导电类型，且所述注入区包括第一注入区和第二注入区，所述第一注入区设置于所述外延层内且与沿所述栅极远离所述阱区的一端的边缘向背离所述阱区的方向延伸，所述第二注入区设置于所述外延层内与所述肖特基接触电极远离阱区接触结构的一端的边缘相接。
为解决上述技术问题，本申请采用的第四个技术方案是：提供一种碳化硅半导体器件的制备方法，其特征在于，包括：提供具有第一导电类型的衬底；在所述衬底上设置具有第一导电类型的外延层；在所述外延层中间隔设置若干个具有第二导电类型的掺杂区，所述掺杂区包括阱区和阱区接触结构，所述阱区和所述阱区接触结构从所述外延层向所述衬底延伸；在相邻两个掺杂区之间形成结型场效应区和肖特基电场区，其中，所述结型场效应区与所述肖特基电场区相连，所述结型场效应区与所述阱区相连，所述肖特基电场区与所述阱区接触结构相连；在相连的所述结型场效应区与所述肖特基电场区内设置具有第二导电类型的注入区；在每个所述阱区内设置具有第一导电类型的源区，所述源区与对应的所述掺杂区内的所述阱区接触结构相连，且所述源区从所述外延层向衬底延伸；在所述外延层上形成若干个覆盖所述源区的部分、所述阱区从所述第一表面的露出部分、所述结型场效应区和所述注入区部分的栅极结构区，其中，所述栅极结构区包括栅极以及包裹所述栅极的层间介质；在相邻两个栅极结构区之间形成欧姆接触电极；对所述外延层上的若干所述栅极结构区进行刻蚀形成若干栅极结构，其中，所述栅极结构包括栅极以及包裹所述栅极的层间介质层；在所述栅极结构与所述欧姆接触电极之间形成肖特基接触电极；其中，每个所述注入区的第一端与所述栅极靠近相邻的肖特基电场区的一端的边缘相接，每个所述注入区的第二端与所述肖特基接触电极靠近相邻的所述第一结型场效应区的一端的边缘相接。
本申请的有益效果是，区别于现有技术，本申请提供一种碳化硅半导体器件及其制备方法，该碳化硅半导体器件通过在元胞的结型场效应区与另一相邻元胞的肖特基电场区之间设置一个与第一导电类型的外延层的导电类型相反的第二导电类型注入区，以此利用该注入区与外延层产生空间电荷耗尽区，实现同时对结型场效应区和肖特基电场区接触的边缘起到电场的屏蔽和保护作用，极大的降低了栅极结构和肖特基接触电极边缘的电场强度，从而有效的改善了肖特基电场区边缘电场集中导致的器件的泄漏电流增大，击穿电压降低的情况，提高了击穿电压；以及有效的降低了结型场效应区边缘电场集中导致的栅极的可靠性降低，提前失效的情况，提高了器件的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本申请提供的碳化硅半导体器件的一实施例的剖视图；
图2为图1中A区域的结构放大图；
图3为本申请提供的碳化硅半导体器件的一实施例的部分结构示意图；
图4为本申请提供的碳化硅半导体器件的另一实施例的剖视图；
图5为图4中B区域的结构放大图；
图6为本申请提供的碳化硅半导体器件的另一实施例的部分结构示意图；
图7为本申请提供的碳化硅半导体器件的又一实施例的剖视图；
图8为图7中C区域的结构放大图；
图9为本申请提供的碳化硅半导体器件的又一实施例的部分结构示意图；
图10为本申请提供的碳化硅半导体器件的制备方法的一实施例的流程示意图；
图11为本申请提供的碳化硅半导体器件的制备方法的一具体实施例的流程示意图；
图12为图11中经步骤S110后形成的部分碳化硅半导体器件的中间产品结构示意图；
图13为图11中经步骤S120后形成的部分碳化硅半导体器件的中间产品结构示意图；
图14为图11中经步骤S130后形成的部分碳化硅半导体器件的中间产品结构示意图；
图15为图11中经步骤S140后形成的部分碳化硅半导体器件的中间产品结构示意图；
图16为图11中经步骤S150后形成的部分碳化硅半导体器件的中间产品结构示意图；
图17为图11中经步骤S160后形成的部分碳化硅半导体器件的中间产品结构示意图；
图18为图11中经步骤S170后形成的部分碳化硅半导体器件的中间产品结构示意图。
标号说明：
碳化硅半导体器件-100；衬底-10；外延层-20；元胞-30；肖特基电场区-21；第一肖特基电场区-211；第二肖特基电场区-212；结型场效应区-22；第一结型场效应区-221；第二结型场效应区-222；阱区-31；第一阱区-311；第二阱区-312；阱区接触结构-32；第一阱区接触结构-321；第二阱区接触结构-322；源区-33；第一源区-331；第二源区-332；肖特基接触电极-34；第一肖特基接触电极-341；第二肖特基接触电极-342；欧姆接触电极-35；第一欧姆接触电极-351；第二欧姆接触电极-352；栅极结构-36；第一栅极结构-361；第二栅极结构-362；栅极-37；第一栅极-371；第二栅极-372；层间介质-380；层间介质层-38；第一层间介质层-381；第二层间介质层-382；光刻胶-39；注入区-40；第一注入区-41；第二注入区-42；第一重叠区-401；第二重叠区-402；第三重叠区-403；源极-50；漏极-60；第一方向-A。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
参阅图1-图3，图1为本申请提供的碳化硅半导体器件的一实施例的剖视图；图2为图1中A区域的结构放大图；图3为本申请提供的碳化硅半导体器件的一实施例的部分结构示意图。
碳化硅半导体器件100包括衬底10、设置于衬底10上的外延层20，和若干元胞单元，其中，衬底10和外延层20具有第一导电类型。
其中，为便于说明，本申请以图1所示的碳化硅半导体器件100包括一个元胞单元为例进行说明。元胞单元由设在外延层20中的第一元胞和第二元胞组成，第一元胞和第二元胞在外延层20中连接，且第一元胞至少包括第一肖特基电场区211、第一结型场效应区221、第一阱区311、第一阱区接触结构321、第一源区331、第一肖特基接触电极341、第一欧姆接触电极351以及第一栅极结构361；第二元胞至少包括第二肖特基电场区212、第二结型场效应区222、第二阱区312、第二阱区接触结构322、第二源区332、第二肖特基接触电极342、第二欧姆接触电极352以及第二栅极结构362。
具体的，第一肖特基电场区211和第一结型场效应区221设置于外延层20中且彼此间隔，第一肖特基电场区211和第一结型场效应区221具有第一导电类型，第一肖特基电场区211和第一结型场效应区221从外延层20向衬底10延伸；第一阱区311设置于外延层20中且从外延层20向衬底10延伸，第一阱区311具有第二导电类型，且第一阱区311和第一结型场效应区221相连；第一阱区接触结构321设置于外延层20中且从外延层20向衬底10延伸，且具有第二导电类型，第一阱区接触结构321位于第一阱区311远离第一结型场效应区221的一侧，且与第一肖特基电场区211相连；第一源区331设置于外延层20中且从外延层20向衬底10延伸，且具有第一导电类型，第一源区331设置在第一阱区311内，且与第一阱区接触结构321相连；第一肖特基接触电极341设置与第一肖特基电场区211上；第一欧姆接触电极351设置在第一阱区接触结构321上且设置在部分第一源区331上；第一栅极结构361包括第一栅极371和包覆第一栅极371的第一层间介质层381，第一栅极结构361设置在第一结型场效应区221上且延伸设置在部分第一源区331上，第一栅极371从部分的第一结型场效应区221向第一源区331延伸至部分的第一源区331上。
第二肖特基电场区212和第二结型场效应区222设置于外延层20中且彼此间隔，第二肖特基电场区212和第二结型场效应区222具有第一导电类型，第二肖特基电场区212和第二结型场效应区222从外延层20向衬底10延伸；第二阱区312设置于外延层20中且从外延层20向衬底10延伸，第二阱区312具有第二导电类型，且第二阱区312和第二结型场效应区222相连；第二阱区接触结构322设置于外延层20中且从外延层20向衬底10延伸，且具有第二导电类型，第二阱区接触结构322位于第二阱区312远离第一结型场效应区221的一侧，且与第二肖特基电场区212相连；第二源区332设置于外延层20中且从外延层20的第一表面向衬底10方向延伸，且具有第一导电类型，第二源区332设置在第二阱区312内，且与第二阱区接触结构322相连；第二肖特基接触电极342，设置与第二肖特基电场区212上；第二欧姆接触电极352，设置在第二阱区接触结构322上且设置在部分第二源区332上；第二栅极结构362包括第二栅极372和包覆第二栅极372的第二层间介质层382，第二栅极结构362设置在第二结型场效应区222上且延伸设置在部分第二源区332上，第二栅极372从部分的第二结型场效应区222向第二源区332延伸至部分的第二源区332上。
其中，在外延层20中，第一元胞中的第一结型场效应区221与第二元胞中的第二肖特基电场区212相连，本申请中，为便于描述，定义第一结型场效应区221与相连的第二肖特基电场区212组成一个连接区23。通过该设计，第一结型场效应区221、第一阱区311的部分和第一源区331构成第一场效应晶体管；第二结型场效应区222、第二阱区312的部分和第二源区332构成第二场效应晶体管；第一肖特基接触电极341和第一肖特基电场区211构成第一肖特基二极管；第二肖特基接触电极342和第二肖特基电场区212构成第二肖特基二极管，使得正向导通电流和反向二极管电流共用连接区23，以此减少元胞尺寸，进而减少碳化硅半导体器件100的尺寸。
需要说明的是，第一栅极371、第二栅极372、第一欧姆接触电极351、第二欧姆接触电极352、第一肖特基接触电极341和第二肖特基接触电极342均形成于外延层20的上方，且第一欧姆接触电极351位于第一肖特基接触电极341和第一栅极371之间，第二欧姆接触电极352位于第二肖特基接触电极342和第二栅极372之间。此外，第一栅极371位于第一欧姆接触电极351和第二肖特基肖特基接触电极之间。
其中，本实施例中，第一栅极371包括第一栅氧化层和第一栅极金属，第一栅氧化层设置在第一结型场效应区221上且延伸设置在部分第一源区331上，第一栅极金属层叠设置于第一栅氧化层背离外延层20的表面上。第二栅极372包括第二栅氧化层和第二栅极金属，第二栅氧化层设置在第二结型场效应区222上且延伸设置在部分第二源区332上，第二栅极金属层叠设置于第二栅氧化层背离外延层20的表面上。第一层间介质层381覆盖第一栅氧化层和第一栅极金属，第二层间介质层382覆盖第二栅氧化层和第二栅极金属。
需要说明的是，第一层间介质层381不导电，能够用于分别使得第一栅极371和第一欧姆接触电极351之间绝缘；第二层间介质层382不导电，能够用于分别使得第二栅极372和第二欧姆接触金属之间绝缘。当然，第一栅极371和第一欧姆接触电极351之间，或者，第二栅极372和第二欧姆接触电极352之间绝缘的方式还可以以间隔设置的方式来实现，在此不作任何限制。
示例性地，请再参阅图1，该碳化硅半导体器件100还包括源极50，设置在第一肖特基接触电极341、第一欧姆接触电极351和第一层间介质层381上；和/或，设置在第二肖特基接触电极342、第二欧姆接触电极352和第二层间介质层382上。可理解的是，第一层间介质层381可以用于将源极50分别与第一栅极371隔离，将第一欧姆接触电极351分别与第一栅极371隔离，以及将第二肖特基接触电极342分别与第一栅极371隔离。第二层间介质层382可以用于将源极50分别与第二栅极372隔离，以及将第二欧姆接触电极352分别与第二栅极372隔离。从而避免相互之间的短路。
示例性地，请再参照图1，该碳化硅半导体器件100还包括漏极60，该漏极60设置在衬底10背离外延层20的一侧。
需要说明的是，为避免碳化硅半导体器件100在反向耐压时，第二肖特基电场区212与第一结型场效应区221两者接触的边缘存在电场聚集效应，即，避免第二肖特基接触电极342远离第二欧姆接触电极352一端存在电场聚集效应，导致漏极60泄漏电流增大，碳化硅半导体器件100击穿电压减小；以及同时避免第一栅极371靠近第二肖特基接触电极342的一端存在电场聚集效应，导致第一栅极371(具体为第一栅氧化层)的可靠性降低，以致碳化硅半导体器件100提前击穿而失效的问题。本申请中，每个元胞单元包括一个设置于外延层20中且具有第二导电类型的注入区40，注入区40从外延层20向衬底10方向延伸，在第一结型场效应区221与所述第二肖特基电场区212布设方向上，注入区40包括相对的第一端和第二端，注入区40的第一端与第一栅极371靠近第二肖特基电场区212的一端的边缘相接，注入区40的第二端与第二肖特基接触电极342靠近第一结型场效应区221的一端的边缘相接。
需要说明的是，注入区40的第一端与所述第一栅极371靠近第二肖特基电场区212的一端的边缘接触，且与第一阱区311之间具有第一间隔，也就是说注入区40的第一端与第一阱区311不接触；注入区40的第二端与第二肖特基接触电极342靠近第一结型场效应区221的一端边缘相接，且与所述第二阱区接触结构322具有第二间隔，也就是说注入区40的第二端与第二阱区接触结构322不接触。
具体的，注入区40设置于连接区23内，且一端与第一栅极371的边缘相接，另一端与第二肖特基接触电极342的边缘相接，且注入区40与外延层20的导电类型不同，以此在碳化硅半导体器件100工作时，利用该注入区40与外延层20之间产生空间电荷耗尽区，实现对第一结型场效应区221和第二肖特基电场区212接触的边缘起到电场的屏蔽和保护作用，改善器件在反向耐压时，第二肖特基接触电极342边缘电场聚集效应，从而极大的减小了第二肖特基接触电极342边缘的电场峰值，改善了由高电场导致肖特基势垒降低从而导致的泄漏电流增大的问题，提高器件的击穿电压；以及改善了器件在反向耐压时，第一栅极371边缘的电场聚集效应，提高了第一栅极371(具体为第一栅氧化层)的可靠性，进而改善了器件提前失效的情况。
在一些实施例中，请结合图1和图2，在从外延层20向衬底10的延伸方向上，注入区40的厚度H小于第一源区331和第二源区332的厚度H。
具体的，若注入区40的厚度H过大，例如，注入区40与第一源区331或第二源区332厚度H相同，或者注入区40与第二阱区接触结构322厚度H相同，虽然也能够起到减小电场聚集效应的问题，但同时也会导致第一结型场效应区221未被第一栅极371覆盖部分的耗尽区宽度增大，引起导电通路减小，进而导致正向导通电阻增加的问题；同样地，也会导致第二肖特基电场区212的反向导通电阻增加的问题。本申请中，通过在第一栅极371的边缘和第二肖特基接触电极342的边缘下方引入浅注入的注入区40，在减小第一栅极371的边缘和第二肖特基接触电极342的边缘的电场聚集效应问题的同时，注入区40也不会导致第一结型场效应区221未被第一栅极371覆盖部分形成的耗尽区域增大，进而导致正向导通电阻以及反向导通电阻增加的问题。
总之，通过设置注入区40的厚度H小于第一源区331和第二源区332的厚度H，在减小第一栅极371的边缘和第二肖特基接触电极342的边缘的电场聚集效应问题的同时，不会导致第一结型场效应区221的正向导通电阻和反向导通电阻增加的问题。
其中，现有技术中，第一源区331和第二源区332的厚度H一般在0.4微米左右。因此，示例性地，本申请中，在从外延层20向衬底10的延伸方向上，注入区40的厚度H为0.05-0.4微米。例如，注入区40的厚度H可以为0.05微米、0.1微米、0.2微米、0.4微米等，只要小于源区的厚度H即可，在此不做限定。
在一些实施例中，参阅图2，注入区40包括与第一栅极371在衬底10上的正投影重叠的第一重叠区401，和与第二肖特基接触电极342在衬底10上的正投影重叠的第二重叠区402，以及位于第一重叠区401和第二重叠区402之间的第三重叠区403。其中，第一重叠区401的横向宽度W小于第二重叠区402的横向宽度W。
具体的，注入区40的一端位于第一栅极371的边缘的下方且与第一栅极371相接，另一端位于第二肖特基接触电极342的边缘的下方且与第二肖特基接触电极342相接，注入区40与第一栅极371的边缘相接的部分为第一重叠区401，与第二肖特基接触电极342相接的部分为第二重叠区402，由于在器件工作时，第二肖特基接触电极342边缘下电场聚集效应更加明显，因此设置第二重叠区402的横向宽度W大于第一重叠区401的横向宽度W，从而更有利于减小了第二肖特基接触电极342边缘的电场峰值，改善泄漏电流增大的问题，提高器件的击穿电压。
示例性地，为改善器件在反向耐压时，第一栅极371边缘的电场聚集效应，提高了第一栅极371的可靠性，设置第一重叠区401的横向宽度W为0-0.5微米。例如，第一重叠区401的横向宽度W可以为0微米、0.3微米、0.5微米等，在此不做限定。
示例性地，为减小第二肖特基接触电极342边缘的电场峰值，改善泄漏电流增大的问题，提高器件的击穿电压，设置第二重叠区402的横向宽度W为0.05-0.5微米。例如，第二重叠区402的横向宽度W可以为0.05微米、0.2微米、0.35微米或0.5微米等，在此不做限定。
具体的，通过优化注入区40的宽度，使得第一栅极371的边缘和第二肖特基接触电极342的边缘均位于注入区40的上方，确保在器件反向耐压时，通过注入区40产生的耗尽区对第一栅极371边缘和第二肖特基接触电极342边缘的电场起到屏蔽保护作用，降低第一栅极371边缘和第二肖特基接触电极342边缘的电场集中效应；改善器件的反向泄漏电流，反向击穿电压以及提高第一栅极371的可靠性。
在一些实施例中，在从外延层20向衬底10的延伸方向上，第一重叠区401、第二重叠区402、第三重叠区403的厚度H相同，且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
在一些实施例中，由于第三重叠区403位于第一层间介质层381下方，在器件反向耐压时，电场聚集效应低于第一重叠区401和第二重叠区402的电场聚集效应，因此可以设置在从外延层20向衬底10的延伸方向上，第一重叠区401与第二重叠区402的厚度H相同，且大于三重叠区的厚度H，且且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
在一些实施例中，如上所述，在器件反向耐压时，第二重叠区402的电场聚集效应最大，第一重叠区401次之，第三重叠区403最小，因此设置在从外延层20向衬底10的延伸方向上，第二重叠区402的厚度H大于第一重叠区401的厚度H，且第一重叠区401的厚度H大于第三重叠区403的厚度H。且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
具体的，上述第一重叠区401、第二重叠区402以及第三重叠区403的厚度H具体可根据实际需要进行设置，只要能够实现对第一结型场效应区221和第二肖特基电场区212接触的边缘起到电场的屏蔽和保护作用，改善器件在反向耐压时，第二肖特基接触电极342边缘和第一栅极371边缘的电场聚集效应，提高器件的击穿电压，以及第一栅极371的可靠性即可。
在一些实施例中，第一导电类型为N型掺杂半导体，第二导电类型为P型掺杂半导体。
在一些实施例中，外延层20为轻掺杂的外延层20；第一源区331和第二源区332为重掺杂的源区；第一阱区311和第二阱区312为轻掺杂的阱区；第一阱区接触结构321和第二阱区接触结构322为重掺杂的阱区接触结构；注入区40为重掺杂的注入区40。可以理解的是，该碳化硅半导体器件100，包括：在N-外延层20内形成有P-阱区、以及位于P-阱区内的N+区和P阱区一侧的P+区，其中，N+区和P+区分别位于N-外延层20的上方，或者说N+区和P+区的上表面露出N-外延层20，且N+区与P-阱区均与P+区邻接，同时，N+区和P-阱区均位于P+区的同侧，应当理解的是，由于该碳化硅半导体器件100的任何相邻两个元胞之间是非对称结构，因此，每个元胞的N+区、P+区以及P-阱区在元胞单元的N-外延层20内的位置是相同的。以图1所示的碳化硅半导体器件100为例，P+区位于P-阱区的左侧，N+区位于P-阱区的左上角。
参阅图3，在一实施例中，第一阱区311和第二阱区312呈条状且平行设置。具体的，第一阱区311和第二阱区312沿着第一方向A呈条状延伸。其中，所述第一方向A的延伸方向与第一元胞和第二元胞在外延层20的排布方向垂直。
进一步，第一阱区接触结构321和第二阱区接触结构322呈条状且平行设置。具体的，基于第一阱区311和第二阱区312在外延层20呈条状且平行设置，设置于第一阱区311一侧的第一阱区接触结构321和设置于第二阱区312一侧的第二阱区接触结构322，也分别沿着第一方向A呈条状延伸且平行。
进一步，注入区40也呈条状。具体的，基于第一阱区311、第二阱区312、第一阱区接触结构321和第二阱区接触结构322在外延层20呈条状且平行设置，连接区23中的注入区40也沿着第一方向A呈条状延伸。
可以理解的，当碳化硅半导体器件100还包括若干元胞单元时，每个元胞单元中的第一阱区311和第二阱区312也沿着第一方向A呈条状延伸，若干元胞单元中的若干第一阱区311和若干第二阱区312平行。每个元胞单元中的第一阱区接触结构321和第二阱区接触结构322也沿着第一方向A呈条状延伸，且若干元胞单元中的若干第一阱区接触结构321和若干第二阱区接触结构322平行。注入区40的数量与若干元胞单元的数量相同，且若干注入区40沿着第一方向A延伸且平行。
具体的，本申请提供的碳化硅半导体器件100，在第一栅极371边缘和第二肖特基接触电极342边缘下方引入了浅注入重掺杂的P型掺杂半导体注入区40，以此利用该注入区40与轻掺杂的N型掺杂半导体外延层20之间产生空间电荷耗尽区，在器件处于反向耐压时，使来自漏极60的电场线终止于注入区40结构，极大的降低了终止于第一栅极371边缘和第二肖特基接触电极342边缘的电场线数量，从而极大的降低了第一栅极371边缘和第二肖特基接触电极342边缘的电场强度，从而减小了器件的反向泄漏电流，改善了击穿电压降低的情况；以及改善了第一栅极371边缘的电场聚集效应，提高了第一栅极371的可靠性，进而改善了器件提前失效的情况。
参阅图4-图6，图4为本申请提供的碳化硅半导体器件的另一实施例的剖视图；图5为图4中B区域的结构放大图；图6为本申请提供的碳化硅半导体器件的另一实施例的部分结构示意图。
请参阅图4，本申请提供一种碳化硅半导体器件100，至少包括衬底10、外延层20、若干个掺杂区、若干个结型场效应区22、若干个肖特基电场区21、若干个源区33、若干个肖特基接触电极34、若干个欧姆接触电极35和若干个栅极结构36。
其中，衬底10具有第一导电类型；外延层20设置在衬底10上，外延层20具有第一导电类型。
其中，若干个掺杂区间隔设置于外延层20内且具有第二导电类型。且每一掺杂区包括阱区31、阱区接触结构32，阱区31与阱区接触结构32均从外延层20向衬底10延伸。
其中，相邻的掺杂区之间形成有一个相连的结型场效应区22和肖特基电场区21，且结型场效应区22与与其相连的掺杂区中的阱区31相连，肖特基电场区21与其相连的掺杂区中的阱区接触结构32相连。本申请中，为便于描述，定义结型场效应区22与相连的肖特基电场区21组成一个连接区23。通过该设计，结型场效应区22、阱区31的部分和源区33构成场效应晶体管；肖特基接触电极34和肖特基电场区21构成肖特基二极管；使得正向导通电流和反向二极管电流共用连接区23，以此减少元胞尺寸，进而减少碳化硅半导体器件100的尺寸。
其中，若干个源区33具有第一导电类型，且分别设置在对应的一个掺杂区内，源区33与对应的阱区接触结构32相连，且源区33从外延层20向衬底10延伸。
其中，若干个肖特基接触电极34分别设置在对应的一个肖特基电场区21上。
其中，若干个欧姆接触电极35分别设置在对应的一个阱区接触结构32上且延伸设置在对应的部分源区33上。
其中，若干个栅极结构36分别设置在对应的一个结型场效应区22上且延伸设置在对应的部分源区33上。其中，栅极结构36包括栅极37和包裹栅极37的层间介质层38，栅极37从对应的部分结型场效应区22向对应的源区33延伸且延伸至对应的部分源区33上。
需要说明的是，栅极37、欧姆接触电极35、肖特基接触电极34均形成于外延层20的上方，且一个欧姆接触电极35位于一个肖特基接触电极34和一个栅极37之间。
其中，本实施例中，栅极37包括栅氧化层和栅极金属，栅氧化层设置在结型场效应区22上且延伸设置在部分源区33上，栅极金属层叠设置于栅氧化层背离外延层20的表面上。层间介质层38覆盖栅氧化层和栅极金属。
需要说明的是，层间介质层38不导电，能够用于分别使得栅极37和欧姆接触电极35之间绝缘。当然，栅极37和欧姆接触电极35之间的方式还可以以间隔设置的方式来实现，在此不作任何限制。
其中，如图4所示，本申请提供的碳化硅半导体器件100以包括两个掺杂区、两个结型场效应区22、两个肖特基电场区21、两个源区33、两个肖特基接触电极34、两个欧姆接触电极35和两个栅极结构36为例进行说明。
示例性地，请再参阅图4，该碳化硅半导体器件100还包括源极50，设置在肖特基接触电极34、欧姆接触电极35和层间介质层38上。可理解的是，层间介质层38可以用于将源极50分别与栅极37隔离，将欧姆接触电极35分别与栅极37隔离，以及将肖特基接触电极34分别与栅极37隔离，从而避免相互之间的短路。
示例性地，请再参阅图4，该碳化硅半导体器件100还包括漏极60，该漏极60设置在衬底10背离外延层20的一侧。
进一步，为避免碳化硅半导体器件100在反向耐压时，肖特基电场区21与结型场效应区22两者接触的边缘存在电场聚集效应，即，避免肖特基接触电极34远离欧姆接触电极35一端存在电场聚集效应，导致漏极60泄漏电流增大，碳化硅半导体器件100击穿电压减小；以及避免第一栅极37靠近肖特基接触电极34的一端存在电场聚集效应，导致栅极37(具体为栅氧化层)的可靠性降低，以致碳化硅半导体器件100提前击穿而失效的问题。本申请中，碳化硅半导体器件100还包括若干个注入区40，若干个注入区40具有第二导电类型，且分别设置在相连的结型场效应区22和肖特基电场区21内，注入区40从外延层20向衬底10延伸；其中，在相连的结型场效应区22和所述肖特基电场区21的布设方向上，注入区包括相对的第一端和第二端，每个注入区40的第一端与栅极37靠近相邻的肖特基电场区21的一端的边缘相接，每个注入区40的第二端与肖特基接触电极34靠近相邻的结型场效应区22的一端的边缘相接。
需要说明的是，注入区40的第一端与栅极37靠近相邻的肖特基电场区21的一端的边缘接触，且与相接触的阱区31之间具有第一间隔，也就是说注入区40的第一端与阱区31不接触；注入区40的第二端与肖特基接触电极34靠近相邻的结型场效应区22的一端边缘相接，且与相邻的阱区接触结构32具有第二间隔，也就是说注入区40的第二端与阱区接触结构32不接触。
具体的，注入区40设置于连接区23内，且一端与栅极37的边缘相接，另一端与相邻的肖特基接触电极34的边缘相接，且注入区40与外延层20的导电类型不同，以此在碳化硅半导体器件100工作时，利用该注入区40与外延层20之间产生空间电荷耗尽区，实现对结型场效应区22和肖特基电场区21接触的边缘起到电场的屏蔽和保护作用，改善器件在反向耐压时，肖特基接触电极34边缘电场聚集效应，从而极大的减小了肖特基接触电极34边缘的电场峰值，改善了由高电场导致肖特基势垒降低从而导致的泄漏电流增大的问题，提高器件的击穿电压；以及改善了器件在反向耐压时，栅极37边缘的电场聚集效应，提高了栅极37(具体为栅氧化层)的可靠性，进而改善了器件提前失效的情况。
其中，现有技术中，源区33的厚度H一般在0.4微米左右。因此示例性地，本申请中，在从外延层20向衬底10的延伸方向上，注入区40的厚度H为0.05-0.4微米。例如，注入区40的厚度H可以为0.05微米、0.1微米、0.2微米、0.4微米等，只要小于源区33的厚度H即可，在此不做限定。
具体的，若注入区40的厚度H过大，例如，注入区40与源区33厚度H相同，或者注入区40与阱区接触结构32厚度H相同，虽然也能够起到减小电场聚集效应的问题，但同时也会导致结型场效应区22未被栅极37覆盖部分的耗尽区域增大，引起导电通路减小，进而导致正向导通电阻增加的问题；同样地，也会导致肖特基电场区21的反向导通电阻增加的问题。本申请中，通过在栅极37的边缘和肖特基接触电极34的边缘下方引入浅注入的注入区40，在减小栅极37的边缘和肖特基接触电极34的边缘的电场聚集效应问题的同时，注入区40也不会导致结型场效应区22未被栅极37覆盖部分形成的耗尽区域增大，进而导致正向导通电阻以及反向导通电阻增加的问题。
总之，通过设置注入区40的厚度H小于源区33的厚度H，在减小栅极37的边缘和肖特基接触电极34的边缘的电场聚集效应问题的同时，不会导致结型场效应区22的正向导通电阻和反向导通电阻增加的问题。
在一些实施例中，请参阅图5，每个注入区40包括与栅极37在衬底10上的正投影重叠的第一重叠区401，和与肖特基接触电极34在衬底10上的正投影重叠的第二重叠区402，以及位于第一重叠区401和第二重叠区402之间的第三重叠区403。其中，第一重叠区401的横向宽度W小于第二重叠区402的横向宽度W。
具体的，注入区40的一端位于栅极37的边缘的下方且与栅极37相接，另一端位于肖特基接触电极34的边缘的下方且与肖特基接触电极34相接，注入区40与栅极37的边缘相接的部分为第一重叠区401，与肖特基接触电极34相接的部分为第二重叠区402，由于在器件工作时，肖特基接触电极34边缘下电场聚集效应更加明显，因此设置第二重叠区402的横向宽度W大于第一重叠区401的横向宽度W，从而更有利于减小了肖特基接触电极34边缘的电场峰值，改善泄漏电流增大的问题，提高器件的击穿电压。
示例性地，为改善器件在反向耐压时，栅极37边缘的电场聚集效应，提高了栅极37的可靠性，设置第一重叠区401的横向宽度W为0-0.5微米。例如，第一重叠区401的横向宽度W可以为0微米、0.3微米、0.5微米等，在此不做限定。
示例性地，为减小肖特基接触电极34边缘的电场峰值，改善泄漏电流增大的问题，提高器件的击穿电压，设置第二重叠区402的横向宽度W为0.05-0.5微米。例如，第二重叠区402的横向宽度W可以为0.05微米、0.2微米、0.35微米或0.5微米等，在此不做限定。
具体的，通过优化注入区40的宽度，使得栅极37的边缘和肖特基接触电极34的边缘均位于注入区40的上方，确保在器件反向耐压时，通过注入区40产生的耗尽区对栅极37边缘和肖特基接触电极34边缘的电场起到屏蔽保护作用，降低栅极37边缘和肖特基接触电极34边缘的电场集中效应；改善器件的反向泄漏电流，反向击穿电压以及提高栅极37的可靠性。
在一些实施例中，在从外延层20向衬底10的延伸方向上，第一重叠区401、第二重叠区402、第三重叠区403的厚度H相同，且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
在一些实施例中，由于第三重叠区403位于层间介质层38下方，在器件反向耐压时，电场聚集效应低于第一重叠区401和第二重叠区402的电场聚集效应，因此可以设置在从外延层20向衬底10的延伸方向上，第一重叠区401与第二重叠区402的厚度H相同，且大于三重叠区的厚度H，且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
在一些实施例中，如上所述，在器件反向耐压时，第二重叠区402的电场聚集效应最大，第一重叠区401次之，第三重叠区403最小，因此设置在从外延层20向衬底10的延伸方向上，第二重叠区402的厚度H大于第一重叠区401的厚度H，且第一重叠区401的厚度H大于第三重叠区403的厚度H。且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
具体的，上述第一重叠区401、第二重叠区402以及第三重叠区403的厚度H具体可根据实际需要进行设置，只要能够实现对结型场效应区22和肖特基电场区21接触的边缘起到电场的屏蔽和保护作用，改善器件在反向耐压时，肖特基接触电极34边缘和栅极37边缘的电场聚集效应，提高器件的击穿电压、以及栅极37的可靠性即可。
在一些实施例中，第一导电类型为N型掺杂半导体，第二导电类型为P型掺杂半导体。
在一些实施例中，外延层20为轻掺杂的外延层20；源区33为重掺杂的源区33；阱区31为轻掺杂的阱区31；阱区接触结构32为重掺杂的阱区接触结构32；注入区40为重掺杂的注入区40。可以理解的是，该碳化硅半导体器件100，包括：在N-外延层20内形成有P-阱区31、以及位于P-阱区31内的N+区和P阱区31一侧的P+区，其中，N+区和P+区分别位于N-外延层20的上方，或者说N+区和P+区的上表面露出N-外延层20，且N+区与P-阱区31均与P+区邻接，同时，N+区和P-阱区31均位于P+区的同侧，应当理解的是，由于该碳化硅半导体器件100的任何相邻两个掺杂区构成的元胞之间是非对称结构，因此，每个元胞的N+区、P+区以及P-阱区31在元胞单元的N-外延层20内的位置是相同的。以图4所示的碳化硅半导体器件100为例，P+区位于P-阱区31的左侧，N+区位于P-阱区31的左上角。
参阅图6，在一实施例中，若干个阱区31呈条状且平行设置。具体的，若干个阱区31沿着第一方向A呈条状延伸。其中，所述第一方向A的延伸方向与相邻两个掺杂区的排布方向垂直。
进一步，若干个阱区接触结构32呈条状且平行设置。具体的，基于阱区31在外延层20呈条状且平行设置，设置于阱区31一侧的阱区接触结构32沿着第一方向A呈条状延伸且平行。
进一步，若干个注入区40也呈条状。具体的，基于阱区31、阱区接触结构32在外延层20呈条状且平行设置，连接区23中的注入区40也沿着第一方向A呈条状延伸。
具体的，本申请提供的碳化硅半导体器件100，在栅极37边缘和肖特基接触电极34边缘下方引入了浅注入重掺杂的P型掺杂半导体注入区40，以此利用该注入区40与轻掺杂的N型掺杂半导体外延层20之间产生空间电荷耗尽区，在器件处于反向耐压时，使来自漏极60的电场线终止于注入区40结构，极大的降低了终止于栅极37边缘和肖特基接触电极34边缘的电场线数量，从而极大的降低了栅极37边缘和肖特基接触电极34边缘的电场强度，从而减小了器件的反向泄漏电流，改善了击穿电压降低的情况；以及改善了栅极37边缘的电场聚集效应，提高了栅极37的可靠性，进而改善了器件提前失效的情况。
参阅图7-图9，图7为本申请提供的碳化硅半导体器件的又一实施例的剖视图；图8为图7中C区域的结构放大图；图9为本申请提供的碳化硅半导体器件的又一实施例的部分结构示意图。
请参阅图7，本申请提供一种碳化硅半导体器件100，碳化硅半导体器件100包括若干元胞30，其中，为便于说明，本申请以图7所示的碳化硅半导体器件100包括两个元胞为例进行说明。每个元胞30包括衬底10、外延层20、彼此间隔设置的肖特基电场区21和结型场效应区22、阱区31、阱区接触结构32、源区33、肖特基接触电极34、欧姆接触电极35、栅极结构36以及注入区40。
其中，衬底10具有第一导电类型，外延层20设置于衬底10上，且具有第一导电类型。其中，定义外延层20背离衬底10的表面为外延层20的第一表面。
其中，肖特基电场区21和结型场效应区22为第一导电类型，肖特基电场区21和结型场效应区22均从外延层20的第一表面延伸到外延层20中。
其中，阱区31具有第二导电类型，阱区31的一侧与结型场效应区22相连，阱区31从外延层20的第一表面延伸到外延层20中。
其中，阱区接触结构32具有第二导电类型，阱区接触结构32位于阱区31远离结型场效应区22的一侧，且与肖特基电场区21相连，阱区31接触区从外延层20的第一表面延伸至外延层20中。
其中，源区33具有第一导电类型，源区33与阱区接触结构32相连，源区33设置在阱区31内且从外延层20的第一表面向阱区31内延伸。
其中，肖特基接触电极34设置在肖特基电场区21上；欧姆接触电极35设置在阱区接触结构32上且设置在部分源区33上。
其中，栅极结构36包括栅极37和包裹栅极37的层间介质层38，栅极结构36设置在结型场效应区22上且延伸设置在部分源区33上，栅极37从部分结型场效应区22向源区33延伸且延伸至部分的源区33上。
具体的，每个元胞30中，外延层20的部分、阱区31的部分和源区33构成场效应晶体管；肖特基接触电极34和外延层20构成肖特基二极管；在工作时，外延层20被栅极结构36覆盖的部分区域形成结型场效应区22，外延层20被肖特基接触电极34覆盖的部分区域形成肖特基电场区21。
需要说明的是，栅极37、欧姆接触电极35、肖特基接触电极34均形成于外延层20的上方，且一个欧姆接触电极35位于一个肖特基接触电极34和一个栅极37之间。
其中，本实施例中，栅极37包括栅氧化层和栅极金属，栅氧化层设置在结型场效应区22上且延伸设置在部分源区33上，栅极金属层叠设置于栅氧化层背离外延层20的表面上。层间介质层38覆盖栅氧化层和栅极金属。
需要说明的是，层间介质层38不导电，能够用于分别使得栅极37和欧姆接触电极35之间绝缘。当然，栅极37和欧姆接触电极35之间的方式还可以以间隔设置的方式来实现，在此不作任何限制。
示例性地，请再参阅图7，该碳化硅半导体器件100还包括源极50，设置在肖特基接触电极34、欧姆接触电极35和层间介质层38上。可理解的是，层间介质层38可以用于将源极50分别与栅极37隔离，将欧姆接触电极35分别与栅极37隔离，以及将肖特基接触电极34分别与栅极37隔离，从而避免相互之间的短路。
示例性地，请再参阅图7，该碳化硅半导体器件100还包括漏极60，该漏极60设置在衬底10背离外延层20的一侧。
其中，碳化硅半导体器件100还包括注入区40，具有第二导电类型，且注入区40包括相连的第一注入区41和第二注入区42，第一注入区41设置于外延层20内且与沿栅极37远离阱区31的一端的边缘向背离阱区31的方向延伸，第二注入区42设置于外延层20内与肖特基接触电极34远离阱区接触结构32的一端的边缘相接。
具体的，本申请中，结型场效应区22、阱区31的部分和源区33构成场效应晶体管；肖特基接触电极34和肖特基电场区21构成肖特基二极管；且一个元胞30的结型场效应区22与相邻的另一个元胞30的肖特基电场区21组成一个连接区，使得正向导通电流和反向二极管电流共用连接区，以此减少元胞30尺寸，进而减少碳化硅半导体器件100的尺寸。另外，注入区40设置于连接区且与外延层20的导电类型不同，且第一注入区41与栅极37的边缘相接，第二注入区42与肖特基接触电极34的边缘相接；以此在碳化硅半导体器件100工作时，利用该注入区40与外延层20之间产生空间电荷耗尽区，实现对结型场效应区22和肖特基电场区21接触的边缘起到电场的屏蔽和保护作用，改善器件在反向耐压时，肖特基接触电极34边缘电场聚集效应，从而极大的减小了肖特基接触电极34边缘的电场峰值，改善了由高电场导致肖特基势垒降低从而导致的泄漏电流增大的问题，提高器件的击穿电压；以及改善了器件在反向耐压时，栅极37边缘的电场聚集效应，提高了栅极37(具体为栅氧化层)的可靠性，进而改善了器件提前失效的情况。
其中，现有技术中，源区33的厚度H一般在0.4微米左右。因此示例性地，本申请中，在从外延层20的第一表面向衬底10的延伸方向上，注入区40的厚度H为0.05-0.4微米。例如，注入区40的厚度H可以为0.05微米、0.1微米、0.2微米、0.4微米等，只要小于源区33的厚度H即可，在此不做限定。
具体的，若注入区40的厚度H过大，例如，注入区40与源区33厚度H相同，或者注入区40与阱区接触结构32厚度H相同，虽然也能够起到减小电场聚集效应的问题，但同时也会导致结型场效应区22未被栅极37覆盖部分(即第一注入区40未被栅极37覆盖部分)的耗尽区域增大，引起导电通路减小，进而导致正向导通电阻增加的问题；同样地，也会导致肖特基电场区21的反向导通电阻增加的问题。本申请中，通过在栅极37的边缘和肖特基接触电极34的边缘下方引入浅注入的注入区40，在减小栅极37的边缘和肖特基接触电极34的边缘的电场聚集效应问题的同时，注入区40也不会导致结型场效应区22未被栅极37覆盖部分形成的耗尽区域增大，进而导致正向导通电阻以及反向导通电阻增加的问题。
总之，通过设置注入区40的厚度H小于源区33的厚度H，在减小栅极37的边缘和肖特基接触电极34的边缘的电场聚集效应问题的同时，不会导致结型场效应区22的正向导通电阻和反向导通电阻增加的问题。
在一些实施例中，请参阅图8，第一注入区41包括与栅极37在衬底10上的正投影重叠的第一重叠区401，以及除第一重叠区401之外的第三重叠区403；第二注入区42包括与肖特基接触电极34在衬底10上的正投影重叠的第二重叠区402；其中，第一重叠区的横向宽度W小于第二重叠区402的横向宽度W。
具体的，第一注入区41的一端位于栅极37的边缘的下方且与栅极37相接，第二注入区42位于肖特基接触电极34的边缘的下方且与肖特基接触电极34相接，第一注入区41与栅极37的边缘相接的部分为第一重叠区401，第二注入区42与肖特基接触电极34相接的部分为第二重叠区402，由于在器件工作时，肖特基接触电极34边缘下电场聚集效应更加明显，因此设置第二重叠区402的横向宽度W大于第一重叠区401的横向宽度W，从而更有利于减小了肖特基接触电极34边缘的电场峰值，改善泄漏电流增大的问题，提高器件的击穿电压。
示例性地，为改善器件在反向耐压时，栅极37边缘的电场聚集效应，提高了栅极37的可靠性，设置第一重叠区401的横向宽度W为0-0.5微米。例如，第一重叠区401的横向宽度W可以为0微米、0.3微米、0.5微米等，在此不做限定。
示例性地，为减小肖特基接触电极34边缘的电场峰值，改善泄漏电流增大的问题，提高器件的击穿电压，设置第二重叠区402的横向宽度W为0.05-0.5微米。例如，第二重叠区402的横向宽度W可以为0.05微米、0.2微米、0.35微米或0.5微米等，在此不做限定。
具体的，通过优化注入区40的宽度，使得栅极37的边缘和肖特基接触电极34的边缘均位于注入区40的上方，确保在器件反向耐压时，通过注入区40产生的耗尽区对栅极37边缘和肖特基接触电极34边缘的电场起到屏蔽保护作用，降低栅极37边缘和肖特基接触电极34边缘的电场集中效应；改善器件的反向泄漏电流，反向击穿电压以及提高栅极37的可靠性。
在一些实施例中，在从外延层20向衬底10的延伸方向上，第一重叠区401、第二重叠区402、第三重叠区403的厚度H相同，且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
在一些实施例中，由于第三重叠区403位于层间介质层38下方，在器件反向耐压时，电场聚集效应低于第一重叠区401和第二重叠区402的电场聚集效应，因此可以设置在从外延层20向衬底10的延伸方向上，第一重叠区401与第二重叠区402的厚度H相同，且大于三重叠区的厚度H，且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
在一些实施例中，如上所述，在器件反向耐压时，第二重叠区402的电场聚集效应最大，第一重叠区401次之，第三重叠区403最小，因此设置在从外延层20向衬底10的延伸方向上，第二重叠区402的厚度H大于第一重叠区401的厚度H，且第一重叠区401的厚度H大于第三重叠区403的厚度H。且第一重叠区401、第二重叠区402以及第三重叠区403的厚度H均满足0.05-0.4微米范围。
具体的，上述第一重叠区401、第二重叠区402以及第三重叠区403的厚度H具体可根据实际需要进行设置，只要能够实现对结型场效应区22和肖特基电场区21接触的边缘起到电场的屏蔽和保护作用，改善器件在反向耐压时，肖特基接触电极34边缘和栅极37边缘的电场聚集效应，提高器件的击穿电压、以及栅极37的可靠性即可。
在一些实施例中，第一导电类型为N型掺杂半导体，第二导电类型为P型掺杂半导体。
在一些实施例中，外延层20为轻掺杂的外延层20；源区33为重掺杂的源区33；阱区31为轻掺杂的阱区31；阱区接触结构32为重掺杂的阱区接触结构32；注入区40为重掺杂的注入区40。可以理解的是，该碳化硅半导体器件100，包括：在N-外延层20内形成有P-阱区31、以及位于P-阱区31内的N+区和P阱区31一侧的P+区，其中，N+区和P+区分别位于N-外延层20的上方，或者说N+区和P+区的上表面露出N-外延层20，且N+区与P-阱区31均与P+区邻接，同时，N+区和P-阱区31均位于P+区的同侧，应当理解的是，由于该碳化硅半导体器件100的任何相邻两个掺杂区构成的元胞30之间是非对称结构，因此，每个元胞30的N+区、P+区以及P-阱区31在元胞30单元的N-外延层20内的位置是相同的。以图7所示的碳化硅半导体器件100为例，P+区位于P-阱区31的左侧，N+区位于P-阱区31的左上角。
参阅图9，在一实施例中，阱区31呈条状且平行设置。具体的，阱区31沿着第一方向A呈条状延伸。其中，所述第一方向A的延伸方向与相邻两个元胞30的排布方向垂直。
进一步，阱区接触结构32呈条状且平行设置。具体的，基于阱区31在外延层20呈条状且平行设置，设置于阱区31一侧的阱区接触结构32沿着第一方向A呈条状延伸且平行。
进一步，注入区40也呈条状。具体的，基于阱区31、阱区接触结构32在外延层20呈条状且平行设置，连接区中的注入区40也沿着第一方向A呈条状延伸。
可以理解的，当碳化硅半导体器件100还包括若干元胞30时，多个元胞30中的阱区31均沿着第一方向A呈条状延伸且平行，多个元胞30单元中的阱区31均沿着第一方向A呈条状延伸且平行。多个元胞30中的阱区接触结构32均沿着第一方向A呈条状延伸且平行。多个注入区40沿着第一方向A延伸且平行。
具体的，本申请提供的碳化硅半导体器件100，在栅极37边缘和肖特基接触电极34边缘下方引入了浅注入重掺杂的P型掺杂半导体注入区40，以此利用该注入区40与轻掺杂的N型掺杂半导体外延层20之间产生空间电荷耗尽区，在器件处于反向耐压时，使来自漏极60的电场线终止于注入区40结构，极大的降低了终止于栅极37边缘和肖特基接触电极34边缘的电场线数量，从而极大的降低了栅极37边缘和肖特基接触电极34边缘的电场强度，从而减小了器件的反向泄漏电流，改善了击穿电压降低的情况；以及改善了栅极37边缘的电场聚集效应，提高了栅极37的可靠性，进而改善了器件提前失效的情况。
参阅图10，图10为本申请提供的碳化硅半导体器件的制备方法的一实施例的流程示意图。该制备方法包括：
步骤S1：提供具有第一导电类型的衬底。
其中，本申请中的第一导电类型为N型掺杂半导体。
步骤S2：在衬底上设置具有第一导电类型的外延层。
步骤S3：在外延层中间隔设置若干个具有第二导电类型的掺杂区，掺杂区包括阱区和阱区接触结构，阱区和阱区接触结构从外延层向衬底延伸。
其中，本申请中的第二导电类型为P型掺杂半导体。通过在外延层远离衬底的第一表面进行离子注入以形成若干阱区和阱区接触结构。其中，若干阱区、阱区接触结构位于外延层上方，且上表面露出于外延层。
其中，若干阱区、阱区接触结构沿第一方向呈条状延伸，且若干阱区、若干阱区接触结构均平行设置。其中，第一方向的延伸方向与相邻两个掺杂区在外延层的排布方向垂直。
步骤S4：在相邻两个掺杂区之间形成结型场效应区和肖特基电场区，其中，结型场效应区与肖特基电场区相连，结型场效应区与阱区相连，肖特基电场区与阱区接触结构相连。
步骤S5：在相连的结型场效应区与肖特基电场区内设置具有第二导电类型的注入区。
其中，通过在外延层远离衬底的第一表面进行p+离子注入以形成若干具有第二导电类型的注入区，其中，一个注入区位于一个相连的结型场效应区与肖特基电场区，若干注入区位于外延层上方，且上表面露出于外延层。
其中，从外延层向衬底的延伸方向上，每个注入区的厚度小于源区的厚度，以形成浅注入重掺杂的P+注入区。
其中，若干注入区沿第一方向呈条状延伸，且若干注入区平行设置。
步骤S6：在每个阱区内设置具有第一导电类型的源区，源区与对应的掺杂区内的阱区接触结构相连，且源区从外延层向衬底延伸。
具体的，通过离子注入在每个阱区形成具有第一导电类型的源区，其中，每个源区位于对应的阱区的左上角，且与阱区接触结构相邻，每个源区的上表面露出外延层。
步骤S7：在外延层上形成若干个覆盖源区的部分、阱区从第一表面的露出部分、结型场效应区和注入区部分的栅极结构区，其中，栅极结构区包括栅极以及包裹栅极的层间介质。
具体的，在外延层远离衬底的第一表面覆盖栅极，且栅极覆盖源区的部分、阱区从第一表面的露出部分、结型场效应区和注入区部分。其中，栅极可以先整层沉积于外延层的第一表面，然后刻蚀形成若干栅极，且在形成栅极后，在栅极上覆盖层间介质，形成栅极结构区。
在一实施例中，栅极包括栅氧化层和栅极金属，栅氧化层覆盖源区的部分、阱区从第一表面的露出部分、结型场效应区和注入区部分，栅极金属层叠设置于栅氧化层上，层间介质覆盖栅氧化层和栅极金属。
步骤S8：在相邻两个栅极结构区之间形成欧姆接触电极。
具体的，相邻两个栅极接触区之间形成有欧姆接触孔，在相邻两个栅极结构区之间形成的欧姆接触孔中沉积欧姆接触金属，然后回火形成欧姆接触电极。
步骤S9：对外延层上的若干栅极结构区进行刻蚀形成若干栅极结构，其中，栅极结构包括栅极以及包裹栅极的层间介质层。
具体的，在层间介质远离第一表面的表面，以及相邻两个栅极结构区之间设置具有若干第一开口的光阻层。其中，一个第一开口在外延层的第一表面的正投影，覆盖一个注入区的部分以及注入区与阱区接触结构之间的外延层。对暴露于若干第一开口的层间介质进行光刻，形成若干栅极结构。其中，栅极结构包括栅极以及包裹栅极的层间介质层。
其中，栅极结构与相邻的另一元胞的欧姆接触电极之间形成肖特基接触孔。
步骤S10：在栅极结构与欧姆接触电极之间形成肖特基接触电极。
具体的，在栅极结构与相邻的另一元胞的欧姆接触电极之间形成的肖特基接触孔中沉积肖特基接触金属，然后回火形成肖特基接触电极。
在一实施例中，形成肖特基接触电极后去除光阻层。在另一实施例中，沉积肖特基接触金属后去除光阻层。
其中，每个注入区的第一端与栅极靠近相邻的肖特基电场区的一端的边缘相接，每个注入区的第二端与肖特基接触电极靠近相邻的第一结型场效应区的一端的边缘相接。
进一步，还包括：步骤S11：在若干栅极结构、欧姆接触电极以及肖特基接触电极远离外延层的表面形成源极。
具体的，在若干栅极结构中的层间介质层远离外延层的表面、若干欧姆接触电极远离外延层的表面以及若干肖特基接触电极远离外延层的表面设置源极。
步骤S12：在衬底远离外延层的表面沉积漏极。
参阅图11-图18，图11为本申请提供的碳化硅半导体器件的制备方法的一具体实施例的流程示意图；图12为图11中经步骤S110后形成的部分碳化硅半导体器件的中间产品结构示意图；图13为图11中经步骤S120后形成的部分碳化硅半导体器件的中间产品结构示意图；图14为图11中经步骤S130后形成的部分碳化硅半导体器件的中间产品结构示意图；图15为图11中经步骤S140后形成的部分碳化硅半导体器件的中间产品结构示意图；图16为图11中经步骤S150后形成的部分碳化硅半导体器件的中间产品结构示意图；图17为图11中经步骤S160后形成的部分碳化硅半导体器件的中间产品结构示意图；图18为图11中经步骤S170后形成的部分碳化硅半导体器件的中间产品结构示意图。
下面第一导电类型为N型掺杂半导体，第二导电类型为P型掺杂半导体为例，以外延层20为轻掺杂的外延层；源区33为重掺杂的源区；阱区31为轻掺杂的阱区；阱区接触结构32为重掺杂的阱区接触结构；注入区40为浅注入重掺杂的注入区为例。本申请实施例还提供一种碳化硅半导体器件100的制备方法，该方法包括以下步骤：
步骤S110：在N+型衬底10上生长N-型外延层20，在N-型外延层20内形成P-型阱区31、N+型源区33、P+型阱区接触结构32和浅注入P型离子重掺杂注入区40。
其中，同一元胞中，N+型源区33和P+型阱区接触结构32分别位于N-外延层20的上方，或者说N+型源区和P+型阱区接触结构32的上表面露出N-型外延层20，且N+型源区33与P-型阱区31均与P+型阱区接触结构32邻接，同时，N+型源区33和P-型阱区31均位于P+型阱区接触结构32的同侧。
步骤S120：在N-型外延层20上热氧化形成栅氧化层373后，沉积多晶硅电极374，并刻蚀形成图形化的栅极37。
需要说明的是，多晶硅电极374只覆盖栅氧化层373。其中，图形化的栅极37具体实现方式本实施例不做限制，示例地，可以是先整层沉积，再通过刻蚀实现的。
步骤S130：沉积层间介质380，并刻蚀形成欧姆接触孔，沉积欧姆接触金属后回火，形成良好的欧姆接触电极35。
其中，在欧姆接触孔内沉积欧姆接触金属后，便可以使得欧姆接触金属覆盖于P+型阱区接触结构32上表面和N+型源区33的部分表面。
步骤S140：重新涂布光刻胶39后光刻肖特基接触图形，刻蚀形成肖特基接触孔以及层间介质层38。
其中，层间介质层38可以将栅极37、欧姆接触电极35绝缘、后续形成的肖特基接触电极34、以及源极50绝缘。
步骤S150：沉积肖特基接触金属后，且去除剩余的光刻胶39后，进行肖特基回火得到肖特基接触电极34。
步骤S160：沉积正面加厚金属形成源极50。
其中，源极50位于器件的上方(即也覆盖于层间介质层38、肖特基接触电极34、欧姆接触电极35上)，当然，在其他的实施例中，上述源极50也可以只沉积于肖特基接触电极34和欧姆接触电极35上。
步骤S170：背面减薄后沉积背面加厚金属形成漏极60。
需要说明的是，本领域技术人员应当理解，关于上述制备方法实施例的具体实施方式以及制备方法实施例所带来的技术效果已经在碳化硅半导体器件的实施例中进行了详细描述，此处将不做详细阐述说明。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (20)

1.一种碳化硅半导体器件，其特征在于，包括：衬底、设置于所述衬底上的外延层，和若干元胞单元，其中，所述衬底和所述外延层具有第一导电类型；
所述元胞单元由设在所述外延层中的第一元胞和第二元胞组成，所述第一元胞和所述第二元胞在所述外延层中连接；
所述第一元胞包括：
第一肖特基电场区和第一结型场效应区，设置于所述外延层中且彼此间隔，所述第一肖特基电场区和所述第一结型场效应区具有第一导电类型，所述第一肖特基电场区和所述第一结型场效应区从所述外延层向所述衬底延伸；
第一阱区，设置于所述外延层中且从所述外延层向所述衬底延伸，所述第一阱区具有第二导电类型，且所述第一阱区和所述第一结型场效应区相连；
第一阱区接触结构，设置于所述外延层中且从所述外延层向所述衬底延伸，且具有第二导电类型，所述第一阱区接触结构位于所述第一阱区远离所述第一结型场效应区的一侧，且与所述第一肖特基电场区相连；
第一源区，设置于所述外延层中且从所述外延层向所述衬底延伸，且具有第一导电类型，所述第一源区设置在所述第一阱区内，且与所述第一阱区接触结构相连；
第一肖特基接触电极，设置与所述第一肖特基电场区上；
第一欧姆接触电极，设置在所述第一阱区接触结构上且设置在部分所述第一源区上；
第一栅极结构，包括第一栅极和包覆所述第一栅极的第一层间介质层，所述第一栅极结构设置在第一结型场效应区上且延伸设置在部分所述第一源区上，所述第一栅极从部分的所述第一结型场效应区向所述第一源区延伸至部分的所述第一源区上；
所述第二元胞包括：
第二肖特基电场区和第二结型场效应区，设置于所述外延层中且彼此间隔，所述第二肖特基电场区和所述第二结型场效应区具有第一导电类型，所述第二肖特基电场区和所述第二结型场效应区从所述外延层向所述衬底延伸；
第二阱区，设置于所述外延层中且从所述外延层向所述衬底延伸，所述第二阱区具有第二导电类型，且所述第二阱区和所述第二结型场效应区相连；
第二阱区接触结构，设置于所述外延层中且从所述外延层向所述衬底延伸，且具有第二导电类型，所述第二阱区接触结构位于所述第二阱区远离所述第一结型场效应区的一侧，且与所述第二肖特基电场区相连；
第二源区，设置于所述外延层中且从所述外延层的所述第一表面向衬底方向延伸，且具有第一导电类型，所述第二源区设置在所述第二阱区内，且与所述第二阱区接触结构相连；
第二肖特基接触电极，设置与所述第二肖特基电场区上；
第二欧姆接触电极，设置在所述第二阱区接触结构上且设置在部分所述第二源区上；
第二栅极结构，包括第二栅极和包覆所述第二栅极的第二层间介质层，所述第二栅极结构设置在第二结型场效应区上且延伸设置在部分所述第二源区上，所述第二栅极从部分的所述第二结型场效应区向所述第二源区延伸至部分的所述第二源区上；
其中，在所述外延层中，所述第一元胞中的所述第一结型场效应区与所述第二元胞中的所述第二肖特基电场区相连；且每个元胞单元包括一个设置于外延层中且具有第二导电类型的注入区，所述注入区从所述外延层向所述衬底延伸，在所述第一结型场效应区与所述第二肖特基电场区布设方向上，所述注入区包括相对的第一端和第二端，所述注入区的第一端与所述第一栅极靠近所述第二肖特基电场区的一端的边缘相接，所述注入区的第二端与所述第二肖特基接触电极靠近所述第一结型场效应区的一端的边缘相接。
2.根据权利要求1所述的碳化硅半导体器件，其特征在于，在从所述外延层向所述衬底的延伸方向上，所述注入区的厚度小于所述第一源区和所述第二源区的厚度。
3.根据权利要求2所述的碳化硅半导体器件，其特征在于，在从所述外延层的所述第一表面向所述衬底的延伸方向上，所述注入区的厚度为0.05-0.4微米。
4.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述注入区包括与所述第一栅极在所述衬底上的正投影重叠的第一重叠区，和与所述第二肖特基接触电极在所述衬底上的正投影重叠的第二重叠区；其中，所述第一重叠区的横向宽度小于所述第二重叠区的横向宽度。
5.根据权利要求4所述的碳化硅半导体器件，其特征在于，所述第一重叠区的横向宽度为0-0.5微米，所述第二重叠区的横向宽度为0.05-0.5微米。
6.根据权利要求4所述的碳化硅半导体器件，其特征在于，所述注入区还包括位于所述第一重叠区和所述第二重叠区之间的第三重叠区；
其中，在从所述外延层向所述衬底的延伸方向上，所述第一重叠区、所述第二重叠区、所述第三重叠区的厚度相同；或
在从所述外延层向所述衬底的延伸方向上，所述第一重叠区与所述第二重叠区的厚度相同，且大于所述三重叠区的厚度；或
在从所述外延层向所述衬底的延伸方向上，所述第二重叠区的厚度大于所述第一重叠区的厚度，且所述第一重叠区的厚度大于所述第三重叠区的厚度。
7.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述第一导电类型为N型掺杂半导体，所述第二导电类型为P型掺杂半导体。
8.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述外延层为轻掺杂的外延层；所述第一源区和所述第二源区为重掺杂的源区；所述第一阱区和所述第二阱区为轻掺杂的阱区；所述第一阱区接触结构和所述第二阱区接触结构为重掺杂的阱区接触结构；所述注入区为重掺杂的注入区。
9.一种碳化硅半导体器件，其特征在于，包括：
衬底，具有第一导电类型；
外延层，设置在所述衬底上，所述外延层具有第一导电类型；
若干个掺杂区，间隔设置于所述外延层内且具有第二导电类型，每一所述掺杂区包括：阱区和阱区接触结构，且所述阱区与所述阱区接触结构均从所述外延层向所述衬底延伸；
若干个结型场效应区和若干个肖特基电场区，其中，相邻的所述掺杂区之间形成有一个相连的所述结型场效应区和所述肖特基电场区，且所述结型场效应区与与其相连的所述掺杂区中的所述阱区相连，所述肖特基电场区与与其相连的所述掺杂区中的所述阱区接触结构相连；
若干个源区，具有第一导电类型，且分别设置在对应的一个所述掺杂区内，所述源区与对应的所述阱区接触结构相连，所述源区从所述外延层向所述衬底延伸；
若干个肖特基接触电极，分别设置在对应的一个所述肖特基电场区上；
若干个欧姆接触电极，分别设置在对应的一个阱区接触结构上且延伸设置在对应的部分所述源区上；
若干个栅极结构，分别设置在对应的一个结型场效应区上且延伸设置在对应的部分所述源区上，所述栅极结构包括：栅极和包裹所述栅极的层间介质层，所述栅极从对应的部分所述结型场效应区向对应的所述源区延伸且延伸至对应的部分所述源区上；
若干个注入区，具有第二导电类型，且分别设置在相连的所述结型场效应区和所述肖特基电场区内，所述注入区从所述外延层向所述衬底延伸；
其中，在相连的所述结型场效应区和所述肖特基电场区的布设方向上，所述注入区包括相对的第一端和第二端；每个所述注入区的第一端与所述栅极靠近相邻的肖特基电场区的一端的边缘相接，每个所述注入区的第二端与所述肖特基接触电极靠近相邻的所述结型场效应区的一端的边缘相接。
10.根据权利要求9所述的碳化硅半导体器件，其特征在于，在从所述外延层向所述衬底的延伸方向上，所述注入区的厚度小于所述源区的厚度。
11.根据权利要求10所述的碳化硅半导体器件，其特征在于，在从所述外延层向所述衬底的延伸方向上，所述注入区的厚度为0.05-0.4微米。
12.根据权利要求9所述的碳化硅半导体器件，其特征在于，每个所述注入区均包括与所述栅极在所述衬底上的正投影重叠的第一重叠区，和与所述肖特基接触电极在所述衬底上的正投影重叠的第二重叠区；其中，所述第一重叠区的横向宽度小于所述第二重叠区的横向宽度。
13.根据权利要求12所述的碳化硅半导体器件，其特征在于，所述第一重叠区的横向宽度为0-0.5微米，所述第二重叠区的横向宽度为0.05-0.5微米。
14.根据权利要求12所述的碳化硅半导体器件，其特征在于，每个所述注入区还包括位于所述第一重叠区和所述第二重叠区之间的第三重叠区；
其中，在从所述外延层面向所述衬底的延伸方向上，所述第一重叠区、所述第二重叠区、所述第三重叠区的厚度相同；或
在从所述外延层向所述衬底的延伸方向上，所述第一重叠区与所述第二重叠区的厚度相同，且大于所述三重叠区的厚度；或
在从所述外延层向所述衬底的延伸方向上，所述第二重叠区的厚度大于所述第一重叠区的厚度，且所述第一重叠区的厚度大于所述第三重叠区的厚度。
15.一种碳化硅半导体器件，其特征在于，所述碳化硅半导体器件包括若干元胞，所述元胞包括：
衬底，具有第一导电类型；
外延层，设置于所述衬底上，且具有第一导电类型；
彼此间隔设置的肖特基电场区和结型场效应区，所述肖特基电场区和所述结型场效应区为第一导电类型，所述肖特基电场区和所述结型场效应区均从所述外延层的所述第一表面延伸到所述外延层中；
阱区，具有第二导电类型，所述阱区的一侧与所述结型场效应区相连，所述阱区从所述外延层的所述第一表面延伸到所述外延层中；
阱区接触结构，具有第二导电类型，所述阱区接触结构位于所述阱区远离所述结型场效应区的一侧，且与所述肖特基电场区相连，所述阱区接触区从所述外延层的所述第一表面延伸至所述外延层中；
源区，具有第一导电类型，所述源区与所述阱区接触结构相连，所述源区设置在所述阱区内且从所述外延层的所述第一表面向所述阱区内延伸；
肖特基接触电极，设置在所述肖特基电场区上；
欧姆接触电极，设置在所述阱区接触结构上且设置在部分所述源区上；
栅极结构，所述栅极结构包括栅极和包裹所述栅极的层间介质层，所述栅极结构设置在所述结型场效应区上且延伸设置在部分所述源区上，所述栅极从部分所述结型场效应区向所述源区延伸且延伸至部分的所述源区上；
所述碳化硅半导体器件还包括注入区，具有第二导电类型，且所述注入区包括第一注入区和第二注入区，所述第一注入区设置于所述外延层内且与沿所述栅极远离所述阱区的一端的边缘向背离所述阱区的方向延伸，所述第二注入区设置于所述外延层内与所述肖特基接触电极远离阱区接触结构的一端的边缘相接。
16.根据权利要求15所述的碳化硅半导体器件，其特征在于，所述第一注入区包括：与所述栅极在所述衬底上的正投影重叠的第一重叠区；所述第二注入区包括：与所述肖特基接触电极在所述衬底上的正投影重叠的第二重叠区；其中，所述第一重叠区的横向宽度小于所述第二重叠区的横向宽度。
17.根据权利要求16所述的碳化硅半导体器件，其特征在于，所述第一重叠区的横向宽度为0-0.5微米，所述第二重叠区的横向宽度为0.05-0.5微米。
18.根据权利要求16所述的碳化硅半导体器件，其特征在于，所述第一注入区还包括：除所述第一重叠区之外的第三重叠区；
其中，在从所述外延层向所述衬底的延伸方向上，所述第一重叠区、所述第二重叠区、所述第三重叠区的厚度相同；或
在从所述外延层向所述衬底的延伸方向上，所述第一重叠区与所述第二重叠区的厚度相同，且大于所述三重叠区的厚度；或
在从所述外延层向所述衬底的延伸方向上，所述第二重叠区的厚度大于所述第一重叠区的厚度，且所述第一重叠区的厚度大于所述第三重叠区的厚度。
19.一种碳化硅半导体器件的制备方法，其特征在于，包括：
提供具有第一导电类型的衬底；
在所述衬底上设置具有第一导电类型的外延层；
在所述外延层中间隔设置若干个具有第二导电类型的掺杂区，所述掺杂区包括阱区和阱区接触结构，所述阱区和所述阱区接触结构从所述外延层向所述衬底延伸；
在相邻两个掺杂区之间形成结型场效应区和肖特基电场区，其中，所述结型场效应区与所述肖特基电场区相连，所述结型场效应区与所述阱区相连，所述肖特基电场区与所述阱区接触结构相连；
在相连的所述结型场效应区与所述肖特基电场区内设置具有第二导电类型的注入区；
在每个所述阱区内设置具有第一导电类型的源区，所述源区与对应的所述掺杂区内的所述阱区接触结构相连，且所述源区从所述外延层向衬底延伸；
在所述外延层上形成若干个覆盖所述源区的部分、所述阱区从所述第一表面的露出部分、所述结型场效应区和所述注入区部分的栅极结构区，其中，所述栅极结构区包括栅极以及包裹所述栅极的层间介质；
在相邻两个栅极结构区之间形成欧姆接触电极；
对所述外延层上的若干所述栅极结构区进行刻蚀形成若干栅极结构，其中，所述栅极结构包括栅极以及包裹所述栅极的层间介质层；
在所述栅极结构与所述欧姆接触电极之间形成肖特基接触电极；
其中，每个所述注入区的第一端与所述栅极靠近相邻的肖特基电场区的一端的边缘相接，每个所述注入区的第二端与所述肖特基接触电极靠近相邻的所述第一结型场效应区的一端的边缘相接。
20.根据权利要求19所述的制备方法，其特征在于，所述在相连的所述结型场效应区与所述肖特基电场区内设置注入区的步骤包括：
在所述外延层远离所述衬底的表面进行P型离子注入，以形成P型
重掺杂的所述注入区；其中，从所述外延层向所述衬底的延伸方向上，
所述注入区的厚度小于所述源区的厚度。
CN202310068076.7A 2021-02-25 2023-01-16 碳化硅半导体器件及其制备方法 Pending CN116053299A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310068076.7A CN116053299A (zh) 2023-01-16 2023-01-16 碳化硅半导体器件及其制备方法
US18/446,989 US20230387290A1 (en) 2021-02-25 2023-08-09 Silicon carbide metal oxide semiconductor field effect transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310068076.7A CN116053299A (zh) 2023-01-16 2023-01-16 碳化硅半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116053299A true CN116053299A (zh) 2023-05-02

Family

ID=86129311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310068076.7A Pending CN116053299A (zh) 2021-02-25 2023-01-16 碳化硅半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116053299A (zh)

Similar Documents

Publication Publication Date Title
KR101966148B1 (ko) 개선된 종단 구조를 구비한 고전압 트렌치 dmos 소자
US8432013B2 (en) Semiconductor device and a method of manufacturing the same
US8421148B2 (en) Grid-UMOSFET with electric field shielding of gate oxide
CN103094321B (zh) 二维屏蔽栅晶体管器件及其制备方法
CN109659351B (zh) 绝缘栅双极晶体管
JP5565461B2 (ja) 半導体装置
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
CN105304692B (zh) 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
KR20060040592A (ko) 에지 종단 구조체를 갖는 반도체 장치 및 그 형성 방법
CN103733344A (zh) 半导体装置
CN105900244B (zh) 用于高电压应用的具有含多场弛豫沟槽的终端结构的沟槽mos器件
JP5687582B2 (ja) 半導体素子およびその製造方法
CN104981909A (zh) 具有改进的沟槽保护的基于沟槽的器件
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN112201690A (zh) Mosfet晶体管
US9263280B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
CN113555354B (zh) 一种集成sbd的沟槽终端结构及其制备方法
CN116741828A (zh) 沟渠式栅极晶体管组件
CN111834448A (zh) 碳化硅半导体装置
CN116053299A (zh) 碳化硅半导体器件及其制备方法
CN111146285B (zh) 半导体功率晶体管及其制造方法
US20230387290A1 (en) Silicon carbide metal oxide semiconductor field effect transistor device
KR100331540B1 (ko) 게이트와 에미터 사이의 정전기 방지를 위한 다이오드를포함하는 모스형 반도체 소자
JP5655370B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination