CN103872116A - 功率半导体设备 - Google Patents

功率半导体设备 Download PDF

Info

Publication number
CN103872116A
CN103872116A CN201310148587.6A CN201310148587A CN103872116A CN 103872116 A CN103872116 A CN 103872116A CN 201310148587 A CN201310148587 A CN 201310148587A CN 103872116 A CN103872116 A CN 103872116A
Authority
CN
China
Prior art keywords
electrode
conduction type
power semiconductor
district
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310148587.6A
Other languages
English (en)
Inventor
严基宙
宋寅赫
张昌洙
朴在勋
徐东秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103872116A publication Critical patent/CN103872116A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明在此公开一种功率半导体设备，该功率半导体设备包括：漂移层，该漂移层形成在半导体衬底的第一表面上；第一导电类型的井层，该第一导电类型的井层形成在漂移层上；沟槽，该沟槽被形成以在厚度方向上通过井层到达漂移层；第一电极，该第一电极形成在沟槽内；第二导电类型的第二电极区，该第二导电类型的第二电极区形成在井层上，包括在垂直方向上与沟槽接触的第一区和在平行方向上与沟槽分隔开且与第一区垂直的第二区；第一导电类型的第二电极区，该第一导电类型的第二电极区被形成以与第二导电类型的第二电极区的侧表面接触；以及第二电极，该第二电极形成在井层上并且电连接至第二导电类型的第二电极区和第一导电类型的第二电极区。

Description

功率半导体设备
相关申请的交叉引用
本申请要求提交于2012年12月7日的题为“Power SemiconductorDevice”的韩国专利申请NO.10-2012-0142172，，该申请的全部内容通过引用被结合至本申请。
技术领域
本发明涉及功率半导体设备。
背景技术
绝缘栅双极型晶体管（IGBT）具有场效应晶体管的高输入阻抗和双极型晶体管的高功率驱动性能，因此其主要被用作功率开关设备。
所述IGBT被大致被分成平面栅式IGBT和沟槽式IGBT。最近，具有缩小尺寸但仍然增加电流密度的沟槽式IGBT已经被开发和研究。
沟槽式IGBT的短路强度属性是非常重要的因素，因此到目前为止通过许多技术发展已经对其进行了开发。
在此情况下，用于改善短路强度属性的最重要的点是通过修改发射极模式来控制通道长度的方法，在此方法使用具有条形的发射极模式的结构的控制通道长度。
然而，发射极模式结构并不适合于缩小单元间距（cell pitch）的趋势。就这一点而言，由于小区间隔减小，为了满足恒稳定级的短路强度，N+发射极区的比率需要被减小。然而，在此情况下，发射极电极和N+发射极区之间的接触面积被缩小而骤然增加连接损耗。
根据现有技术的IGBT在公开号为NO.2011-180813的美国专利中公开。
发明内容
本发明致力于提供功率半导体设备，其具有容易控制N+发射极区的比率而仍然保持发射极电极和N+发射极区之间的接触面积的结构。
此外，本发明致力于提供具有适用于宽单元间距的结构的功率半导体设备。
根据本发明第一优选的实施方式，提供一种功率半导体设备，该功率半导体设备包括第一导电类型的半导体衬底，具有第一表面和第二表面；第二导电类型的漂移层，该第二导电类型的漂移层形成在半导体衬底的第一表面上；第一导电类型的井层，该第一导电类型的层形成在漂移层上；沟槽，该沟槽被以形成在厚度方向上通过井层以到达漂移层；第一电极，该第一电极形成在沟槽内；第二导电类型的第二电极区，该第二导电类型的第二电极区有选择地形成在井层上，包括在垂直方向与沟槽接触的第一区和在平行方向与沟槽分隔开且与第一区垂直的第二区，并且具有比漂移层更高的浓度（concentration）；第一导电类型的第二电极区，该第一导电类型的第二电极区形成在井层上以便与第二导电类型的第二电极区的侧表面接触并且具有比井层更高的浓度；以及第二电极，该第二电极形成在井层上并且电连接至第二导电类型的第二电极区和第一导电类型的第二电极区。
在此情况下，第二导电类型的第二电极区可以基于平面被形成以具有‘+’形。
第二导电类型的第二电极区可以形成以使平行于沟槽的第二区的宽度比平行于沟槽的第一区的宽度更大。
第二电极可以包括面向井层的第一表面和面向第一表面的第二表面，并且接触部分以长度方向在第一表面上突出以便与第二导电类型的第二电极区的第二区和第一导电类型的第二电极区接触。
第一导电类型可以是P型，第二导电类型可以是N型。
功率半导体设备还可以包括形成在半导体衬底和漂移层之间并具有比漂移层更高的浓度的第二导电类型缓冲层。
功率半导体设备还可以包括形成在沟槽内壁和第一电极之间的绝缘层。
功率半导体设备还可以包括形成在沟槽之上的层间绝缘层。
第一电极可以是栅电极以及第二电极可以是发射电极。
第一电极可以由多晶硅（poly silicon）形成。
功率半导体设备还可以包括形成在半导体衬底的第二表面上的第三电极。
另外，第三电极可以是集电电极。
根据本发明的第二优选的实施方式，提供一种功率半导体设备，该功率半导体设备包括第一导电类型的半导体衬底，具有第一表面和第二表面；第二导电类型的漂移层，该第二导电类型的漂移层形成在半导体衬底的第一表面上；第一导电类型的井层，该第一导电类型的井层形成在漂移层上；沟槽，该沟槽被形成以在厚度方向上通过井层到达漂移层；第一电极，该第一电极形成在沟槽内；第二导电类型的第二电极区，该第二导电类型的第二电极区有选择地形成在井层上，包括在垂直方向与沟槽的第一区接触和在平行方向与沟槽分隔开且与第一区垂直的第二区，并且具有比漂移层更高的浓度；第一导电类型的第二电极区，该第一导电类型的第二电极区形成在井层上以便围绕第二导电类型的第二电极区的侧表面并且具有比井层更高的浓度；第二电极，该第二电极形成在井层上并且电连接至第二导电类型的第二电极区和第一导电类型的第二电极区；以及第三电极，该第三电极形成在半导体衬底的第二表面上。
在此情况下，其中第二导电类型的第二电极区基于平面被形成以具有‘+’形。
第二导电类型的第二电极区可以形成以便平行于沟槽的第二区的宽度比平行于沟槽的第一区的宽度更大。
第一电极可以是栅电极，第二电极第一是发射电极，以及第三电极可以是集电电极。
另外，第二电极可以包括面向井层的第一表面和面向第一表面的第二表面，并且接触部分可以以长度方向在第一表面上突出以便与第二导电类型的第二电极区的第二区和第一导电类型的第二电极区接触。
附图说明
从以下结合附图进行的详细的描述，本发明的上述和其他目的、特征以及优势将被更加清楚地理解，其中：
图1是根据本发明实施方式的功率半导体设备的平面图；
图2是沿着图1的线A-A′获得的功率半导体设备100的剖视图；
图3是沿着图1的线B-B′获得的功率半导体设备100的剖视图；
图4是沿着图1的线C-C′获得的功率半导体设备100的剖视图。
具体实施方式
从以下结合附图进行的优选实施方式的详细描述，本发明的目的、特征和优势将被更加清楚地理解。全部附图中，相同的参考数字被用于指定相同或相似的部件，其多余的说明被省略。此外，在以下描述中，术语“第一”、“第二”、“一侧”、“另一侧”等被用于将某些部件与其它部件进行区分，而这些部件的配置不应该被解释为被这些术语限制。此外，在本发明的描述中，当确定相关技术的详细描述将模糊本发明的主旨时，其描述将被省略。
在下文中，本发明的优选的实施方式将通过参考附图被详细描述。
图1是根据本发明实施方式的功率半导体设备100的平面图，图2是沿着图1的线A-A′获得的功率半导体设备100的剖视图，图3是沿着图1的线B-B′获得的功率半导体设备100的剖视图，图4是沿着图1的线C-C′获得的功率半导体设备100的剖视图。
参照图1-4，功率半导体设备100包括第一导电类型的半导体衬底110，形成在半导体衬底110上的漂移层120，形成在漂移层120上的井层130，沟槽140，形成在沟槽140内的第一电极145，形成在井层130上的第一导电类型的第二电极区150和第二导电类型的第二电极区160，以及形成在井层130上的第二电极170。在图1中，为了更清楚地示出第一导电类型的第二电极区150和第二导电类型的第二电极区160的结构，第二电极170被省略。
根据本实施方式，第一导电类型的半导体衬底110可以但不被特别地限制于由硅片构成。
另外，根据本实施方式，第一导电类型可以但不限于是P型。
半导体衬底110具有第一表面和第二表面。如图2到图4所示，为第二导电类型的漂移层120可以被形成在第一表面上并且第三电极180可以被形成在第二表面上。
在此情况下，第三电极180可以是集电电极以及半导体衬底110可以用作集电区的功能。
根据本实施方式，为第二半导体类型的漂移层120可以使用外延生长方法被形成在半导体衬底110的表面上。然而，本发明不被特别地限制于此，在此，第二导电类型可以但不限于是N型。
如图2-4所示，功率半导体设备100还可以包括具有比漂移层120更高浓度的N+型缓冲层115，其形成在P型的半导体衬底110和N型的漂移层120之间。在此情况下，缓冲层115也可以使用外延生长方法而被形成。然而，本发明不被特别地限制于此。
关于绝缘栅双极型晶体管（IGBT），缓冲层115允许将反向电压施加至漂移层120和井层130之间以正向阻断模式防止由在漂移层120和井层130之间的接触层形成的耗尽层扩大至P型的半导体衬底110，在正向阻断模式中栅电极和发射电极短路并且正电压被从集电极施加到发射极。由于缓冲层115，漂移层120的厚度可以被减少，从而减少在功率半导体设备100的通路损耗。
在正向传导模式（即，当预先的电压或更多淡雅被施加到栅以形成通道时）中，由于缓冲层115的浓度和厚度被减少，空穴被进一步防止从P型的半导体衬底110被注入到N型的漂移层120，从而增加功率半导体设备100的切换速度。
根据本实施方式，第一导电类型的井层130可以被形成在漂移层120上。
在此，如上文所述，第一导电类型可以，但不限于是P型。
在此情况下，通过将P型杂质注入到漂移层120的表面以及在深度方向扩展P型杂质，可以形成P型的井层130。然而，本发明不限于此。
根据本实施方式，沟槽140可以被形成以通过井层130到达漂移层120。
具体地，参考图2到图4，沟槽140可以被形成到预定深度以便从其表面以厚度方向通过井层130到达漂移层120。在此情况下，具有相同深度和宽度的多个沟槽140可以以预定的间隔形成。然而，本发明不限于此。
在此，术语‘相同’不意味着数学含义上的相同尺寸，而是出于设计误差，制造误差，测量误差等的考虑，其指的是大体上相同的尺寸。以下，在此说明书，如上文描述的，术语‘相同’表示大体上相同的尺寸。
在此情况下，沟槽140可以使用掩膜（mask）通过蚀刻过程来形成。然而，本发明不限于此。
根据本实施方式，绝缘层141可以形成在沟槽140的内壁上。在此，绝缘层141可以，但不限于是使用热氧化过程来形成氧化层。
形成在沟槽140内的第一电极145可以，但不限于由晶体硅形成。
在此情况中，第一电极145可以，但不限于是栅电极。
层间绝缘层147可以形成在沟槽140之上，以用于第一电极145和第二电极170之间电绝缘。在此，层间绝缘层147可以，但不限于由硼磷硅酸盐玻璃（BPSG）形成。
功率半导体设备100还可以包括第一导电类型的第二电极区150和第二导电类型的第二电极区160，它们形成在井层130上。
在此，第一导电类型和第二导电类型可以，但不限于分别是P型和N型。
第一导电类型的第二电极区150的部分和第二导电类型的第二电极区160的部分可以直接地与第二电极170接触部分171接触。
根据本实施方式，第二导电类型的第二电极区160可以选择的形成在井区130上并且可以包括在那以垂直方向与沟槽140接触的第一区161和在那平行地与沟槽140分隔开的以与第一区161垂直的第二区163，如图1所示。
根据本实施方式，第二导电类型的第二电极区160可以，但不被特别地限制于是具有比漂移层120更高浓度的N+型区。
根据本实施方式，第二导电类型的第二电极区160可以基于平面被形成以具有‘+’形，如图1所示。然而，本发明不被特别地限制于此。
在这里，术语‘平面’可以指从上面观察的功率半导体设备100的上表面。
也就是说，可以配置功率半导体设备100的第二导电类型的第二电极区160以便在平行于沟槽140的方向上测量的第二区163的宽度b（如图1）可以比在平行于沟槽140的方向上测量的第一区161的宽度a（如图1）更大。
由于此配置，在第二电极170和第二导电类型的第二电极区160之间的接触面积被增大，其在下文将被详细描述。
在功率半导体设备100中，第二导电类型的第二电极区160的表面面积可以与第一导电类型的第二电极区150的表面面积相同。然而，本发明不限于此。
如图1所示，功率半导体设备100的第一导电类型的第二电极区150形成在井层130上以便与第二导电类型的第二电极区160的侧表面接触，其与第二电极区160的厚度方向平行。
在此，术语‘厚度方向’可以与沟槽140的深度方向一致。
根据本实施方式，第一导电类型的第二电极区150可以，但不被特别地限制于是具有比井层130更高浓度的P+型区。
功率半导体设备100的第二电极170可以形成在井层130上，并且可以包括面向井层130的第一表面和面向第一表面的第二表面并暴露在外面。
在此情况下，接触部分171可以形成在第一表面以便在与沟槽140平行的方向上彼此分开并且可以在长度方向突出。
接触部分171可以与第二导电类型的第二电极区160的第二区163和第一导电类型的第二电极区150接触。
更详细地讲，层间绝缘层147可以形成在沟槽140上。在此情况下，多个沟槽140彼此分隔开，形成在每一个沟槽140上的层间绝缘层147可以被形成为与邻近的层间绝缘层147分隔开。
因此，第一导电类型的第二电极区150和第二导电类型的第二电极区160暴露在邻近的层间绝缘层147之间。另外，第二电极170的接触部分171可以被插入在邻近的层间绝缘层147之间以与第一导电类型的第二电极区150和第二导电类型的第二电极区160的暴露部分接触。
因此，与第二电极170的接触部分171接触的第二导电类型的第二电极区160的部分被限制在邻近的层间绝缘层147之间的部分。
通常，在包括具有条形的N+发射极区和P+发射极区的功率半导体设备中，当为了减小传导损耗以增加通道密度而减小沟槽之间的间隔时，与发射极接触的N+发射极区的接触面积被减小以增加接触电阻，因而骤然地地增加了传导损耗。
为了克服此问题，当具有条形的N+发射极区的整体宽度增大时，N+发射极区与跟沟槽接触的P+发射极区的比率增加以增加峰值电流，从而减小短路强度。
当N+发射极区与根据发射极电极接触的P+发射极区的比率保持不变并且整体宽度增大时，在与沟槽接触的N+发射极区下扩展的空穴的电流路径的长度被增加以增加封闭电阻，从而减小短路强度。
因此，根据本实施方式，如图1所示，与沟槽140接触的第二导电类型的第二电极区160的部分的宽度a保持不变，且与第二电极170的接触部分171接触的第二导电类型的第二电极区160的部分的宽度b被增大。因此，即使沟槽140之间的间隔被减小，与第二电极170接触的第二导电类型的第二电极区160的部分的面积可以被增大，因此，在增加接触电阻方面的问题可以被克服。
此外，第二导电类型的第二电极区160的部分与跟沟槽140接触的第一导电类型的第二电极区150的比率可以保持不变或减小，从而增加短路强度。
根据本发明，在无需改变与沟槽接触的部分的宽度的情况下，具有条形、与第二电极接触的N+发射极区的部分的宽度被增大。因此，即使沟槽之间的间隔被减小，与第二电极接触的N+发射极区的部分的面积也可以被增大，因此，在增加接触电阻方面的问题可以被克服，从而减小传导损耗。
另外，对比于具有条形的传统功率半导体设备，N+发射极区的部分与跟沟槽接触的P+发射极区的比率可以保持不变或减小，从而增加短路强度。
尽管本发明的实施方式已经因说明的目的被公开，但是应该理解的是本发明不限于此，本领域技术人员可以理解的是在不违背本发明的范围和精神的情况下，各种修改、添加和替换是可以的。
因此，任何和所有修改、变化或相等布置应该被认为在本发明的范围内，并且本发明的详细范围将通过所附权利要求来公开。

Claims (17)

1.一种功率半导体设备，该功率半导体设备包括：
第一导电类型的半导体衬底，该第一导电类型的半导体衬底具有第一表面和第二表面；
第二导电类型的漂移层，该第二导电类型的漂移层形成在所述半导体衬底的所述第一表面上；
第一导电类型的井层，该第一导电类型的井层形成在所述漂移层上；
沟槽，该沟槽被形成以在厚度方向上通过所述井层到达所述漂移层；
第一电极，该第一电极形成在所述沟槽内；
第二导电类型的第二电极区，该第二导电类型的第二电极区有选择地形成在所述井层上，包括在垂直方向上与所述沟槽接触的第一区和在平行方向上与所述沟槽分隔开且与所述第一区垂直的第二区，并且具有比所述漂移层更高的浓度；
第一导电类型的第二电极区，该第一导电类型的第二电极区形成在所述井层上以便与所述第二导电类型的第二电极区的侧表面接触，并且具有比所述井层更高的浓度；以及
第二电极，该第二电极形成在所述井层上并且电连接至所述第二导电类型的第二电极区和所述第一导电类型的第二电极区。
2.根据权利要求1所述的功率半导体设备，其中所述第二导电类型的第二电极区基于平面被形成以具有‘+’形。
3.根据权利要求1所述的功率半导体设备，其中所述第二导电类型的第二电极区被形成以使平行于所述沟槽的所述第二区的宽度比平行于所述沟槽的所述第一区的宽度更大。
4.根据权利要求1所述的功率半导体设备，其中所述第二电极包括面向所述井层的第一表面和面向所述第一表面的第二表面，并且接触部分以长度方向在所述第一表面上突出以便与所述第二导电类型的第二电极区的第二区和所述第一导电类型的第二电极区接触。
5.根据权利要求1所述的功率半导体设备，其中所述第一导电类型是P型，以及所述第二导电类型是N型。
6.根据权利要求1所述的功率半导体设备，该功率半导体设备还包括形成在所述半导体衬底和所述漂移层之间并具有比所述漂移层更高的浓度的第二导电类型缓冲层。
7.根据权利要求1所述的功率半导体设备，该功率半导体设备还包括形成在所述沟槽的内壁和所述第一电极之间的绝缘层。
8.根据权利要求1所述的功率半导体设备，该功率半导体设备还包括形成在所述沟槽之上的层间绝缘层。
9.根据权利要求1所述的功率半导体设备，其中所述第一电极是栅电极以及所述第二电极是发射电极。
10.根据权利要求1所述的功率半导体设备，其中第一电极由多晶硅形成。
11.根据权利要求1所述的功率半导体设备，该功率半导体设备还包括形成在所述半导体衬底的所述第二表面上的第三电极。
12.根据权利要求11所述的功率半导体设备，其中所述第三电极是集电电极。
13.一种功率半导体设备，该功率半导体设备包括：
第一导电类型的半导体衬底，该第一导电类型的半导体衬底具有第一表面和第二表面；
第二导电类型的漂移层，该第二导电类型的漂移层形成在所述半导体衬底的所述第一表面上；
第一导电类型的井层，该第一导电类型的井层形成在所述漂移层上；
沟槽，该沟槽被形成以在厚度方向上通过所述井层到达所述漂移层；
第一电极，该第一电极形成在所述沟槽内；
第二导电类型的第二电极区，该第二导电类型的第二电极区有选择地形成在所述井层上，包括在垂直方向上与所述沟槽接触的第一区和在平行方向上与所述沟槽分隔开且与所述第一区垂直的第二区，并且具有比所述漂移层更高的浓度；
第一导电类型的第二电极区，该第一导电类型的第二电极区形成在所述井层上以便围绕所述第二导电类型的第二电极区的侧表面，并且具有比所述井层更高的浓度；
第二电极，该第二电极形成在所述井层上并且电连接至所述第二导电类型的第二电极区和所述第一导电类型的第二电极区；以及
第三电极，该第三电极形成在所述半导体衬底的所述第二表面上。
14.根据权利要求13所述的功率半导体设备，其中所述第二导电类型的第二电极区基于平面被形成以具有‘+’形。
15.根据权利要求13所述的功率半导体设备，其中所述第二导电类型的第二电极区被形成以使平行于所述沟槽的所述第二区的宽度比平行于所述沟槽的所述第一区的宽度更大。
16.根据权利要求13所述的功率半导体设备，其中所述第一电极是栅电极，所述第二电极第一是发射电极，以及所述第三电极是集电电极。
17.根据权利要求13所述的功率半导体设备，其中所述第二电极包括面向所述井层的第一表面和面向所述第一表面的第二表面，并且接触部分以长度方向在所述第一表面上突出以便与所述第二导电类型的第二电极区的第二区和所述第一导电类型的第二电极区接触。
CN201310148587.6A 2012-12-07 2013-04-25 功率半导体设备 Pending CN103872116A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0142172 2012-12-07
KR1020120142172A KR101420528B1 (ko) 2012-12-07 2012-12-07 전력 반도체 소자

Publications (1)

Publication Number Publication Date
CN103872116A true CN103872116A (zh) 2014-06-18

Family

ID=50880010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310148587.6A Pending CN103872116A (zh) 2012-12-07 2013-04-25 功率半导体设备

Country Status (3)

Country Link
US (1) US20140159105A1 (zh)
KR (1) KR101420528B1 (zh)
CN (1) CN103872116A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261713A (zh) * 2020-03-25 2020-06-09 广东芯聚能半导体有限公司 沟槽型igbt器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414290A (en) * 1993-05-07 1995-05-09 Abb Management Ag IGBT with self-aligning cathode pattern and method for producing it
US5492846A (en) * 1993-11-01 1996-02-20 Nec Corporation Fabrication method of nonvolatile semiconductor memory device
JP2005158850A (ja) * 2003-11-21 2005-06-16 Toyota Industries Corp 半導体装置
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
US20120012860A1 (en) * 2010-07-16 2012-01-19 Toyota Jidosha Kabushiki Kaisha Sic semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
JP4082295B2 (ja) * 2003-07-11 2008-04-30 トヨタ自動車株式会社 半導体装置
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP2007258617A (ja) * 2006-03-24 2007-10-04 Toyota Industries Corp 半導体装置及びその半導体装置の製造方法
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
JP2008182032A (ja) 2007-01-24 2008-08-07 Toyota Industries Corp 半導体装置
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
WO2011101955A1 (ja) * 2010-02-16 2011-08-25 トヨタ自動車株式会社 半導体装置
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
US9245986B2 (en) * 2012-11-29 2016-01-26 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414290A (en) * 1993-05-07 1995-05-09 Abb Management Ag IGBT with self-aligning cathode pattern and method for producing it
US5492846A (en) * 1993-11-01 1996-02-20 Nec Corporation Fabrication method of nonvolatile semiconductor memory device
JP2005158850A (ja) * 2003-11-21 2005-06-16 Toyota Industries Corp 半導体装置
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
US20120012860A1 (en) * 2010-07-16 2012-01-19 Toyota Jidosha Kabushiki Kaisha Sic semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261713A (zh) * 2020-03-25 2020-06-09 广东芯聚能半导体有限公司 沟槽型igbt器件结构

Also Published As

Publication number Publication date
US20140159105A1 (en) 2014-06-12
KR101420528B1 (ko) 2014-07-16
KR20140074027A (ko) 2014-06-17

Similar Documents

Publication Publication Date Title
US8541839B2 (en) Semiconductor component and method for producing it
US20090294859A1 (en) Trench MOSFET with embedded junction barrier Schottky diode
CN102569298B (zh) 包括二极管的半导体器件
US9318590B2 (en) IGBT using trench gate electrode
CN101308848A (zh) 半导体器件
CN112201690A (zh) Mosfet晶体管
US6255692B1 (en) Trench-gate semiconductor device
CN106711191A (zh) 具有终端保护区的超结半导体器件及其制造方法
CN109148591A (zh) 一种集成肖特基二极管的碳化硅槽栅mos器件
CN105762182B (zh) 具有高抗闩锁能力的igbt器件
US20210104614A1 (en) Semiconductor device having a gate electrode formed in a trench structure
CN108336133B (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
US11094691B2 (en) Semiconductor device
US20220216331A1 (en) Semiconductor device and method for designing thereof
CN111916502A (zh) 一种具有高掺杂层的分裂栅功率mosfet器件及其制备方法
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
US20240055498A1 (en) Semiconductor device and method for producing same
CN103872116A (zh) 功率半导体设备
JP3884206B2 (ja) 半導体装置
EP4040500A1 (en) Transistor device and method of manufacturing
CN111916497B (zh) 一种具有浮空电极的屏蔽栅功率mosfet及其制造方法
CN107863378B (zh) 超结mos器件及其制造方法
CN205621737U (zh) 一种抗闩锁igbt器件
CN115939177B (zh) 一种碳化硅功率器件及开关元件
CN109065638A (zh) 一种功率二极管器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140618