CN205621737U - 一种抗闩锁igbt器件 - Google Patents

Abstract

本实用新型涉及一种抗闩锁IGBT器件，其在半导体基板的第一导电类型基区内设置若干规则排布且相互平行分布的有源元胞，所述有源元胞包括位于第一导电类型基区内上部的第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源极区，所述第二导电类型基区、第一导电类型源极区与半导体基板第一主面上的源极金属欧姆接触；在所述第二导电类型基区内还设有第一导电类型阻挡环，所述第一导电类型阻挡环位于第一导电类型源极区的外圈，第一导电类型阻挡环外部以及第一导电类型阻挡环与第一导电类型源极之间是第二导电类型基区，第一导电类型阻挡环的一端通过半导体基板第一主面上的绝缘介质层与源极金属绝缘隔离，另一端与沟道侧壁接触。本实用新型结构紧凑，能有效减少发生闩锁的风险，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。

Description

一种抗闩锁IGBT器件

技术领域

本实用新型涉及一种半导体器件，尤其是一种抗闩锁IGBT器件，属于IGBT器件的技术领域。

背景技术

IGBT器件内存在寄生的晶闸管，即NPNP结构。在器件正常工作的过程中，不希望开通所述寄生的晶闸管。若所述寄生晶闸管处于开通状态，那么IGBT器件的栅极将失去对电流的控制。然而，在IGBT工作过程中，如果流过源极下方的空穴电流太大，那么源极和基区的PN结就会正偏，即源极开始向基区注入电子，基区开始向源极注入空穴，此时寄生的晶闸管导通，即IGBT器件处于闩锁状态。

现在IGBT追求的电流密度越来越大，在器件大电流工作的情况下，器件会有发生闩锁的风险。为了降低IGBT器件在工作过程中发生闩锁的风险，一方面是增加源极下方基区的掺杂浓度，降低这部分区域的电阻，但这很容易影响器件的阈值电压，从而给器件的设计和制造增加难度；另一方面是降低器件背面集电极的掺杂浓度，从而降低导通电流中空穴电流的成分，但这会增加器件的导通压降，尤其是对具有宽N型基区的高压IGBT器件，导通压降会非常大。而且当器件背面掺杂过低时，器件的短路坚固性会降低。

如图1所示，为现有沟槽型IGBT器件的结构，以N型IGBT器件为例，所述IGBT器件包括N型基区7，在N型基区7内的上部设有P型基区6，在P型基区6内设有元胞沟槽13，元胞沟槽13的槽底位于N型基区7内，在元胞沟槽13外壁侧上方设有N+源极区4，在元胞沟槽13的侧壁及底壁覆盖有绝缘栅氧化层14，并在元胞沟槽13内填充有导电多晶硅3。在N型基区7的正面设有源极金属1，所述源极金属1通过N型基区7上的绝缘介质层2与导电多晶硅3绝缘隔离，源极金属1与N+源极区4以及P型基区6内的P型重掺杂区5，所述P型重掺杂区5在P型基区6内还延伸至N+源极区4的下方，但P型重掺杂区5不与元胞沟槽13的外壁相接触。在N型基区7的背面设有集电极结构，所述集电极结构包括P型集电区9以及与所述P型集电区9欧姆接触的集电极金属10。

具体工作时，P型重掺杂区5位于N+源极区4下方的区域部分能形成抗闩锁结构11，为了使器件具有高的抗闩锁性能，形成抗闩锁结构11中的P型掺杂浓度必须非常高，同时高掺杂还必须尽可能的接近元胞沟槽13的侧壁，而由于元胞沟槽13侧壁的P型掺杂直接影响IGBT器件的阈值电压，因此所述抗闩锁结构11给IGBT器件设计和工艺带来很大的难度。

另一方面，为了使IGBT器件在使用过程中不发生闩锁，P型集电区9的掺杂浓度一般比较低，其结深一般也比较浅，这使得N型基区7注入的空穴比较少，电导调制效应不显著，会导致IGBT器件导通压降比较大。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种抗闩锁IGBT器件，其结构紧凑，能有效减少发生闩锁的风险，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。

按照本实用新型提供的技术方案，所述抗闩锁IGBT器件，包括具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面相对应的第二主面；半导体基板的第一主面与第二主面间包括第一导电类型基区；在半导体基板的第一导电类型基区内设置若干规则排布且相互平行分布的有源元胞，所述有源元胞包括位于第一导电类型基区内上部的第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源极区，所述第二导电类型基区、第一导电类型源极区与半导体基板第一主面上的源极金属欧姆接触；

在所述第二导电类型基区内还设有第一导电类型阻挡环，所述第一导电类型阻挡环位于第一导电类型源极区的外圈，第一导电类型阻挡环与第一导电类型源极区间通过第二导电类型基区间隔，第一导电类型阻挡环的一端通过半导体基板第一主面上的绝缘介质层与源极金属绝缘隔离，另一端与有源元胞的导电沟道侧壁接触。

在半导体基板的第二主面上设有集电极结构，所述集电极结构包括集电极金属以及与所述集电极金属欧姆接触的集电极层，集电极层位于集电极金属与半导体基板的第二主面间，所述集电极层包括第二导电类型集电区。

所述集电极层与半导体基板的第二主面间还设有第一导电类型缓冲层。

所述集电极层还包括位于第二导电类型集电区内的若干第一导电类型集电区，第一导电类型集电区与集电极金属欧姆接触。

所述有源元胞呈平面状或沟槽状。

所述有源元胞采用平面状结构时，所述平面有源元胞包括两相邻的第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源极区，相邻的第二导电类型基区通过第一导电类型基区相间隔，在间隔相邻第二导电类型基区的第一导电类型基区的正上方设有导电多晶硅以及绝缘介质层，导电多晶硅通过绝缘介质层与半导体基板的第一主面以及源极金属绝缘隔离，且导电多晶硅的两端与下方的第一导电类型源极区相交叠，在每个第二导电类型基区内均设置第一导电类型阻挡环，第一导电类型阻挡环位于第一导电类型源极区的外圈，所述导电多晶硅与栅极金属欧姆接触。

所述有源元胞采用沟槽状结构时，所述有源元胞包括位于第二导电类型基区内的元胞沟槽，所述元胞沟槽的槽底位于第二导电类型基区下方的第一导电类型基区内，元胞沟槽的内壁及底壁覆盖有绝缘栅氧化层，并在覆盖有绝缘栅氧化层的元胞沟槽内填充有导电多晶硅，元胞沟槽的槽口由半导体基板第一主面上的绝缘介质层覆盖，元胞沟槽内的导电多晶硅通过绝缘介质层与源极金属绝缘隔离；第一导电类型源极区位于元胞沟槽外壁侧上方，第一导电类型源极区、第一导电类型阻挡环与元胞沟槽外壁相接触，元胞沟槽内的导电多晶硅与栅极金属欧姆接触。

所述半导体基板的材料包括硅。

所述有源元胞的形状呈条形、方形或圆形。

所述第一导电类型阻挡环内设有用于形成抗闩锁结构的第二导电类型重掺杂区，所述第二导电类型重掺杂区位于第一导电类型源极区的外侧以及下方，第二导电类型重掺杂区与第一导电类型源极区接触，且第二导电类型重掺杂区在第一导电类型源极区下方的长度小于第一导电类型源极区的长度。

所述“第一导电类型”和“第二导电类型”两者中，对于N型IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型IGBT器件，第一导电类型与第二导电类型所指的类型与N型IGBT器件正好相反。

本实用新型的优点：在第二导电类型基区内设置第一导电类型阻挡环，通第一导电类型阻挡环将第一导电类型源极区的下方进行包围，以有效地将电子电流和空穴电流进行分立开，显著减小甚至防止空穴电流流经第一导电类型源极区的下方，只允许电子电流通过沟道流向第一导电类型源极区，可以提高IGBT器件的抗闩锁能力，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。

附图说明

图1为现有沟槽型IGBT器件的剖视图。

图2为本实用新型沟槽PT型IGBT器件的剖视图。

图3为本实用新型平面PT型IGBT器件的剖视图。

图4为本实用新型沟槽NPT型IGBT器件的剖视图。

图5为本实用新型沟槽PT型RC IGBT器件的剖视图。

图6为本实用新型沟槽NPT型RC IGBT器件的剖视图。

图7为本实用新型平面NTP型IGBT器件的剖视图。

图8为本实用新型平面PT型RC IGBT器件的剖视图。

图9为本实用新型平面NPT型RC IGBT器件的剖视图。

图10为本实用新型有源元胞呈长条形的结构示意图。

图11为本实用新型有源元胞呈方形的结构示意图。

图12为本实用新型有源元胞呈圆形结构示意图。

附图标记说明：1-源极金属、2-绝缘介质层、3-导电多晶硅、4-N+源极区、5-P型重掺杂区、6-P型基区、7-N型基区、8-N型缓冲层、9-P型集电区、10-集电极金属、11-抗闩锁结构、12-N型阻挡环、13-元胞沟槽、14-绝缘栅氧化层、15-N型集电区以及16-有源元胞。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明。

为了能有效减少发生闩锁的风险，为降低导通压降提供基础，以N型IGBT器件为例，本实用新型包括具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面相对应的第二主面；半导体基板的第一主面与第二主面间包括N型基区7；在半导体基板的N型基区7内设置若干规则排布且相互平行分布的有源元胞16，所述有源元胞16包括位于N型基区7内上部的P型基区6以及位于所述P型基区6内的N+源极区4，所述P型基区6、N+源极区4与半导体基板第一主面上的源极金属1欧姆接触；

在所述P型基区6内还设有N型阻挡环12，所述N型阻挡环12位于N+源极区4的外圈，N型阻挡环12与N+源极区4间通过P型基区6间隔，第一导电类型阻挡环的一端通过半导体基板第一主面上的绝缘介质层与源极金属绝缘隔离，另一端与有源元胞16的导电沟道侧壁接触。

具体地，半导体基板的材料包括硅，当然，半导体基板也可以采用其他常用的半导体材料，对于N型IGBT器件，半导体基板的导电类型为N型，一般地，半导体基板的正面形成第一主面，半导体基板的背面形成第二主面，第一主面与第二主面相对应。P型基区6位于N型基区7内的上部，N+源极区4位于P型基区6内，P型基区6与源极金属1欧姆接触。

N型阻挡环12位于P型基区6内，N型阻挡环12在N+源极区4的外圈，N型阻挡环12的外部以及N型阻挡环与N+源极4之间是P型基区6，即N+源极区4位于N型阻挡环12形成的包围环内，N+源极区4位于P型基区6内的上部，N+源极区4的上部与半导体基板第一主面上的源极金属1直接欧姆接触。通过N型阻挡环12形成包围N+源极区4下方包围环，N型阻挡环12的一端通过绝缘介质层2与源极金属1绝缘隔离，所述N型阻挡环12的另一端与有源元胞16的导电沟道侧壁相接触， N型阻挡环12另一端的位置与有源元胞16的具体形式有关，具体为本技术领域人员所熟知，此处不再详述。在P型基区6内的N型阻挡环12相当于一个空穴势垒，因此，可以有效的将电子电流和空穴电流分立开，可以显著的减小甚至防止空穴电流经N+源极区4的下方，而只允许电子电流通过沟道流向N+源极区4，从而可以提高IGBT器件的抗闩锁能力。

具体实施时，N型阻挡环12可以通过现有的掺杂和热扩散工艺形成，具体制备过程为本技术领域人员所述熟知，此处不再赘述。所述有源元胞16的形状呈条形、方形或圆形，分别如图10、图11和图12所示。

在具体实施时，所述有源元胞16呈平面状或沟槽状，具体可以根据需要进行确定，下面对有源元胞16采用平面状以及沟槽状的形式进行说明。

所述有源元胞16采用平面状结构时，所述平面有源元胞包括两相邻的P型基区6以及位于所述P型基区6内的N+源极区4，相邻的P型基区6通过N型基区7相间隔，在间隔相邻P型基区6的N型基区7的正上方设有导电多晶硅3以及绝缘介质层2，导电多晶硅3通过绝缘介质层2与半导体基板的第一主面以及源极金属1绝缘隔离，且导电多晶硅3的两端与下方的N+源极区4相交叠，所述导电多晶硅3与栅极金属欧姆接触。

本实用新型实施例中，当有源元胞16采用平面状时，P型基区6在N型基区7内呈非连续分布，相邻的P型基区6间通过N型基区7相互间隔；对于一个有源元胞16，其两个相邻的P型基区6内均有N+源极区4，N+源极区4的掺杂浓度大于N型基区7的掺杂浓度。在每个P型基区6内均设置N型阻挡环12，N型阻挡环12位于N+源极区4的外圈，N型阻挡环的一端与源极金属1通过绝缘介质2隔离，另一端与沟道侧壁处的栅绝缘介质2接触，导电多晶硅3被元胞绝缘介质层2所包围，导电多晶硅3的两端与N+源极区4部分交叠，导电多晶硅3与N+源极区4相交叠的部分由元胞绝缘介质层2所间隔，N+源极区4其余的部分与源极金属1欧姆接触。为了能形成IGBT器件的栅极，将所有的导电多晶硅3引出后与栅极金属欧姆接触，将导电多晶硅3引出与栅极金属欧姆接触的具体形式可以采用本技术领域常用的形式，具体为本技术领域人员所熟知，此处不再赘述。

在有源元胞16为平面有源元胞时，平面有源元胞背面的集电极结构不同可以得到PT型IGBT或NPT型IGBT，图3为平面PT型IGBT器件，图7为平面NPT型IGBT器件。对于平面NPT型IGBT器件，所述集电极结构包括集电极金属10以及与所述集电极金属10欧姆接触的P型集电区9，P型集电区9位于集电极金属10与半导体基板的第二主面间。对于平面PT型IGBT器件，所述P型集电区9与半导体基板的第二主面间还设有N型缓冲层8，所述N型缓冲层8邻接N型基区7以及P型集电区9。

此外，根据集电极层的不同，还能形成RC IGBT（Reverse conducting insulated gate bipolar transistor）器件，图8为平面PT型RC IGBT器件，在P型集电区9内还设有若干N型集电区15，通过P型集电区9与N型集电区15形成集电极层，以得到平面PT型RC IGBT器件。图9中，在P型集电区9内也设有若干N型集电区15，通过P型集电区9与N型集电区15的配合，从而得到平面NPT型RC IGBT器件。通过集电极结构的不同形成的IGBT器件时，其工作过程均为本技术领域人员所熟知，此处不再赘述。

所述有源元胞16采用沟槽状结构时，所述沟槽有源元胞包括位于P型基区6内的元胞沟槽13，所述元胞沟槽13的槽底位于P型基区6下方的N型基区7内，元胞沟槽13的内壁及底壁覆盖有绝缘栅氧化层14，并在覆盖有绝缘栅氧化层14的元胞沟槽13内填充有导电多晶硅3，元胞沟槽的13槽口由半导体基板第一主面上的绝缘介质层2覆盖，元胞沟槽13内的导电多晶硅3通过绝缘介质层2与源极金属1绝缘隔离；N+源极区4位于元胞沟槽13外壁侧上方，N+源极区4、N型阻挡环12的一端与元胞沟槽13外壁相接触，N型阻挡环12的另一端与源极金属1通过绝缘介质2进行隔离，元胞沟槽13内的导电多晶硅3与栅极金属欧姆接触。

具体实施时，元胞沟槽13的槽口位于半导体基板的第一主面上，并由半导体基板的第一主面垂直向下延伸，元胞沟槽13穿过P型基区6，元胞沟槽13的槽底位于P型基区6下方的N型基区7内。通过热氧化等工艺，在元胞沟槽13的侧壁及底壁生长有绝缘栅氧化层14，绝缘栅氧化层14可以为二氧化硅层，在生长有绝缘栅氧化层14的元胞沟槽13内填充导电多晶硅3，导电多晶硅3填满元胞沟槽13，元胞沟槽13槽口的绝缘介质层2遮挡元胞导电多晶硅3，以使得导电多晶硅3与源极金属1绝缘隔离。N+源极区4的掺杂浓度大于N型基区7的掺杂浓度，N+源极区4的深度小于P型基区5的深度，N+源极区4与元胞沟槽13的外侧壁相接触，且与源极金属1欧姆接触，从而能够形成所需的IGBT器件的源极端。

在IGBT器件的截面上，N型阻挡环12分布在元胞沟槽13的两侧，N型阻挡环12将元胞沟槽13外侧壁两侧的N+源极区4均包围，N型阻挡环12的一端与源极金属1通过绝缘介质2进行隔离，N型阻挡环12的另一端与元胞沟槽13下部的外壁相接触，从而能实现对N+源极区4的有效包围，实现对电子电流与空穴电流的有效分立开，显著减小甚至防止空穴电流流经N+源极区4的下方。元胞沟槽13内导电多晶硅3与栅极金属间的连接配合为本技术领域人员所熟知，此处不再赘述。

在有源元胞16为沟槽有源元胞时，沟槽有源元胞背面的集电极结构不同可以得到PT型IGBT或NPT型IGBT，图2为沟槽PT型IGBT器件，图4为沟槽NPT型IGBT器件。对于沟槽NPT型IGBT器件，所述集电极结构包括集电极金属10以及与所述集电极金属10欧姆接触的P型集电区9，P型集电区9位于集电极金属10与半导体基板的第二主面间。对于沟槽PT型IGBT器件，所述P型集电区9与半导体基板的第二主面间还设有N型缓冲层8，所述N型缓冲层8邻接N型基区7以及P型集电区9。

此外，根据集电极层的不同，还能形成RC IGBT（Reverse conducting insulated gate bipolar transistor）器件，图5为沟槽PT型RC IGBT器件，在P型集电区9内还设有若干N型集电区15，通过P型集电区9与N型集电区15形成集电极层，以得到沟槽PT型RC IGBT器件。图6中，在P型集电区9内也设有若干N型集电区15，通过P型集电区9与N型集电区15的配合，从而得到沟槽NPT型RC IGBT器件。通过集电极结构的不同形成的IGBT器件时，其工作过程均为本技术领域人员所熟知，此处不再赘述。

进一步地，所述N型阻挡环12内设有用于形成抗闩锁结构11的P型重掺杂区5，所述P型重掺杂区5位于N+源极区4的外侧以及下方，P型重掺杂区5与N+源极区4接触，且P型重掺杂区5在N+源极区4下方的长度小于N+源极区的长度。

本实用新型实施例中，有源元胞16无论采用平面有源元胞还是沟槽有源元胞，在有源元胞16内均可以设置现有的抗闩锁结构11；所述抗闩锁结构11包括与N+源极区4配合的P型重掺杂区5，所述P型重掺杂区5的掺杂浓度大于P型基区6的掺杂浓度。P型重掺杂区5位于P型基区6内，P型重掺杂区5位于N+源极区4下方的长度小于N+源极区4的长度，即当有源元胞16为沟槽有源元胞时，P型重掺杂区5不与元胞沟槽13的外壁相接触。P型重掺杂区5与N+源极区4配合形成抗闩锁结构11的具体形式等均与现有相同，此处不再赘述。

本实用新型在P型基区6内设置N型阻挡环12，通过N型阻挡环12将N+源极区4的下方进行包围，即N型阻挡环12的外部以及N型阻挡环与N+源极4之间是P型基区6，N型阻挡环12的一端通过绝缘介质层2与源极金属1绝缘隔离，另一端与有源元胞16导电沟道的侧壁接触，以有效地将电子电流和空穴电流进行分立开，显著减小甚至防止空穴电流流经N+源极区4的下方，只允许电子电流通过沟道流向N+源极区4，可以提高IGBT器件的抗闩锁能力，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。

Claims (10)

1.一种抗闩锁IGBT器件，包括具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面相对应的第二主面；半导体基板的第一主面与第二主面间包括第一导电类型基区；在半导体基板的第一导电类型基区内设置若干规则排布且相互平行分布的有源元胞，所述有源元胞包括位于第一导电类型基区内上部的第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源极区，所述第二导电类型基区、第一导电类型源极区与半导体基板第一主面上的源极金属欧姆接触；其特征是：

在所述第二导电类型基区内还设有第一导电类型阻挡环，所述第一导电类型阻挡环位于第一导电类型源极区的外圈，第一导电类型阻挡环与第一导电类型源极区间通过第二导电类型基区间隔，第一导电类型阻挡环的一端通过半导体基板第一主面上的绝缘介质层与源极金属绝缘隔离，另一端与有源元胞的导电沟道侧壁接触。

2.根据权利要求1所述的抗闩锁IGBT器件，其特征是：在半导体基板的第二主面上设有集电极结构，所述集电极结构包括集电极金属以及与所述集电极金属欧姆接触的集电极层，集电极层位于集电极金属与半导体基板的第二主面间，所述集电极层包括第二导电类型集电区。

3.根据权利要求2所述的抗闩锁IGBT器件，其特征是：所述集电极层与半导体基板的第二主面间还设有第一导电类型缓冲层。

4.根据权利要求2所述的抗闩锁IGBT器件，其特征是：所述集电极层还包括位于第二导电类型集电区内的若干第一导电类型集电区，第一导电类型集电区与集电极金属欧姆接触。

5.根据权利要求1所述的抗闩锁IGBT器件，其特征是：所述有源元胞呈平面状或沟槽状。

6.根据权利要求5所述的抗闩锁IGBT器件，其特征是：所述有源元胞采用平面状结构时，所述平面有源元胞包括两相邻的第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源极区，相邻的第二导电类型基区通过第一导电类型基区相间隔，在间隔相邻第二导电类型基区的第一导电类型基区的正上方设有导电多晶硅以及绝缘介质层，导电多晶硅通过绝缘介质层与半导体基板的第一主面以及源极金属绝缘隔离，且导电多晶硅的两端与下方的第一导电类型源极区相交叠，在每个第二导电类型基区内均设置第一导电类型阻挡环，第一导电类型阻挡环位于第一导电类型源极区的外圈，所述导电多晶硅与栅极金属欧姆接触。

7.根据权利要求5所述的抗闩锁IGBT器件，其特征是：所述有源元胞采用沟槽状结构时，所述有源元胞包括位于第二导电类型基区内的元胞沟槽，所述元胞沟槽的槽底位于第二导电类型基区下方的第一导电类型基区内，元胞沟槽的内壁及底壁覆盖有绝缘栅氧化层，并在覆盖有绝缘栅氧化层的元胞沟槽内填充有导电多晶硅，元胞沟槽的槽口由半导体基板第一主面上的绝缘介质层覆盖，元胞沟槽内的导电多晶硅通过绝缘介质层与源极金属绝缘隔离；第一导电类型源极区位于元胞沟槽外壁侧上方，第一导电类型源极区、第一导电类型阻挡环与元胞沟槽外壁相接触，元胞沟槽内的导电多晶硅与栅极金属欧姆接触。

8.根据权利要求1所述的抗闩锁IGBT器件，其特征是：所述半导体基板的材料包括硅。

9.根据权利要求1所述的抗闩锁IGBT器件，其特征是：所述有源元胞的形状呈条形、方形或圆形。

10.根据权利要求1所述的抗闩锁IGBT器件，其特征是：所述第一导电类型阻挡环内设有用于形成抗闩锁结构的第二导电类型重掺杂区，所述第二导电类型重掺杂区位于第一导电类型源极区的外侧以及下方，第二导电类型重掺杂区与第一导电类型源极区接触，且第二导电类型重掺杂区在第一导电类型源极区下方的长度小于第一导电类型源极区的长度。