CN218069857U - 具有倒t型埋层的深沟槽型功率器件 - Google Patents
具有倒t型埋层的深沟槽型功率器件 Download PDFInfo
- Publication number
- CN218069857U CN218069857U CN202221977020.0U CN202221977020U CN218069857U CN 218069857 U CN218069857 U CN 218069857U CN 202221977020 U CN202221977020 U CN 202221977020U CN 218069857 U CN218069857 U CN 218069857U
- Authority
- CN
- China
- Prior art keywords
- buried
- power device
- layer
- groove
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种具有倒T型埋层的深沟槽型功率器件。其有源区内的元胞采用沟槽结构;在所述功率器件的截面上,任意相邻的两个元胞沟槽之间设置一第二导电类型倒T型埋层,所述第二导电类型倒T型埋层位于第一导电类型外延层内,第二导电类型倒T型埋层包括竖向埋体以及与所述竖向埋体连接的横向埋体,其中,竖向埋体在第一导电类型外延层内呈竖向分布,竖向埋体贯穿有源区内的第二导电类型基区,竖向埋体与横向埋体的结合部位于元胞沟槽槽底的下方,横向埋体的横向宽度大于竖向埋体的横向宽度。本实用新型能有效降低器件的导通电阻,提高器件的开关频率,降低导通损耗,安全可靠。
Description
技术领域
本实用新型涉及一种深沟槽型功率器件,尤其是一种具有倒T型埋层的深沟槽型功率器件。
背景技术
在功率MOSFET器件的性能指标中,导通电阻是一个非常重要的参数,它的大小直接关系到器件的能量损耗大小,而且随着器件尺寸的缩小,导通电阻重要性就更突出,导通电阻(Rdson)变大时,器件的通态损耗相应的增加。
在现有的功率MOSFET器件中,随着市场应用技术的提升,对能效的要求越来越高,整机逐渐向高频方面发展,随着频率的提升,对功率MOSFET器件的开关损耗要求越来越高,在高频应用时,除导通损耗外,开关损耗所占比例越来越大,因此,需要一个具有开关频率高的功率MOSFET器件来完成,在传统器件结构下,制造低导通电阻,高频率功率MOSFET器件,几乎成为不可能。因此,如何使得功率MOSFET器件具有低导通电阻以及高的开关频率,是目前急需解决的技术难题。
发明内容
本实用新型的目的是克服现有技术中存在的不足,提供一种具有倒T型埋层的深沟槽型功率器件,其能有效降低器件的导通电阻,提高器件的开关频率,降低导通损耗,安全可靠。
按照本实用新型提供的技术方案,所述具有倒T型埋层的深沟槽型功率器件,包括具有第一导电类型的半导体基板以及制备于所述半导体基板中心区的有源区,所述半导体基板包括第一导电类型衬底以及邻接所述第一导电类型衬底的第一导电类型外延层;有源区内包括若干并联分布的元胞,有源区内的元胞采用沟槽结构;
在所述功率器件的截面上,任意相邻的两个元胞沟槽之间设置一第二导电类型倒T型埋层,所述第二导电类型倒T型埋层位于第一导电类型外延层内,第二导电类型倒T型埋层包括竖向埋体以及与所述竖向埋体连接的横向埋体,其中,竖向埋体在第一导电类型外延层内呈竖向分布,竖向埋体贯穿有源区内的第二导电类型基区,竖向埋体与横向埋体的结合部位于元胞沟槽槽底的下方,横向埋体的横向宽度大于竖向埋体的横向宽度。
所述横向埋体预埋于第一导电类型外延层内,竖向埋体填充于第一导电类型外延层内的埋层沟槽内,其中,
横向埋体位于埋层沟槽槽底的正下方,且竖向埋体填充于埋层沟槽内后,竖向埋体与横向埋体相互连接。
所述竖向埋体的长度方向与元胞沟槽的长度相互平行,横向埋体的横向宽度小于所在相邻元胞沟槽之间的距离。
所述竖向埋体、横向埋体相应的掺杂浓度均大于第二导电类型基区的掺杂浓度。
对有源区内的元胞沟槽,所述元胞沟槽贯穿第二导电类型基区,元胞沟槽的槽底位于第二导电类型基区的下方,在元胞沟槽相应的外侧壁上设置第一导电类型源区,所述第一导电类型源区位于第二导电类型基区内,且第一导电类型源区与正对应元胞沟槽的外侧壁接触。
在元胞沟槽内设置栅极导电多晶硅,所述栅极导电多晶硅通过覆盖元胞沟槽内侧壁以及底壁的栅极绝缘氧化层与元胞沟槽的内侧壁以及底壁绝缘隔离;其中,
所述栅极绝缘氧化层包括位于元胞沟槽下部内的绝缘氧化下部体以及位于元胞沟槽上部内的绝缘氧化上部体,绝缘氧化下部体的厚度大于绝缘氧化上部体的厚度。
所述绝缘氧化下部体位于第二导电类型基区的下方。
还包括设置于第一导电类型外延层上方的正面金属,所述正面金属包括源极金属,所述源极金属与栅极导电多晶硅绝缘隔离,且源极金属与第一导电类型源区以及第二导电类型基区欧姆接触。
所述源极金属通过覆盖第一导电类型衬底上的绝缘介质层与栅极导电多晶硅绝缘隔离,所述绝缘介质层包括PSG或BPSG。
还包括半导体基板背面的背面电极结构,所述背面电极结构设置于第一导电类型衬底上,背面电极结构与第一导电类型衬底配合,以使得所形成的功率器件为MOSFET型功率器件或IGBT型功率器件。
所述“第一导电类型”和“第二导电类型”两者中,对于N型功率半导体器件,第一导电类型指N型,第二导电类型为P型;对于P型功率半导体器件,第一导电类型与第二导电类型所指的类型与N型功率半导体器件正好相反。
本实用新型的优点:任意相邻的两个元胞沟槽之间设置一第二导电类型倒T型埋层,所述第二导电类型倒T型埋层位于第一导电类型外延层内,第二导电类型倒T型埋层包括竖向埋体以及与所述竖向埋体连接的横向埋体,利用第二导电类型倒T型埋层,可以有效降低导通电阻,提高功率器件的耐压;
对元胞沟槽内的栅极绝缘氧化层,绝缘氧化下部体的厚度大于绝缘氧化上部体的厚度,且所述绝缘氧化下部体位于第二导电类型基区的下方。当绝缘氧化下部体的厚度大于绝缘氧化上部体的厚度时,使得元胞沟槽底部的电容变小,在电容变小而电压不变的情况下,功率器件栅极的Q降低,Qg降低,功率器件的开关速度会增大,开关频率会变高,从而器件可以用于高频场景,同时开关的损耗降低,达到节能的效果。
附图说明
图1为本实用新型的结构示意图。
附图标记说明:1-N+衬底、2-N型外延层、3-元胞沟槽、4-N+源区、5-源极金属、6-栅极导电多晶硅、7-P型基区、8-绝缘氧化下部体、9-竖向埋体、10-横向埋体、11-背面金属层、12-绝缘氧化上部体以及13-绝缘介质层。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
如图1所示:为了能有效降低器件的导通电阻,降低导通损耗,以N型深沟槽型功率器件为例,本实用新型包括具有N型的半导体基板以及制备于所述半导体基板中心区的有源区,所述半导体基板包括N+衬底1以及邻接所述N+衬底1的N型外延层2;有源区内包括若干并联分布的元胞,有源区内的元胞采用沟槽结构;
在所述功率器件的截面上,任意相邻的两个元胞沟槽3之间设置一P型倒T型埋层,所述P型倒T型埋层位于N型外延层2内,P型倒T型埋层包括竖向埋体9以及与所述竖向埋体9连接的横向埋体10,其中,竖向埋体9在N型外延层2内呈竖向分布,竖向埋体9贯穿有源区内的P型基区7,竖向埋体9与横向埋体10的结合部位于元胞沟槽3槽底的下方,横向埋体10的横向宽度大于竖向埋体9的横向宽度。
具体地,半导体基板可以采用现有常用的材料等形式,如硅等,具体材料类型可以根据需要选择,以能满足实际应用需求为准。半导体基板可以包括N+衬底1以及N型外延层2,N型外延层2的掺杂浓度小于N+衬底1的掺杂浓度,N+衬底1的厚度一般小于N型外延层2的厚度,N型外延层2与N+衬底1邻接,利用N型外延层2的表面形成半导体基板的正面,利用N+衬底1相应的表面形成半导体基板的背面,所述正面与背面为两个相对应的表面,具体与现有相一致。
对功率器件,一般包括有源区以及终端保护区,有源区位于半导体基板的中心区,终端保护区环绕包围有源区,有源区、终端保护区的具体情况以及具体配合使用的关系均与现有相一致。具体实施时,有源区包括若干并联分布的元胞,即有源区内的元胞并联成一体,有源区的元胞采用沟槽结构,具体采用沟槽结构的具体情况可与现有相一致,下面会对有源区内元胞采用沟槽结构的具体情况进行解释说明。
当元胞采用沟槽结构时,即元胞包括元胞沟槽3,元胞沟槽3设置于N型外延层2内,元胞沟槽3一般从半导体基板的正面垂直向下延伸,元胞沟槽3的深度小于N型外延层2的厚度。此外,在有源区内一般还需要设置P型基区7,P型基区7横贯有源区。
本实用新型实施例中,相邻的元胞沟槽3之间设置一P型倒T型埋层,其中,P型倒T型埋层位于N型外延层2内,即P型倒T型埋层的高度小于N型外延层2的厚度。图1中,P型倒T型埋层包括竖向埋体9以及横向埋体10,竖向埋体9以及横向埋体10相应的导电类型均为P型。竖向埋体9在N型外延层2内呈竖向分布,所述竖向分布,具体是指竖向埋体9的长度方向与沿N型外延层2指向N+衬底1的方向相一致,竖向埋体9以及横向埋体10均位于N型外延层2内。
竖向埋体9在N型外延层2内竖向分布时,竖向埋体9远离横向埋体10的一端贯穿有源区内的P型基区7,竖向埋体9在N型外延层2内的长度大于元胞沟槽3的深度,从而竖向埋体9与横向埋体10的结合部位于元胞沟槽3槽底的下方。具体实施时,横向埋体10的横向宽度大于竖向埋体9的横向宽度,以利用横向埋体10的横向宽度与竖向埋体9的横向宽度配合形成倒T型结构。所述横向宽度,具体是指垂直于竖向埋体9在N型外延层2内分布的长度方向,即沿垂直N型外延层2指向N+衬底1方向的宽度。
本实用新型实施例中,采用竖向埋体9与横向埋体10形成倒T型埋层时,可以有效降低导通电阻,提高功率器件的耐压。
具体实施时,所述竖向埋体9的长度方向与元胞沟槽3的长度相互平行,横向埋体10的横向宽度小于所在相邻元胞沟槽3之间的距离。本实用新型实施例中,在N型外延层2内,竖向埋体9的长度方向与元胞沟槽3的长度方向相一致,且竖向埋体9的长度方向与元胞沟槽3的长度相互平行。横向埋体10在元胞沟槽3下方,但横向埋体10的横向宽度小于所在相邻元胞沟槽3之间的距离,以不影响器件导通时的工作状态。
进一步地,所述横向埋体10预埋于N型外延层2内,竖向埋体9填充于N型外延层2内的埋层沟槽内,其中,
横向埋体10位于埋层沟槽槽底的正下方,且竖向埋体9填充于埋层沟槽内后,竖向埋体9与横向埋体10相互连接。
为了能得到倒T型埋层,本实用新型实施例中,在N型外延层2内预埋横向埋体10,如可以采用离子注入等形式在N型外延层2内预埋形成横向埋体10。在得到横向埋体10后,可以通过外延方式形成最终的N型外延层2,然后,通过沟槽刻蚀的方式形成埋层沟槽,埋层沟槽的槽底与横向埋体10对应接触;从而在埋层沟槽内填充得到竖向埋体9后,竖向埋体9的下端与横向埋体10相互接触连接。当然,在具体实施时,还可以采用其他的工艺方式制备得到所需的P型倒T型埋层,具体可以根据需要选择,以能制备所需的P型倒T型埋层为准。
具体实施时,通过埋层沟槽制备竖向埋体9时,通过横向埋体10可以增加竖向埋体9的横向尺寸,解决埋层沟槽尺寸受限的问题。此外,所述竖向埋体9、横向埋体10相应的掺杂浓度均大于P型基区7的掺杂浓度。具体实施时,竖向埋体9的掺杂浓度优选与横向埋体10的掺杂浓度相同。
进一步地,对有源区内的元胞沟槽3,所述元胞沟槽3贯穿P型基区7,元胞沟槽3的槽底位于P型基区7的下方,在元胞沟槽3相应的外侧壁上设置N+源区4,所述N+源区4位于P型基区7内,且N+源区4与正对应元胞沟槽3的外侧壁接触。
在元胞沟槽3内设置栅极导电多晶硅6,所述栅极导电多晶硅6通过覆盖元胞沟槽3内侧壁以及底壁的栅极绝缘氧化层与元胞沟槽3的内侧壁以及底壁绝缘隔离;其中,
所述栅极绝缘氧化层包括位于元胞沟槽下部内的绝缘氧化下部体8以及位于元胞沟槽上部内的绝缘氧化上部体12,绝缘氧化下部体8的厚度大于绝缘氧化上部体12的厚度。
具体地,在功率器件的截面上,N+源区4位于元胞沟槽3的两侧,N+源区4与元胞沟槽3外侧壁上方接触,N+源区4在位于P型基区7内。在元胞沟槽3内填充有栅极导电多晶硅6,栅极导电多晶硅6在元胞沟槽3内的情况与现有相一致,即栅极导电多晶硅6与元胞沟槽3的内侧壁以及底壁绝缘隔离。
本实用新型实施例中,对任一元胞沟槽3内的栅极绝缘氧化层,所述栅极绝缘氧化层包括绝缘氧化下部体8以及绝缘氧化上部体12,绝缘氧化上部体12以及绝缘氧化下部体8均为二氧化硅层,栅极绝缘氧化层可以通过热氧化等工艺手段制备得到。栅极导电多晶硅6通过绝缘氧化下部体8与所在元胞沟槽3的内下侧壁以及底壁绝缘隔离,栅极导电多晶硅6通过绝缘氧化上部体12与所在元胞沟槽3的上部绝缘隔离,绝缘氧化下部体8与绝缘氧化上部体12间接触。
具体实施时,绝缘氧化下部体8的厚度大于绝缘氧化上部体12的厚度,且所述绝缘氧化下部体8位于P型基区7的下方。当绝缘氧化下部体8的厚度大于绝缘氧化上部体12的厚度时,使得元胞沟槽3底部的电容变小,在电容变小而电压不变的情况下,功率器件栅极的电荷(Q)降低,Qg(栅极电荷)降低,功率器件的开关速度会增大,开关频率会变高,从而开关的损耗降低,达到节能的效果。
进一步地,还包括设置于N型外延层2上方的正面金属,所述正面金属包括源极金属5,所述源极金属5与栅极导电多晶硅6绝缘隔离,且源极金属5与N+源区4以及P型基区7欧姆接触。
具体实施时,在N型外延层2上方设置正面金属,利用正面金属能形成正面电极,如当功率器件为MOSFET器件时,利用正面金属可以形成MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)器件的源电极以及栅电极,即利用源极金属5形成MOSFET器件的源电极。源极金属5与栅极导电多晶硅6绝缘隔离,源极金属5一般还与N+源区4、P型基区7以及竖向埋体9欧姆接触。
当需要栅电极时,正面金属还需包括栅极金属,栅极金属与栅极导电多晶硅6欧姆接触。正面金属的具体情况,以及利用正面金属进行正面电极的具体情况均与现有相一致,具体以能形成所需的正面电极为准。
具体实施时,所述源极金属5通过覆盖N型外延层2上的绝缘介质层13与栅极导电多晶硅6绝缘隔离,所述绝缘介质层13包括PSG(磷硅玻璃)或BPSG(硼磷硅玻璃)。当然,当在N型外延层2上设置绝缘介质层13后,需要制备接触孔,以便使得源极金属5通过接触孔与N+源区4、P型基区7以及竖向埋体9欧姆接触。
进一步地,还包括半导体基板背面的背面电极结构,所述背面电极结构设置于第一导电类型衬底上,背面电极结构与第一导电类型衬底配合,以使得所形成的功率器件为MOSFET型功率器件或IGBT型功率器件。
本技术领域人员可知,对于MOSFET型功率器件或IGBT(Insulated Gate BipolarTransistor)型功率器件而言,两者可采用相同的正面元胞结构,但两者的背面电极结构不同。图1中,当背面电极结构仅包括背面金属层11时,背面金属层11与N+衬底1欧姆接触,此时,即形成MOSFET型功率器件。对于形成IGBT型功率器件的具体情况,可以参照现有通用IGBT型器件的说明,此处不再赘述。
Claims (9)
1.一种具有倒T型埋层的深沟槽型功率器件,包括具有第一导电类型的半导体基板以及制备于所述半导体基板中心区的有源区,所述半导体基板包括第一导电类型衬底以及邻接所述第一导电类型衬底的第一导电类型外延层;有源区内包括若干并联分布的元胞,有源区内的元胞采用沟槽结构;其特征是:
在所述功率器件的截面上,任意相邻的两个元胞沟槽之间设置一第二导电类型倒T型埋层,所述第二导电类型倒T型埋层位于第一导电类型外延层内,第二导电类型倒T型埋层包括竖向埋体以及与所述竖向埋体连接的横向埋体,其中,竖向埋体在第一导电类型外延层内呈竖向分布,竖向埋体贯穿有源区内的第二导电类型基区,竖向埋体与横向埋体的结合部位于元胞沟槽槽底的下方,横向埋体的横向宽度大于竖向埋体的横向宽度。
2.根据权利要求1所述具有倒T型埋层的深沟槽型功率器件,其特征是:所述横向埋体预埋于第一导电类型外延层内,竖向埋体填充于第一导电类型外延层内的埋层沟槽内,其中,
横向埋体位于埋层沟槽槽底的正下方,且竖向埋体填充于埋层沟槽内后,竖向埋体与横向埋体相互连接。
3.根据权利要求1所述具有倒T型埋层的深沟槽型功率器件,其特征是:所述竖向埋体的长度方向与元胞沟槽的长度相互平行,横向埋体的横向宽度小于所在相邻元胞沟槽之间的距离。
4.根据权利要求1至3任一项所述具有倒T型埋层的深沟槽型功率器件,其特征是:对有源区内的元胞沟槽,所述元胞沟槽贯穿第二导电类型基区,元胞沟槽的槽底位于第二导电类型基区的下方,在元胞沟槽相应的外侧壁上设置第一导电类型源区,所述第一导电类型源区位于第二导电类型基区内,且第一导电类型源区与正对应元胞沟槽的外侧壁接触。
5.根据权利要求4所述具有倒T型埋层的深沟槽型功率器件,其特征是:在元胞沟槽内设置栅极导电多晶硅,所述栅极导电多晶硅通过覆盖元胞沟槽内侧壁以及底壁的栅极绝缘氧化层与元胞沟槽的内侧壁以及底壁绝缘隔离;其中,
所述栅极绝缘氧化层包括位于元胞沟槽下部内的绝缘氧化下部体以及位于元胞沟槽上部内的绝缘氧化上部体,绝缘氧化下部体的厚度大于绝缘氧化上部体的厚度。
6.根据权利要求5所述具有倒T型埋层的深沟槽型功率器件,其特征是:所述绝缘氧化下部体位于第二导电类型基区的下方。
7.根据权利要求5所述具有倒T型埋层的深沟槽型功率器件,其特征是:还包括设置于第一导电类型外延层上方的正面金属,所述正面金属包括源极金属,所述源极金属与栅极导电多晶硅绝缘隔离,且源极金属与第一导电类型源区以及第二导电类型基区欧姆接触。
8.根据权利要求7所述具有倒T型埋层的深沟槽型功率器件,其特征是:所述源极金属通过覆盖第一导电类型外延层上的绝缘介质层与栅极导电多晶硅绝缘隔离,所述绝缘介质层包括PSG或BPSG。
9.根据权利要求1至3任一项所述具有倒T型埋层的深沟槽型功率器件,其特征是:还包括半导体基板背面的背面电极结构,所述背面电极结构设置于第一导电类型衬底上,背面电极结构与第一导电类型衬底配合,以使得所形成的功率器件为MOSFET型功率器件或IGBT型功率器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221977020.0U CN218069857U (zh) | 2022-07-28 | 2022-07-28 | 具有倒t型埋层的深沟槽型功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221977020.0U CN218069857U (zh) | 2022-07-28 | 2022-07-28 | 具有倒t型埋层的深沟槽型功率器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218069857U true CN218069857U (zh) | 2022-12-16 |
Family
ID=84402130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221977020.0U Active CN218069857U (zh) | 2022-07-28 | 2022-07-28 | 具有倒t型埋层的深沟槽型功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218069857U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117525153A (zh) * | 2024-01-05 | 2024-02-06 | 南京第三代半导体技术创新中心有限公司 | 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 |
-
2022
- 2022-07-28 CN CN202221977020.0U patent/CN218069857U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117525153A (zh) * | 2024-01-05 | 2024-02-06 | 南京第三代半导体技术创新中心有限公司 | 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 |
CN117525153B (zh) * | 2024-01-05 | 2024-03-19 | 南京第三代半导体技术创新中心有限公司 | 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1054451B1 (en) | MOS-gated power device and process for forming the same | |
CN102148159B (zh) | 自对准电荷平衡的功率双扩散金属氧化物半导体制备方法 | |
CN107204372A (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
CN106876472B (zh) | 一种电荷耦合功率mosfet器件及其制造方法 | |
CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
CN218069857U (zh) | 具有倒t型埋层的深沟槽型功率器件 | |
CN103236439B (zh) | 一种新型结构的vdmos器件及其制造方法 | |
CN105762182B (zh) | 具有高抗闩锁能力的igbt器件 | |
CN206976353U (zh) | 一种优化终端结构的沟槽型半导体器件 | |
CN106356401A (zh) | 一种功率半导体器件的场限环终端结构 | |
CN109216452B (zh) | 沟槽型功率器件及其制备方法 | |
CN115274816A (zh) | 一种高阻衬底tsv接地的超结ldmos器件及其制作方法 | |
CN113889523B (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
CN105006484A (zh) | 一种超结半导体器件及其制造方法 | |
CN109698237A (zh) | 一种沟槽栅碳化硅mosfet器件及其制造方法 | |
CN113690303A (zh) | 半导体器件及其制备方法 | |
CN203250745U (zh) | 半导体器件 | |
CN215731731U (zh) | 超结功率mosfet | |
CN114975621A (zh) | 能提升短路能力的igbt器件及制备方法 | |
CN102751199B (zh) | 一种槽型半导体功率器件的制造方法 | |
CN205621737U (zh) | 一种抗闩锁igbt器件 | |
CN202205751U (zh) | 一种新型沟槽结构的功率mosfet器件 | |
CN205621739U (zh) | 具有高抗闩锁能力的igbt器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |