CN117525153B - 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 - Google Patents
倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN117525153B CN117525153B CN202410016804.4A CN202410016804A CN117525153B CN 117525153 B CN117525153 B CN 117525153B CN 202410016804 A CN202410016804 A CN 202410016804A CN 117525153 B CN117525153 B CN 117525153B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- well region
- conductivity type
- conductive type
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 89
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims 2
- 238000000407 epitaxy Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- -1 SiC Metal Oxide Chemical class 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种倒T型屏蔽结构碳化硅槽栅MOSFET器件及其制造方法，器件包括下沟槽、上沟槽、第一导电类型碳化硅衬底、第一导电类型碳化硅外延层和第一导电类型源区、第二导电类型第一阱区、第二导电类型第二阱区和第二导电类型第三阱区，于下沟槽和上沟槽中形成栅极电极和栅介质。通过第二导电类型第二阱区和第二导电类型第三阱区浓度、深度及宽度的设计，下沟槽和上沟槽宽度、深度的设计，于元胞内部形成倒T型屏蔽结构，实现了对栅介质的有效保护，显著改善了器件的短路能力，进而有效提升了器件的可靠性。本发明同时公开了所述器件结构的制造方法。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种倒T型屏蔽结构碳化硅槽栅MOSFET器件及其制造方法。
背景技术
作为电力电子系统的核心电子元件，功率半导体器件在各类工业设备中得到了广泛的应用。传统的功率半导体器件以硅器件为主，然而受到材料特性限制，硅基功率器件的性能已趋于理论极限。
相比硅材料，碳化硅（SiC）材料因其更高的热导率、更大的禁带宽度、更高的临界击穿电场强度等优点，成为制作能够适应极端环境的大功率器件的最重要半导体材料之一。
因其栅极驱动简单、开关速度快等优点，SiC金属氧化物半导体场效应晶体管（MOSFET）得到了广泛应用。受工艺精度限制以及沟道迁移率难以提升的困扰，平面栅型SiCMOSFET器件导通电阻较大且集成度较低。而沟槽栅型SiC MOSFET器件通过在沟槽侧壁形成沟道，既提高了沟道迁移率，又消除了JFET效应，明显降低了器件导通电阻，增大了功率密度。
然而沟槽栅型SiC MOSFET器件在实际制作和应用中存在以下两个问题：其一，高压下沟槽底角的电场集聚效应会影响栅介质的可靠性，导致器件提前击穿。其二，传统的沟槽型SiC MOSFET器件优异的导通特性使其饱和电流较大，短路耐受时间较小，进而损害器件的短路能力。
发明内容
技术目的：针对现有技术中沟槽栅型SiC MOSFET器件的不足，本发明公开了一种倒T型屏蔽结构碳化硅槽栅MOSFET器件及其制造方法，在增强对栅介质的保护效果的同时，显著提升器件的短路能力，改善开关特性。
技术方案：为实现上述技术目的，本发明采用以下技术方案。
倒T型屏蔽结构碳化硅槽栅MOSFET器件，包括：
漏极电极；位于所述漏极电极之上有第一导电类型碳化硅衬底；位于所述第一导电类型碳化硅衬底之上有第一导电类型碳化硅外延层；位于所述第一导电类型碳化硅外延层之中有第二导电类型第一阱区，位于所述第一导电类型碳化硅外延层之中且位于所述第二导电类型第一阱区之上有第二导电类型第二阱区，位于所述第一导电类型碳化硅外延层之中且位于所述第二导电类型第二阱区之上有第二导电类型第三阱区；
位于所述第二导电类型第三阱区之中有第一导电类型源区；
位于所述第一导电类型碳化硅外延层之中有下沟槽；上沟槽位于所述第一导电类型碳化硅外延层之中、位于所述下沟槽之上，且与下沟槽相连通；
栅介质层，位于所述下沟槽、上沟槽之中；
栅极电极，位于所述栅介质层之中；
隔离介质层，位于所述栅极电极之上，完全覆盖栅极电极；
源极电极，位于所述第一导电类型碳化硅外延层之上，且位于所述隔离介质层两侧及之上。
倒T型屏蔽结构碳化硅槽栅MOSFET器件的制造方法，用于制造以上所述的倒T型屏蔽结构碳化硅槽栅MOSFET器件，包括以下步骤：
步骤1、在第一导电类型碳化硅衬底上外延生长形成第一导电类型碳化硅外延层；
步骤2、在第一导电类型碳化硅外延层中形成第二导电类型第一阱区和第二导电类型第二阱区；
步骤3、在步骤2形成的器件表面外延生长形成剩余部分第一导电类型碳化硅外延层；
步骤4、在第一导电类型碳化硅外延层中形成第二导电类型第三阱区和第一导电类型源区；
步骤5、对第一导电类型碳化硅外延层进行刻蚀，形成上沟槽；
步骤6、对上沟槽底部进行刻蚀，形成与上沟槽相连通的下沟槽；
步骤7、在下沟槽、上沟槽中形成栅介质层，栅介质层填满下沟槽，部分填充上沟槽；
步骤8、在栅介质层之间形成栅极电极；
步骤9、在第一导电类型碳化硅外延层表面形成完全覆盖栅极电极的隔离介质层；
步骤10、在第一导电类型碳化硅外延层表面淀积金属层，形成源极欧姆接触，在第一导电类型碳化硅衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极，在漏极欧姆接触表面形成漏极电极。
有益效果：
（1）本发明提出的倒T型屏蔽结构碳化硅槽栅MOSFET器件，通过下沟槽和上沟槽的设计形成倒T型栅极沟槽，通过第二导电类型第一阱区和第二导电类型第二阱区的设计形成倒T型阱区，倒T型栅极沟槽与倒T型阱区形成倒T型屏蔽结构。
（2）本发明提出的倒T型屏蔽结构碳化硅槽栅MOSFET器件，通过调节下沟槽和上沟槽的宽度，第二导电类型第一阱区和第二导电类型第二阱区的宽度和掺杂浓度，可以实现对栅介质的有效保护，同时显著降低器件的饱和电流、提升器件的短路能力。同时，倒T型栅极沟槽的设计使得栅介质层的厚度明显增大，从而明显减小器件的栅漏电容，提升开关特性。
附图说明
图1为实施例1倒T型屏蔽结构碳化硅槽栅MOSFET器件的结构示意图。
图2为实施例2倒T型屏蔽结构碳化硅槽栅MOSFET器件的结构示意图。
图3~图9为实施例1倒T型屏蔽结构碳化硅槽栅MOSFET器件的制备流程示意图。
附图标记说明：1、漏极电极；2、第一导电类型碳化硅衬底；3、第一导电类型碳化硅外延层；4-1、第二导电类型第一阱区；4-2、第二导电类型第二阱区；4-3、第二导电类型第三阱区；5、第一导电类型源区；6-1、下沟槽；6-2、上沟槽；7、栅极电极；8、栅介质层；9、隔离介质层；10、源极电极；11、第一导电类型电流扩展层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，下面所描述的实施例是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图提供的本申请实施例的详细描述旨在仅仅表示本申请的选定实施例，并非限制本申请要求保护的范围。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的其他所有实施例，都属于本申请保护的范围。
术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。
术语“第一”、“第二”、“第三”仅用于描述目的，将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，也不能理解为指示或暗示相对重要性。
实施例1
如附图1所示，一种倒T型屏蔽结构碳化硅槽栅MOSFET器件，包括：
漏极电极1；
位于漏极电极1之上的第一导电类型碳化硅衬底2；
位于所述第一导电类型碳化硅衬底2之上的第一导电类型碳化硅外延层3，第一导电类型碳化硅外延层3的掺杂浓度为1e15cm-3~ 1e17cm-3。
位于所述第一导电类型碳化硅外延层3之中上的第二导电类型第一阱区4-1；位于所述第二导电类型第一阱区4-1之上的第二导电类型第二阱区4-2；位于所述第二导电类型第二阱区4-2之上的第二导电类型第三阱区4-3；第二导电类型阱区由三部分组成，在器件的高度方向，也就是深度方向上，所述第二导电类型第三阱区4-3在最上方，第二导电类型第二阱区4-2位于中间，第二导电类型第一阱区4-1在最下方；第二导电类型第一阱区4-1的掺杂浓度大于第二导电类型第二阱区4-2的掺杂浓度，第二导电类型第一阱区4-1与第二导电类型第二阱区4-2组成的第二阱区部分呈倒T型；第二导电类型第二阱区4-2的掺杂浓度为5e16cm-3~1e18cm-3，第二导电类型第一阱区4-1的掺杂浓度为1e17cm-3~5e18cm-3；
第二导电类型第一阱区4-1的深度范围为0.2µm~3.0µm，第二导电类型第二阱区4-2的宽度范围为0.2µm~2.0µm ，优选为0.5µm~2.0µm，第二导电类型第一阱区4-1的宽度大于第二导电类型第二阱区4-2的宽度，且二者之差不小于0.3µm，优选不小于0.5µm；第二导电类型第二阱区4-2与第二导电类型第一阱区4-1的边界可以呈弧形或矩形。
位于所述第二导电类型第三阱区4-3之中的第一导电类型源区5；
位于所述第一导电类型碳化硅外延层3之中的下沟槽6-1；位于所述下沟槽6-1之上、与下沟槽6-1相连通的上沟槽6-2；下沟槽6-1深度范围为0.2µm~3.0µm，宽度范围为1.0µm~3.0µm，上沟槽6-2深度范围为0.2µm~3.0µm，宽度范围为0.5µm~2.5µm，下沟槽宽度大于上沟槽宽度，二者之差不小于0.3µm，优选不小于0.5µm，下沟槽6-1和上沟槽6-2组成的栅极沟槽呈倒T型；上沟槽6-2与所述第二导电类型第一阱区4-1在平行于器件表面方向，即器件的宽度方向的距离不小于0.1µm，不大于2.0µm，优选不小于0.5µm，不大于1.5µm。
位于所述下沟槽6-1、上沟槽6-2之中的栅介质层8，栅介质层8填满下沟槽6-1，部分填充上沟槽6-2；
位于所述栅介质层8之中的栅极电极7；也就是说上沟槽6-2中填充栅介质层8与栅极电极7；栅极电极7材料可以是金属或掺杂多晶硅。所述栅极电极7的深度大于所述第二导电类型第三阱区4-3的深度，所述上沟槽6-2的底部与所述第二导电类型第二阱区4-2的底面可以齐平或者不齐平，所述下沟槽6-1的底部与所述第二导电类型第一阱区4-1的底面可以齐平或者不齐平；
位于所述第一导电类型碳化硅外延层3之上、完全覆盖栅极电极7的隔离介质层9；隔离介质层9可以是二氧化硅，或者氮化物，或者二氧化硅和氮化物的复合物。
位于部分所述第二导电类型阱区4和部分第一导电类型源区5之上、与所述隔离介质层9相邻的源极欧姆接触；
位于所述第一导电类型碳化硅外延层3之上、所述隔离介质层9的两侧及其上的源极电极10。
本发明器件采用的半导体材料可以是3C-SiC、4H-SiC或6H-SiC，第一导电类型为N型或P型，所述第二导电类型为P型或N型，元胞排列方式可以是条形、六角形、方形或原子晶格形。
如附图3至附图9所示，给出了本发明的一种倒T型屏蔽结构碳化硅槽栅MOSFET器件的制造方法的工艺流程图，具体过程如下：
步骤1、如图3、图4所示，在第一导电类型碳化硅衬底2上通过外延生长形成第一导电类型碳化硅外延层3，第一导电类型碳化硅外延层3的掺杂浓度为1e15cm-3~ 1e17cm-3；
步骤2、如图5所示，在步骤1制备的第一导电类型碳化硅外延层3的表面，通过化学气相沉积工艺形成离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型第一阱区4-1。去除上述离子注入掩膜层后，利用同样的方式形成第二导电类型第二阱区4-2，并去除离子注入掩膜层；
步骤3、如图6所示，在步骤2制备的器件表面，通过二次外延工艺形成剩余部分第一导电类型碳化硅外延层3；
步骤4、在步骤3制备的第一导电类型碳化硅外延层3的表面通过化学气相沉积工艺形成离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型第三阱区4-3；去除上述离子注入掩膜层后，利用同样的方式形成第一导电类型源区5，并去除离子注入掩膜层；
步骤5、如图7所示，通过化学气相沉积工艺，在步骤3制备而得的器件第一导电类型碳化硅外延层3的表面形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对第一导电类型碳化硅外延层进行ICP刻蚀，形成上沟槽6-2，随后去除刻蚀掩膜层。上沟槽6-2的深度0.5µm ~ 3.0µm，宽度0.5µm ~ 2.5µm，上沟槽深度大于第二导电类型第三阱区深度，二者之差不小于0.2µm。
步骤6、在器件的第一导电类型碳化硅外延层3表面及上沟槽6-2的侧壁形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层，对上沟槽6-2的底部进行各向同性干法刻蚀，形成与上沟槽6-2连通的下沟槽6-1，随后去除刻蚀掩膜层。下沟槽深度0.2µm ~ 3.0µm，宽度为1.0µm ~ 2.5µm，下沟槽宽度大于上沟槽宽度，二者之差不小于0.5µm；
步骤6中采用的各向同性刻蚀工艺，采用的刻蚀气体可以是SF6、HBr、Cl2、O2、等气体中的一种或多种。
步骤7、如图8所示，通过氧化工艺及化学气相沉积工艺，在下沟槽6-1的内部和上沟槽6-2的侧壁形成栅介质层8，栅介质层8的厚度为20nm~100nm；
步骤8、对栅介质层8进行高温退火，随后通过化学气相沉积工艺，于栅介质层8之中形成栅极电极7，并对栅极电极7进行离子注入；
步骤9、如图9所示，在步骤8制备而得的器件表面淀积隔离介质层，在隔离介质层表面形成图形化的刻蚀掩膜层，通过刻蚀工艺，形成隔离介质层9。
步骤10、通过打开的源极金属窗口，淀积源极金属并退火，形成源极欧姆接触。在第一导电类型碳化硅衬底2的底层形成漏极欧姆接触。在源极欧姆接触表面形成源极电极10，在漏极欧姆接触表面形成漏极电极1。
在本发明的一些其他实施例中，步骤2中采用离子注入或多次外延工艺形成第二导电类型第一阱区4-1和第二导电类型第二阱区4-2。
实施例2
如附图2所示，本实施例与实施例1的区别在于第二导电类型第三阱区4-3的下方形成了第一导电类型电流扩展层11，第一导电类型电流扩展层11可通过外延生长或离子注入的方式形成，掺杂浓度1e16cm-3~5e17cm-3，第一导电类型电流扩展层11的掺杂浓度明显大于第一导电类型碳化硅外延层3的掺杂浓度，可进一步降低器件导通电阻。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.倒T型屏蔽结构碳化硅槽栅MOSFET器件，其特征在于，包括：
漏极电极；位于所述漏极电极之上有第一导电类型碳化硅衬底；位于所述第一导电类型碳化硅衬底之上有第一导电类型碳化硅外延层；位于所述第一导电类型碳化硅外延层之中有第二导电类型第一阱区，位于所述第一导电类型碳化硅外延层之中且位于所述第二导电类型第一阱区之上有第二导电类型第二阱区，位于所述第一导电类型碳化硅外延层之中且位于所述第二导电类型第二阱区之上有第二导电类型第三阱区；
位于所述第二导电类型第三阱区之中有第一导电类型源区；
位于所述第一导电类型碳化硅外延层之中有下沟槽；上沟槽位于所述第一导电类型碳化硅外延层之中、位于所述下沟槽之上，且与下沟槽相连通；
栅介质层，位于所述下沟槽、上沟槽之中；
栅极电极，位于所述栅介质层之中；
隔离介质层，位于所述栅极电极之上，完全覆盖栅极电极；
源极电极，位于所述第一导电类型碳化硅外延层之上，且位于所述隔离介质层两侧及之上；
所述下沟槽宽度大于上沟槽宽度，二者之差不小于0.3µm，下沟槽和上沟槽组成的栅极沟槽呈倒T型；
所述第二导电类型第一阱区的宽度大于第二导电类型第二阱区的宽度，二者之差不小于0.3µm，第二导电类型第一阱区的掺杂浓度大于第二导电类型第二阱区的掺杂浓度，第二导电类型第一阱区与第二导电类型第二阱区组成的第二阱区部分呈倒T型。
2.根据权利要求1所述的倒T型屏蔽结构碳化硅槽栅MOSFET器件，其特征在于：所述栅介质层填满下沟槽，部分填充上沟槽，上沟槽中还填充有栅极电极。
3.根据权利要求1所述的倒T型屏蔽结构碳化硅槽栅MOSFET器件，其特征在于：所述栅极电极的深度大于所述第二导电类型第三阱区的深度。
4.根据权利要求1所述的倒T型屏蔽结构碳化硅槽栅MOSFET器件，其特征在于：所述上沟槽与所述第二导电类型第一阱区在平行于器件表面方向，即器件的宽度方向的距离不小于0.1µm，不大于2.0µm。
5.根据权利要求1所述的倒T型屏蔽结构碳化硅槽栅MOSFET器件，其特征在于：所述下沟槽深度范围为0.2µm~3.0µm，宽度范围为1.0µm~3.0µm，上沟槽深度范围为0.2µm~3.0µm，宽度范围为0.5µm~2.5µm。
6.根据权利要求1所述的倒T型屏蔽结构碳化硅槽栅MOSFET器件，其特征在于：所述第二导电类型第三阱区的下方设有第一导电类型电流扩展层，掺杂浓度1e16cm-3~5e17cm-3。
7.倒T型屏蔽结构碳化硅槽栅MOSFET器件的制造方法，用于制造如权利要求1-6任一所述的倒T型屏蔽结构碳化硅槽栅MOSFET器件，其特征在于，包括以下步骤：
步骤1、在第一导电类型碳化硅衬底上外延生长形成第一导电类型碳化硅外延层；
步骤2、在第一导电类型碳化硅外延层中形成第二导电类型第一阱区和第二导电类型第二阱区；
步骤3、在步骤2形成的器件表面外延生长形成剩余部分第一导电类型碳化硅外延层；
步骤4、在第一导电类型碳化硅外延层中形成第二导电类型第三阱区和第一导电类型源区；
步骤5、对第一导电类型碳化硅外延层进行刻蚀，形成上沟槽；
步骤6、对上沟槽底部进行刻蚀，形成与上沟槽相连通的下沟槽；
步骤7、在下沟槽、上沟槽中形成栅介质层，栅介质层填满下沟槽，部分填充上沟槽；
步骤8、在栅介质层之间形成栅极电极；
步骤9、在第一导电类型碳化硅外延层表面形成完全覆盖栅极电极的隔离介质层；
步骤10、在第一导电类型碳化硅外延层表面淀积金属层，形成源极欧姆接触，在第一导电类型碳化硅衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极，在漏极欧姆接触表面形成漏极电极；
下沟槽宽度大于上沟槽宽度，二者之差不小于0.3µm，下沟槽和上沟槽组成的栅极沟槽呈倒T型；所述第二导电类型第一阱区的宽度大于第二导电类型第二阱区的宽度，二者之差不小于0.3µm，第二导电类型第一阱区的掺杂浓度大于第二导电类型第二阱区的掺杂浓度，第二导电类型第一阱区与第二导电类型第二阱区组成的第二阱区部分呈倒T型。
8.根据权利要求7所述的倒T型屏蔽结构碳化硅槽栅MOSFET器件的制造方法，其特征在于：所述步骤2采用离子注入或多次外延工艺形成第二导电类型第一阱区和第二导电类型第二阱区，步骤6中各向同性刻蚀工艺，采用的刻蚀气体是SF6、HBr、Cl2、O2气体中的一种或多种组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410016804.4A CN117525153B (zh) | 2024-01-05 | 2024-01-05 | 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410016804.4A CN117525153B (zh) | 2024-01-05 | 2024-01-05 | 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117525153A CN117525153A (zh) | 2024-02-06 |
| CN117525153B true CN117525153B (zh) | 2024-03-19 |
Family
ID=89744257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410016804.4A Active CN117525153B (zh) | 2024-01-05 | 2024-01-05 | 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117525153B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579118A (zh) * | 2017-07-24 | 2018-01-12 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅开关器件及制作方法 |
| CN108962997A (zh) * | 2018-07-25 | 2018-12-07 | 阳林涛 | 一种功率器件及其制作方法 |
| CN110350035A (zh) * | 2019-05-30 | 2019-10-18 | 上海功成半导体科技有限公司 | SiC MOSFET功率器件及其制备方法 |
| CN110690272A (zh) * | 2019-11-07 | 2020-01-14 | 苏州凤凰芯电子科技有限公司 | 一种结合屏蔽栅的sj mos器件结构及其制作方法 |
| CN218069857U (zh) * | 2022-07-28 | 2022-12-16 | 江苏丽隽功率半导体有限公司 | 具有倒t型埋层的深沟槽型功率器件 |
| WO2023071308A1 (zh) * | 2021-10-29 | 2023-05-04 | 华为数字能源技术有限公司 | 一种半导体器件及集成电路 |
| CN116682859A (zh) * | 2023-08-03 | 2023-09-01 | 南京第三代半导体技术创新中心有限公司 | 多沟道碳化硅mosfet器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5588671B2 (ja) * | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置の製造方法 |
-
2024
- 2024-01-05 CN CN202410016804.4A patent/CN117525153B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579118A (zh) * | 2017-07-24 | 2018-01-12 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅开关器件及制作方法 |
| CN108962997A (zh) * | 2018-07-25 | 2018-12-07 | 阳林涛 | 一种功率器件及其制作方法 |
| CN110350035A (zh) * | 2019-05-30 | 2019-10-18 | 上海功成半导体科技有限公司 | SiC MOSFET功率器件及其制备方法 |
| CN110690272A (zh) * | 2019-11-07 | 2020-01-14 | 苏州凤凰芯电子科技有限公司 | 一种结合屏蔽栅的sj mos器件结构及其制作方法 |
| WO2023071308A1 (zh) * | 2021-10-29 | 2023-05-04 | 华为数字能源技术有限公司 | 一种半导体器件及集成电路 |
| CN218069857U (zh) * | 2022-07-28 | 2022-12-16 | 江苏丽隽功率半导体有限公司 | 具有倒t型埋层的深沟槽型功率器件 |
| CN116682859A (zh) * | 2023-08-03 | 2023-09-01 | 南京第三代半导体技术创新中心有限公司 | 多沟道碳化硅mosfet器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117525153A (zh) | 2024-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN106783851B (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| JP2005340685A (ja) | 炭化珪素半導体素子 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN116682859B (zh) | 多沟道碳化硅mosfet器件及其制造方法 | |
| US20100048004A1 (en) | Semiconductor device and process for manufacturing the same | |
| CN116525681B (zh) | 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN117276347B (zh) | 高可靠性双沟槽碳化硅mosfet器件及制造方法 | |
| CN209963064U (zh) | 一种SiC基DMOSFET器件 | |
| CN117525153B (zh) | 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN109686792B (zh) | 一种常关型SiC基DMOSFET器件及其制备方法 | |
| CN117525154B (zh) | 双沟槽碳化硅mosfet器件及其制造方法 | |
| JP4304332B2 (ja) | 炭化ケイ素半導体装置 | |
| CN117525149A (zh) | 混合沟道碳化硅槽栅mosfet器件及其制造方法 | |
| CN116635984B (zh) | 半导体装置及其制造方法 | |
| CN213212168U (zh) | 一种沟槽型mosfet器件 | |
| CN110277439B (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 | |
| CN117894846A (zh) | 低功耗平面栅型碳化硅mosfet功率器件及其制造方法 | |
| CN109065635B (zh) | 一种横向二极管器件 | |
| CN118136675A (zh) | 具备电场调制结构的双沟槽碳化硅mosfet器件及其制造方法 | |
| CN115188674A (zh) | 一种高密度自对准碳化硅mos器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |