CN110690272A - 一种结合屏蔽栅的sj mos器件结构及其制作方法 - Google Patents

一种结合屏蔽栅的sj mos器件结构及其制作方法 Download PDF

Info

Publication number
CN110690272A
CN110690272A CN201911078676.1A CN201911078676A CN110690272A CN 110690272 A CN110690272 A CN 110690272A CN 201911078676 A CN201911078676 A CN 201911078676A CN 110690272 A CN110690272 A CN 110690272A
Authority
CN
China
Prior art keywords
conductive type
oxide layer
type epitaxial
layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911078676.1A
Other languages
English (en)
Inventor
吴宗宪
陈彦豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Xinheda Investment Co ltd
Original Assignee
Suzhou Phoenix Core Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Phoenix Core Electronic Technology Co Ltd filed Critical Suzhou Phoenix Core Electronic Technology Co Ltd
Priority to CN201911078676.1A priority Critical patent/CN110690272A/zh
Publication of CN110690272A publication Critical patent/CN110690272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种结合屏蔽栅的SJ MOS器件结构及其制作方法，它包括元胞区和终端保护区；元胞区由若干个MOS器件单元体并联而成；MOS器件单元体包括半导体基板，半导体基板包括第一导电类型重掺杂衬底、第一导电类型外延层、氧化层沟槽、氧化层、屏蔽栅、栅极导电多晶硅、第二导电类型外延沟槽、第二导电类型外延材料、第一导电类型源极区、绝缘介质层、源极连接金属与源极金属层。本发明可降低电场峰值分布，进而提高器件耐压。本发明器件具有更低的导通电阻、具有更低的输入和输出寄生电容值且具有更好的雪崩能量特性。

Description

一种结合屏蔽栅的SJ MOS器件结构及其制作方法
技术领域
本发明涉及一种结合屏蔽栅的SJ MOS器件结构及其制作方法，本发明属于MOS技术领域。
背景技术
使用沟槽技术MOS（金属-氧化物半导体场效应晶体管）器件在直流对直流电源转换，或是同步整流的电路，例如绿色电源，电动汽车，电池管理等小于200V中压和低压MOS应用领域，有着比平面MOS器件更好的电能转换效率。但是沟槽技术MOS器件在小型化的过程中，也面临了器件的导通电阻，各项电容参数，尤其是输入电容急剧增加带来的开关损耗问题，沟槽屏蔽栅结构是改善上述开关损耗的技术之一，但是输出电容和雪崩能量必需要改善，以因应越来越多的大电流电机驱动和无刷直流马达等电感性负载应用领域的可靠性问题。
发明内容
本发明的目的之一是克服现有技术中存在的不足，提供一种能减低导通电阻、减少输出电容和改善雪崩能量特性的SJ MOS器件结构。
本发明的另一目的是提供一种结合屏蔽栅的SJ MOS器件结构的制作方法。
按照本发明提供的技术方案，所述具有阶梯型体区和屏蔽栅的SJ MOS器件结构，它包括元胞区和终端保护区，元胞区位于器件的中心区，终端保护区环绕在元胞区的周围；所述元胞区由若干个MOS器件单元体并联而成；
所述MOS器件单元体包括半导体基板，半导体基板包括第一导电类型重掺杂衬底及位于第一导电类型重掺杂衬底上的第一导电类型外延层，从第一导电类型外延层的上表面向下开设有氧化层沟槽与阶梯型的第二导电类型外延沟槽，在氧化层沟槽内设有氧化层，氧化层填满氧化层沟槽，在氧化层内设有屏蔽栅与栅极导电多晶硅，栅极导电多晶硅位于屏蔽栅的上方，在第二导电类型外延沟槽内设有第二导电类型外延材料，第二导电类型外延材料填满第二导电类型外延沟槽，所述氧化层的旁侧连接第二导电类型外延材料，第二导电类型外延材料的上表面低于氧化层的上表面；
在第二导电类型外延材料的上表面设有第一导电类型源极区与源极连接金属，源极连接金属位于第一导电类型源极区之间，第一导电类型源极区的上表面与氧化层的上表面平齐，在第一导电类型源极区与氧化层的上表面设有绝缘介质层，绝缘介质层的上表面与源极连接金属的上表面平齐，在绝缘介质层与源极连接金属的上表面设有源极金属层；
所述第二导电类型外延材料与第一导电类型外延层形成超结电荷平衡；源极连接金属与第二导电类型外延材料接触，且源极连接金属与第一导电类型源极区形成欧姆接触。
所述导电多晶硅和屏蔽栅之间的氧化层的厚度为1000A~5000A。
所述源极金属层和栅极导电多晶硅之间通过绝缘介质层隔开。
所述氧化层沟槽的深度为4~10um。
所述第二导电类型外延沟槽中的每个阶梯的高度为1~5um。
所述第一导电类型重掺杂衬底与第一导电类型源极区均为N+型；第一导电类型外延层为N-型；第二导电类型外延材料为P型。
一种SJ MOS器件结构的制作方法包括以下步骤：
步骤一. 提供第一导电类型重掺杂衬底，在第一导电类型重掺杂衬底上生长第一导电类型外延层；
步骤二. 通图形化光刻板的遮挡，对第一导电类型外延层的上表面进行刻蚀，在第一导电类型外延层内形成氧化层沟槽，采用热氧化工艺在第一导电类型外延层的上表面和氧化层沟槽中生长出氧化层，氧化层填满所述氧化层沟槽；
步骤三. 通过图形化光刻板的遮挡，对氧化层进行刻蚀，在氧化层上形成屏蔽栅沟槽，在第一导电类型外延层的上表面及屏蔽栅沟槽中淀积多晶硅，并对多晶硅进行回刻，只保留屏蔽栅沟槽中的多晶硅，形成屏蔽栅；
步骤四. 采用湿法刻蚀工艺，对屏蔽栅上方两侧的氧化层进行刻蚀，控制刻蚀的深度，去除屏蔽栅上方的氧化层；采用热氧化工艺，在屏蔽层的上方生长一层氧化层，通过图形化光刻板的遮挡，对屏蔽栅上方的氧化层进行刻蚀形成栅极槽体，在栅极槽体内淀积多晶硅，多晶硅填满栅极槽体，在栅极槽体内的多晶硅形成栅极导电多晶硅；
步骤五. 在图形化光刻板的遮挡下，在氧化层沟槽中间位置的第一导电类型外延层进行蚀刻，形成阶梯型的第二导电类型外延沟槽；
步骤六. 在阶梯型的第二导电类型外延沟槽内部填入第二导电类型外延，形成第二导电类型外延体区；
步骤七. 在第二导电类型外延体区的上表面注入第一导电类型杂质，经推阱后形成第一导电类型源极区；
步骤八. 在第一导电类型源极区与氧化层的上表面上淀积出绝缘介质层；
步骤九. 对绝缘介质层进行刻蚀，形成源极接触孔，使得第一导电类型外延层的上表面部分露出，在绝缘介质层的上表面和源极接触孔内填充源极金属，并对源极金属进行干法刻蚀，形成与源极连接金属相连的源极金属层。
所述步骤二中，在第一导电类型外延层的上表面和氧化层沟槽中均生长一层厚氧化层，再通过湿法腐蚀去除第一导电类型外延层的上表面上的厚氧化层，只保留氧化层沟槽中的部分，形成氧化层。
所述步骤四中的多晶硅同时也淀积在第一导电类型外延层的上表面上方的氧化层上，然后对第一导电类型外延层的上表面上方的多晶硅和氧化层进行刻蚀，使第一导电类型外延层的上表面裸露出来。
本发明通过屏蔽栅和第二导电类型外延材料，可降低电场峰值分布，进而提高器件耐压。与传统屏蔽栅器件结构相比，本发明器件具有更低的导通电阻、具有更低的输入和输出寄生电容值且具有更好的雪崩能量特性。
附图说明
图1是本发明的步骤一的结构示意图。
图2是本发明的步骤二的结构示意图。
图3是本发明的步骤三的结构示意图。
图4是本发明的步骤四的结构示意图。
图5是本发明的步骤五的结构示意图。
图6是本发明的步骤六的结构示意图。
图7是本发明的步骤七的结构示意图。
图8是本发明的步骤八的结构示意图。
图9是本发明的步骤九的结构示意图。
图10是传统沟槽结构的MOS器件的结构示意图。
图11是传统屏蔽栅结构结构的MOS器件的结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
本发明的SJ MOS器件结构，它包括元胞区和终端保护区，元胞区位于器件的中心区，终端保护区环绕在元胞区的周围；所述元胞区由若干个MOS器件单元体并联而成；
所述MOS器件单元体包括半导体基板，半导体基板包括第一导电类型重掺杂衬底1及位于N型第一导电类型重掺杂衬底1上的N型第一导电类型外延层2，从第一导电类型外延层2的上表面向下开设有氧化层沟槽3与阶梯型的第二导电类型外延沟槽8，在氧化层沟槽3内设有氧化层4，氧化层4填满氧化层沟槽3，在氧化层4内设有屏蔽栅5与栅极导电多晶硅7，栅极导电多晶硅7位于屏蔽栅5的上方，在第二导电类型外延沟槽8内设有第二导电类型外延材料9，第二导电类型外延材料9填满第二导电类型外延沟槽8，所述氧化层4的旁侧连接第二导电类型外延材料9，第二导电类型外延材料9的上表面低于氧化层4的上表面；因为，第二导电类型外延材料9填满呈阶梯型的第二导电类型外延沟槽8，使得第二导电类型外延材料9也呈阶梯型，且在从上往下的方向上，第二导电类型外延材料9的外形尺寸呈逐级缩小设置；
在P型第二导电类型外延材料9的上表面设有N型第一导电类型源极区10与源极连接金属12，源极连接金属12位于第一导电类型源极区10之间，第一导电类型源极区10的上表面与氧化层4的上表面平齐，在第一导电类型源极区10与氧化层4的上表面设有（Inter-layerdielectric）绝缘介质层11，绝缘介质层11的上表面与源极连接金属12的上表面平齐，在绝缘介质层11与源极连接金属12的上表面设有源极金属层13；
所述第二导电类型外延材料9与第一导电类型外延层2形成超结电荷平衡；源极连接金属12与第二导电类型外延材料9接触，且源极连接金属12与第一导电类型源极区10形成欧姆接触。
所述导电多晶硅7和屏蔽栅5之间的氧化层4的厚度为1000A~5000A。
所述源极金属层13和栅极导电多晶硅7之间通过绝缘介质层11隔开。
所述氧化层沟槽3的深度为4~10um。
所述第二导电类型外延沟槽8中的每个阶梯的高度为1~5um。
所述第一导电类型重掺杂衬底1与第一导电类型源极区10均为N+型；第一导电类型外延层2为N-型；第二导电类型外延材料9为P型。
为了进一步实现以上技术目的，本发明还提出一种具有阶梯型体区和屏蔽栅的SJMOS器件结构的制作方法包括以下步骤：
步骤一. 如图1所示，提供第一导电类型重掺杂衬底1，在第一导电类型重掺杂衬底1上生长第一导电类型外延层2，所述第一导电类型外延层的上表面为第一主面，第一导电类型重掺杂衬底的下表面为第二主面；
步骤二. 如图2所示，通图形化光刻板的遮挡，对第一导电类型外延层2的上表面进行刻蚀，在第一导电类型外延层2内形成氧化层沟槽3，采用热氧化工艺在第一导电类型外延层2的上表面和氧化层沟槽3中生长出氧化层4，氧化层4填满所述氧化层沟槽3；
步骤三. 如图3所示，通过图形化光刻板的遮挡，对氧化层4进行刻蚀，在氧化层4上形成屏蔽栅沟槽，在第一导电类型外延层2的上表面及屏蔽栅沟槽中淀积多晶硅，并对多晶硅进行回刻，只保留屏蔽栅沟槽中的多晶硅，形成屏蔽栅5；
步骤四. 如图4所示，采用湿法刻蚀工艺，对屏蔽栅5上方两侧的氧化层4进行刻蚀，控制刻蚀的深度，去除屏蔽栅5上方的氧化层4；采用热氧化工艺，在屏蔽层5的上方生长一层氧化层4，通过图形化光刻板的遮挡，对屏蔽栅5上方的氧化层4进行刻蚀形成栅极槽体，在栅极槽体内淀积多晶硅，多晶硅填满栅极槽体，在栅极槽体内的多晶硅形成栅极导电多晶硅7；
步骤五. 如图5所示，在图形化光刻板的遮挡下，在氧化层沟槽3中间位置的第一导电类型外延层2进行蚀刻，形成阶梯型的外延体区沟槽9；
步骤六. 如图6所示，在阶梯型的第二导电类型外延沟槽8内部填入第二导电类型外延，形成第二导电类型外延材料9；
步骤七. 如图7所示，在第二导电类型外延材料9的上表面注入第一导电类型杂质，经推阱后形成第一导电类型源极区10；
步骤八. 如图8所示，在第一导电类型源极区10与氧化层4的上表面上淀积出绝缘介质层11；
步骤九. 如图9所示，对绝缘介质层11进行刻蚀，形成源极接触孔，使得第一导电类型外延层2的上表面部分露出，在绝缘介质层11的上表面和源极接触孔内填充源极金属，并对源极金属进行干法刻蚀，形成与源极连接金属12相连的源极金属层13。
所述步骤二中，在第一导电类型外延层2的上表面和氧化层沟槽3中均生长一层厚氧化层，再通过湿法腐蚀去除第一导电类型外延层2的上表面上的厚氧化层，只保留氧化层沟槽3中的部分，形成氧化层4。
所述步骤四中的多晶硅同时也淀积在第一导电类型外延层2的上表面上方的氧化层4上，然后对第一导电类型外延层2的上表面上方的多晶硅和氧化层4进行刻蚀，使第一导电类型外延层2的上表面裸露出来。
与传统沟槽结构（图10）和现有屏蔽栅结构（图11）相比，本发明的器件在承受耐压时，具有更高的击穿电压和更低的导通电阻：本发明结构设计在现有的屏蔽栅结构之外，再采用阶梯型P型的第二导电类型外延材料9，如此会极大的优化由P型的第二导电类型外延材料9、N型的第一导电类型外延层2和氧化层沟槽3底部之间区域的所形成的SJ电场分布，使器件表面峰值电场的电场分布可以变得更加平缓均匀，器件耐压时峰值处不易被击穿，因此可以有效提高器件的击穿电压；
本发明的器件导通后，与传统沟槽结构与现有屏蔽栅结构相比，相同耐压的情况下，本发明器件可采用更高掺杂的N型的第一导电类型外延层2，降低了N型的第一导电类型外延层2的电阻，从而降低器件导通电阻；
本发明的器件导通后，与传统沟槽结构与现有屏蔽栅结构相比，由于在阶梯型P型的第二导电类型外延材料9和N型的第一导电类型外延层2之间形成SJ（super junction，即超结）结构，经过优化阶梯型P型的第二导电类型外延材料9的设计，本发明器件能提高器件雪崩能量特性，减少输出和输入电容，从而降低器件开关损耗；基于以上，该器件具有更小的开关损失，提升了器件的性价比和可靠性能。

Claims (9)

1.一种结合屏蔽栅的SJ MOS器件结构及其制作方法，它包括元胞区和终端保护区，元胞区位于器件的中心区，终端保护区环绕在元胞区的周围；所述元胞区由若干个MOS器件单元体并联而成；其特征是：
所述MOS器件单元体包括半导体基板，半导体基板包括第一导电类型重掺杂衬底（1）及位于第一导电类型重掺杂衬底（1）上的第一导电类型外延层（2），从第一导电类型外延层（2）的上表面向下开设有氧化层沟槽（3）与阶梯型的第二导电类型外延沟槽（8），在氧化层沟槽（3）内设有氧化层（4），氧化层（4）填满氧化层沟槽（3），在氧化层（4）内设有屏蔽栅（5）与栅极导电多晶硅（7），栅极导电多晶硅（7）位于屏蔽栅（5）的上方，在第二导电类型外延沟槽（8）内设有第二导电类型外延材料（9），第二导电类型外延材料（9）填满第二导电类型外延沟槽（8），所述氧化层（4）的旁侧连接第二导电类型外延材料（9），第二导电类型外延材料（9）的上表面低于氧化层（4）的上表面；
在第二导电类型外延材料（9）的上表面设有第一导电类型源极区（10）与源极连接金属（12），源极连接金属（12）位于第一导电类型源极区（10）之间，第一导电类型源极区（10）的上表面与氧化层（4）的上表面平齐，在第一导电类型源极区（10）与氧化层（4）的上表面设有绝缘介质层（11），绝缘介质层（11）的上表面与源极连接金属（12）的上表面平齐，在绝缘介质层（11）与源极连接金属（12）的上表面设有源极金属层（13）；
所述第二导电类型外延材料（9）与第一导电类型外延层（2）形成超结电荷平衡；源极连接金属（12）与第二导电类型外延材料（9）接触，且源极连接金属（12）与第一导电类型源极区（10）形成欧姆接触。
2.如权利要求1所述的SJ MOS器件结构，其特征是：所述导电多晶硅（7）和屏蔽栅（5）之间的氧化层（4）的厚度为1000A~5000A。
3.如权利要求1所述的SJ MOS器件结构，其特征是：所述源极金属层（13）和栅极导电多晶硅（7）之间通过绝缘介质层（11）隔开。
4.如权利要求1所述的SJ MOS器件结构，其特征是：所述氧化层沟槽（3）的深度为4~10um。
5.如权利要求1所述的SJ MOS器件结构，其特征是：所述第二导电类型外延沟槽（8）中的每个阶梯的高度为1~5um。
6.如权利要求1所述的SJ MOS器件结构，其特征是：所述第一导电类型重掺杂衬底（1）与第一导电类型源极区（10）均为N+型；第一导电类型外延层（2）为N-型；第二导电类型外延材料（9）为P型。
7.一种SJ MOS器件结构的制作方法包括以下步骤：
步骤一. 提供第一导电类型重掺杂衬底（1），在第一导电类型重掺杂衬底（1）上生长第一导电类型外延层（2）；
步骤二. 通图形化光刻板的遮挡，对第一导电类型外延层（2）的上表面进行刻蚀，在第一导电类型外延层（2）内形成氧化层沟槽（3），采用热氧化工艺在第一导电类型外延层（2）的上表面和氧化层沟槽（3）中生长出氧化层（4），氧化层（4）填满所述氧化层沟槽（3）；
步骤三. 通过图形化光刻板的遮挡，对氧化层（4）进行刻蚀，在氧化层（4）上形成屏蔽栅沟槽，在第一导电类型外延层（2）的上表面及屏蔽栅沟槽中淀积多晶硅，并对多晶硅进行回刻，只保留屏蔽栅沟槽中的多晶硅，形成屏蔽栅（5）；
步骤四. 采用湿法刻蚀工艺，对屏蔽栅（5）上方两侧的氧化层（4）进行刻蚀，控制刻蚀的深度，去除屏蔽栅（5）上方的氧化层（4）；采用热氧化工艺，在屏蔽层（5）的上方生长一层氧化层（4），通过图形化光刻板的遮挡，对屏蔽栅（5）上方的氧化层（4）进行刻蚀形成栅极槽体，在栅极槽体内淀积多晶硅，多晶硅填满栅极槽体，在栅极槽体内的多晶硅形成栅极导电多晶硅（7）；
步骤五. 在图形化光刻板的遮挡下，在氧化层沟槽（3）中间位置的第一导电类型外延层（2）进行蚀刻，形成阶梯型的第二导电类型外延沟槽（8）；
步骤六. 在阶梯型的第二导电类型外延沟槽（9）内部填入第二导电类型外延，形成第二导电类型外延体区（9）；
步骤七. 在第二导电类型外延体区（9）的上表面注入第一导电类型杂质，经推阱后形成第一导电类型源极区（10）；
步骤八. 在第一导电类型源极区（10）与氧化层（4）的上表面上淀积出绝缘介质层（11）；
步骤九. 对绝缘介质层（11）进行刻蚀，形成源极接触孔，使得第一导电类型外延层（2）的上表面部分露出，在绝缘介质层（11）的上表面和源极接触孔内填充源极金属，并对源极金属进行干法刻蚀，形成与源极连接金属（12）相连的源极金属层（13）。
8.如权利要求1所述的SJ MOS器件结构的制作方法，其特征是：所述步骤二中，在第一导电类型外延层（2）的上表面和氧化层沟槽（3）中均生长一层厚氧化层，再通过湿法腐蚀去除第一导电类型外延层（2）的上表面上的厚氧化层，只保留氧化层沟槽（3）中的部分，形成氧化层（4）。
9.如权利要求1所述的SJ MOS器件结构的制作方法，其特征是：所述步骤四中的多晶硅同时也淀积在第一导电类型外延层（2）的上表面上方的氧化层（4）上，然后对第一导电类型外延层（2）的上表面上方的多晶硅和氧化层（4）进行刻蚀，使第一导电类型外延层（2）的上表面裸露出来。
CN201911078676.1A 2019-11-07 2019-11-07 一种结合屏蔽栅的sj mos器件结构及其制作方法 Pending CN110690272A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911078676.1A CN110690272A (zh) 2019-11-07 2019-11-07 一种结合屏蔽栅的sj mos器件结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911078676.1A CN110690272A (zh) 2019-11-07 2019-11-07 一种结合屏蔽栅的sj mos器件结构及其制作方法

Publications (1)

Publication Number Publication Date
CN110690272A true CN110690272A (zh) 2020-01-14

Family

ID=69115556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911078676.1A Pending CN110690272A (zh) 2019-11-07 2019-11-07 一种结合屏蔽栅的sj mos器件结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110690272A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066865A (zh) * 2021-03-15 2021-07-02 无锡新洁能股份有限公司 降低开关损耗的半导体器件及其制作方法
CN116825778A (zh) * 2023-05-22 2023-09-29 上海晶岳电子有限公司 一种sgt mos工艺tvs器件及其制造方法
CN117525153A (zh) * 2024-01-05 2024-02-06 南京第三代半导体技术创新中心有限公司 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066865A (zh) * 2021-03-15 2021-07-02 无锡新洁能股份有限公司 降低开关损耗的半导体器件及其制作方法
CN113066865B (zh) * 2021-03-15 2022-10-28 无锡新洁能股份有限公司 降低开关损耗的半导体器件及其制作方法
CN116825778A (zh) * 2023-05-22 2023-09-29 上海晶岳电子有限公司 一种sgt mos工艺tvs器件及其制造方法
CN116825778B (zh) * 2023-05-22 2024-05-14 上海晶岳电子有限公司 一种sgt mos工艺tvs器件及其制造方法
CN117525153A (zh) * 2024-01-05 2024-02-06 南京第三代半导体技术创新中心有限公司 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法
CN117525153B (zh) * 2024-01-05 2024-03-19 南京第三代半导体技术创新中心有限公司 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法

Similar Documents

Publication Publication Date Title
CN107799587A (zh) 一种逆阻型igbt及其制造方法
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN110690272A (zh) 一种结合屏蔽栅的sj mos器件结构及其制作方法
CN109192779A (zh) 一种碳化硅mosfet器件及其制造方法
TW201423995A (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN202930388U (zh) 电荷补偿半导体器件
CN114823886A (zh) 提升转换效率的沟槽型rc-igbt器件及制备方法
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN202473933U (zh) 一种改进型终端结构的功率mos器件
CN106356401A (zh) 一种功率半导体器件的场限环终端结构
CN114050184A (zh) 低米勒电容功率器件及其制造方法
CN111211174B (zh) 一种sgt-mosfet半导体器件
CN112864250A (zh) 改善栅漏电荷的沟槽型功率半导体器件及其制备方法
CN210379056U (zh) 具有屏蔽栅的sj mos器件终端结构
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
TW201731100A (zh) Vdmos及其製造方法
CN110707155A (zh) 能改善反向恢复特性的屏蔽栅mos结构及其制作方法
CN210379055U (zh) 一种结合屏蔽栅的sj mos器件结构
CN110739346A (zh) 具有屏蔽栅的sj mos器件终端结构及其制作方法
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
CN211350661U (zh) 功率器件
CN110676312A (zh) 具有阶梯型氧化层的屏蔽栅mos器件终端结构及制作方法
CN114975621A (zh) 能提升短路能力的igbt器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231008

Address after: Unit 802E, No. 155 Taidong Road, Siming District, Xiamen City, Fujian Province, 361008

Applicant after: Xiamen Xinheda Investment Co.,Ltd.

Address before: 215612 2nd floor, building e, Fenghuang science and Technology Pioneer Park, Fenghuang Town, Zhangjiagang City, Suzhou City, Jiangsu Province

Applicant before: SUZHOU FENGHUANGXIN ELECTRONIC TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right